1
一、寄存器, 移位寄存器
二、同步计 数器
第三节 常用的时序逻辑电路
三、异步数器
2
重点：
1,实现任意进制异步计数器的 脉冲反馈法 。
2,同步计数器的 分析方法 。
3
复习
如果计数脉冲 CP的频率为 f0，希望得到八分
频的输出波形，需几进制计数器？
异步二进制计数器的构成方法？
4
第三节 常用的时序逻辑电路
一、寄存器、移位寄存器
1.寄存器
寄存器又称为数码寄存器，它用来存
放二进制数码，广泛用于各类数字系统和
数字计算机中。见书图 6-3-1所示为 4位的
数码寄存器。
2.移位寄存器
具有移位功能的寄存器称为移位寄存器,所谓移位功能是
指在寄存器里存放的数码在移位脉冲作用下依次逐位向左移
动或右移动,显然,有空翻现象的触发器不能组成移位寄存器,
移位寄存器不仅可以用来存放数码,而且还可以用来实现
数据的串行和并行相互转换、数值运算以及数据处理等。
见书图 6-3-2所示为由维持阴塞 D触发器组成的 4位左移的移
位寄存器。
5
上述移位寄存器称为单向移位寄存器。在此基础上增加左、
右移存控制信号 M就可以组成双向移位寄存器。所谓双向移位
的功能，就是在控制信号作用下既可以左移移位，又可以右移
移位。见书图 6-3-3所示为双向移位寄存器的电路图。
见书图 6-3-4所示电路可以实现并行数码转换为串行数码。
下面分析电路的工作过程：
由电路可以写出状态方程
3.集成移位寄存器
在移位寄存器的基础上增加一些控制电路,以扩展其功能,就组
成中规模移位寄存器,
6
解：略
例 6-4 分析见书图 6-3-5所示逻辑电路,
7
二,同步计数器
分析步骤：
（ 1） 写驱动方程和输出方程 。
（ 2） 将驱动方程代入触发器的特性方程, 求出电路的状态
方程 （ Qn+1表达式 ） 。
（ 3） 画出相应的 Qn+1卡诺图, 然后画计数器的状态卡诺图 。
（ 4） 列计数器的状态转换表, 并画状态转换图和时序图 。
（ 5） 说明计数器的逻辑功能 。
下面介绍同步计数器的分析方法。
计数器的分析：根据给定的逻辑电路图，分析
计数器状态和它的输出在输入信号和时钟信号作用
下的变化规律。
任意进制计数器是指计数器的模 N不等于 2n的计数
器。
三, 异步计数器
在数字电路中，能够记忆输入脉冲个数的电路称为计数器。
1.异步二进制计数器
9
② 实现 10进制计数器的工作原理：
4位二进制加法计数器从 0000到 1001计数。
当第十个计数脉冲 CP到来后，计数器变为 1010状
态瞬间，要求计数器返回到 0000。
显然,1010状态存在的时间极短（通常只有 10ns
左右），可以认为实际出现的计数状态只有 0000~1001，
所以该电路实现了十进制计数功能。
当计数器变为 0000状态后,RD又迅速由 0变为 1状
态，清零信号消失，可以重新开始计数。
可令 RD= Q1Q3，当 1010状态时 Q1,Q3同时为 1，
RD=0，使各触发器置 0。
10
2,阻塞反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二
进制计数器中某些触发器的输入端，以消去多余
状态（无效状态）来构成任意进制计数器。
② 逻辑电路图
图 6-25 阻塞反馈式异步十进制加法计数器
CP3= Q1
进位信号
C= Q3Q0
J3= Q2Q1 J1= Q3
11
③ 实现 10进制计数器的计数原理：
由于 J1= Q3=1，计数器从 0000状态到 0111状态
的计数，其过程与二进制加法计数器完全相同；
当计数器为 0111状态时，由于 J1=1,J3= Q2Q1=1，
若第八个 CP计数脉冲到来，使 Q0,Q1,Q2均由 1变
为 0,Q3由 0变为 1，计数器的状态变为 1000；
第九个 CP计数脉冲到来后，计数器的状态变
为 1001，同时进位端 C= Q0Q3=1；
12
第十个 CP计数脉冲到来后，因为此时 J1=
Q3=0，从 Q0送出的负脉冲（ Q 0由 1变为 0时）不能
使触发器 F1翻转；但是，由于 J3= Q2Q1=0,K3=1，
Q0能直接触发 F3，使 Q3由 1变为 0，计数器的状态
变为 0000，从而使计数器跳过 1010~1111六个状态
直接复位到 0000状态。此时，进位端 C由 1变为 0，
向高位计数器发出进位信号。
可见，该电路实现了十进制加法计数器的功能。
13
CP顺序 Q3 Q2 Q1 Q0 C 等效十进制数
0 0 0 0 0 0 0
1 0 0 0 1 0 1
2 0 0 1 0 0 2
3 0 0 1 1 0 3
4 0 1 0 0 0 4
5 0 1 0 1 0 5
6 0 1 1 0 0 6
7 0 1 1 1 0 7
8 1 0 0 0 0 8
9 1 0 0 1 1 9
10 0 0 0 0 0 0
④ 状态转换表
表 6-10 十进制加法计数器状态转换表
进位信号
C= Q3Q0J3= Q2Q1CP
3= Q1
J1= Q3
14
⑤ 状态转换图
图 5-26 异步十进制加法计数器状态转换图
10个有效
状态构成
计数环
能自启动
⑥ 说明：
六种无
效状态
六种无
效状态
自启动是指若计数器由于某种原因进入无效状
态后，在连续时钟脉冲作用下，能自动从无效状态
进入到有效计数状态。
15
作业题
6-7
6-8
16
第四节 时序逻辑电路的竞争冒险现象
同学们下去自学
17
第五节 时序逻辑电路设计
设计步骤：
1、分析文字提出的功能要求，设置状态，建立原
始状态转移图。
2、化简原始状态转移图，写出最简状态转移图。
3、状态编码
4、选定触发器类型，求出激励方程、输出方程，
画出电路图。
5、检查电路能否自启动。若不能自启动，还需修
改设计，使之具有自启动性能。
18
一、采用小规模集成器件设计序列检测器
二、采用小规模集成器件设计同步计数器
例 6－ 6 试设计模为 6的加法计数器。（略）
三、采用小规模集成器件设计异步计数器
19
四、常见中规模集成计数器芯片及其应用
1、集成二进制同步计数器
2、集成二进制异步计数器
3、集成十进制同步计数器
4、集成十进制异步计数器
5,N进制计数器
20
利用清零端复位法设计计数器：
（ 1）用异步清零端获得 N进制计数器的方法
例 6－ 20 （见书）、例 6－ 21 （见书）、例 6－
22 （见书）
（ 2）用同步清零端获得 N进制计数器的方法
例 6－ 25 （见书）、例 6－ 26 （见书）、例 6－
27（见书）、例 6－ 28（见书）、例 6－ 29（见
书）
21
五、用集成移位寄存器设计任意模值 M的计数分频
例 6－ 30 见书（略）
作业题
6－ 9,6－ 11,6－ 12
6－ 21,6－ 22,6－ 24
6－ 25,6－ 26
22
第六节 序列信号发生器
内容略
一、寄存器, 移位寄存器
二、同步计 数器
第三节 常用的时序逻辑电路
三、异步数器
2
重点：
1,实现任意进制异步计数器的 脉冲反馈法 。
2,同步计数器的 分析方法 。
3
复习
如果计数脉冲 CP的频率为 f0，希望得到八分
频的输出波形，需几进制计数器？
异步二进制计数器的构成方法？
4
第三节 常用的时序逻辑电路
一、寄存器、移位寄存器
1.寄存器
寄存器又称为数码寄存器，它用来存
放二进制数码，广泛用于各类数字系统和
数字计算机中。见书图 6-3-1所示为 4位的
数码寄存器。
2.移位寄存器
具有移位功能的寄存器称为移位寄存器,所谓移位功能是
指在寄存器里存放的数码在移位脉冲作用下依次逐位向左移
动或右移动,显然,有空翻现象的触发器不能组成移位寄存器,
移位寄存器不仅可以用来存放数码,而且还可以用来实现
数据的串行和并行相互转换、数值运算以及数据处理等。
见书图 6-3-2所示为由维持阴塞 D触发器组成的 4位左移的移
位寄存器。
5
上述移位寄存器称为单向移位寄存器。在此基础上增加左、
右移存控制信号 M就可以组成双向移位寄存器。所谓双向移位
的功能，就是在控制信号作用下既可以左移移位，又可以右移
移位。见书图 6-3-3所示为双向移位寄存器的电路图。
见书图 6-3-4所示电路可以实现并行数码转换为串行数码。
下面分析电路的工作过程：
由电路可以写出状态方程
3.集成移位寄存器
在移位寄存器的基础上增加一些控制电路,以扩展其功能,就组
成中规模移位寄存器,
6
解：略
例 6-4 分析见书图 6-3-5所示逻辑电路,
7
二,同步计数器
分析步骤：
（ 1） 写驱动方程和输出方程 。
（ 2） 将驱动方程代入触发器的特性方程, 求出电路的状态
方程 （ Qn+1表达式 ） 。
（ 3） 画出相应的 Qn+1卡诺图, 然后画计数器的状态卡诺图 。
（ 4） 列计数器的状态转换表, 并画状态转换图和时序图 。
（ 5） 说明计数器的逻辑功能 。
下面介绍同步计数器的分析方法。
计数器的分析：根据给定的逻辑电路图，分析
计数器状态和它的输出在输入信号和时钟信号作用
下的变化规律。
任意进制计数器是指计数器的模 N不等于 2n的计数
器。
三, 异步计数器
在数字电路中，能够记忆输入脉冲个数的电路称为计数器。
1.异步二进制计数器
9
② 实现 10进制计数器的工作原理：
4位二进制加法计数器从 0000到 1001计数。
当第十个计数脉冲 CP到来后，计数器变为 1010状
态瞬间，要求计数器返回到 0000。
显然,1010状态存在的时间极短（通常只有 10ns
左右），可以认为实际出现的计数状态只有 0000~1001，
所以该电路实现了十进制计数功能。
当计数器变为 0000状态后,RD又迅速由 0变为 1状
态，清零信号消失，可以重新开始计数。
可令 RD= Q1Q3，当 1010状态时 Q1,Q3同时为 1，
RD=0，使各触发器置 0。
10
2,阻塞反馈式 （ 以 10进制计数器为例 ）
① 设计思想：通过反馈线和门电路来控制二
进制计数器中某些触发器的输入端，以消去多余
状态（无效状态）来构成任意进制计数器。
② 逻辑电路图
图 6-25 阻塞反馈式异步十进制加法计数器
CP3= Q1
进位信号
C= Q3Q0
J3= Q2Q1 J1= Q3
11
③ 实现 10进制计数器的计数原理：
由于 J1= Q3=1，计数器从 0000状态到 0111状态
的计数，其过程与二进制加法计数器完全相同；
当计数器为 0111状态时，由于 J1=1,J3= Q2Q1=1，
若第八个 CP计数脉冲到来，使 Q0,Q1,Q2均由 1变
为 0,Q3由 0变为 1，计数器的状态变为 1000；
第九个 CP计数脉冲到来后，计数器的状态变
为 1001，同时进位端 C= Q0Q3=1；
12
第十个 CP计数脉冲到来后，因为此时 J1=
Q3=0，从 Q0送出的负脉冲（ Q 0由 1变为 0时）不能
使触发器 F1翻转；但是，由于 J3= Q2Q1=0,K3=1，
Q0能直接触发 F3，使 Q3由 1变为 0，计数器的状态
变为 0000，从而使计数器跳过 1010~1111六个状态
直接复位到 0000状态。此时，进位端 C由 1变为 0，
向高位计数器发出进位信号。
可见，该电路实现了十进制加法计数器的功能。
13
CP顺序 Q3 Q2 Q1 Q0 C 等效十进制数
0 0 0 0 0 0 0
1 0 0 0 1 0 1
2 0 0 1 0 0 2
3 0 0 1 1 0 3
4 0 1 0 0 0 4
5 0 1 0 1 0 5
6 0 1 1 0 0 6
7 0 1 1 1 0 7
8 1 0 0 0 0 8
9 1 0 0 1 1 9
10 0 0 0 0 0 0
④ 状态转换表
表 6-10 十进制加法计数器状态转换表
进位信号
C= Q3Q0J3= Q2Q1CP
3= Q1
J1= Q3
14
⑤ 状态转换图
图 5-26 异步十进制加法计数器状态转换图
10个有效
状态构成
计数环
能自启动
⑥ 说明：
六种无
效状态
六种无
效状态
自启动是指若计数器由于某种原因进入无效状
态后，在连续时钟脉冲作用下，能自动从无效状态
进入到有效计数状态。
15
作业题
6-7
6-8
16
第四节 时序逻辑电路的竞争冒险现象
同学们下去自学
17
第五节 时序逻辑电路设计
设计步骤：
1、分析文字提出的功能要求，设置状态，建立原
始状态转移图。
2、化简原始状态转移图，写出最简状态转移图。
3、状态编码
4、选定触发器类型，求出激励方程、输出方程，
画出电路图。
5、检查电路能否自启动。若不能自启动，还需修
改设计，使之具有自启动性能。
18
一、采用小规模集成器件设计序列检测器
二、采用小规模集成器件设计同步计数器
例 6－ 6 试设计模为 6的加法计数器。（略）
三、采用小规模集成器件设计异步计数器
19
四、常见中规模集成计数器芯片及其应用
1、集成二进制同步计数器
2、集成二进制异步计数器
3、集成十进制同步计数器
4、集成十进制异步计数器
5,N进制计数器
20
利用清零端复位法设计计数器：
（ 1）用异步清零端获得 N进制计数器的方法
例 6－ 20 （见书）、例 6－ 21 （见书）、例 6－
22 （见书）
（ 2）用同步清零端获得 N进制计数器的方法
例 6－ 25 （见书）、例 6－ 26 （见书）、例 6－
27（见书）、例 6－ 28（见书）、例 6－ 29（见
书）
21
五、用集成移位寄存器设计任意模值 M的计数分频
例 6－ 30 见书（略）
作业题
6－ 9,6－ 11,6－ 12
6－ 21,6－ 22,6－ 24
6－ 25,6－ 26
22
第六节 序列信号发生器
内容略
