1
第八章 大规模集成电路
大规模集成电路是指集成度达到每片包含 1000个元件（或
等效 100个门）以上的集成电路，而超超大规模的集成电路，
每片元件数可达百万个。
大规模集成电路的集成度高，包含了很多组合逻辑电路和
时序逻辑电路，形成了具有复杂逻辑功能的数字系统。
大规模集成电路的种类很多，按其应用角度可以分为两大类：
一类为通用形，如各种形号的存储器、微处理器；另一类属于专
用形，只能在少数设备中使用。
2
大规模集成电路从制造工艺的角度，也可以分为两大类,
一类为双极型，另一类是 MOS型大规模集成电路
应用大规模集成电路后，可以有效地提高电子设备的性能，
可以大大减少设备的体积和重量，大大降低功耗
本章节主要介绍组成大规模集成电路蝗基本单元电路,它
们是组成各种大规模集成器件的基础,
3
第一节 动态移位寄存器和顺序存取存储器
(SAM)
在第六章中介绍的移位寄存器属于静态移存器,由于它的
功耗和占用基片面积都相当大,不适合于大规模集成,这一节讨
论适合大规模集成的动态移存器,
动态移存器利用 MOS管的栅极和基片之间的输入
电容来暂存信息,在充电后,即使去掉输入信号,电容中
的信号不会马上放掉,至少可以维持几毫秒,故必须在移
位脉冲不断作用下,才能长久保存信息,所以它只能在动
态中运用,故称之为动态移存器,
4
一、动态 MOS反相器
1.动态有比 MOS反相器 2.动态无比 MOS反相器
二、动态 MOS移位寄存器单元
1.两相动态有比移位寄存器单元
2.两相动态无比移位寄存器单元
3.CMOS动态移存单元
三,K位动态移位寄存器
四、顺序存取存储器
1.先入先出顺序存取存储器 2.先入后出顺序 (FILO)存储器
5
第二节 随机存取存储器（ RAM）
随机存取存储器又叫随机读 /写存储器，简称
RAM，指的是可以从任意选定的单元读出数据，或
将数据写入任意选定的存储单元。
优点：读写方便，使用灵活。
缺点：掉电丢失信息。
分类,SRAM （静态随机存取存储器）
DRAM （动态随机存取存储器）
6
RAM的结构和读写原理
（ 1） RAM 的结构框图
图 8-1 RAM 的结构框图I/O端画双箭是因为数据即可由此端口读出，也可写入
7
① 存储矩阵
共有 28（＝ 256） 行 × 24（＝ 16） 列共 212（＝
4096） 个信息单元（即字）
每个信息单元有 k位二进制数（ 1或 0）
存储器中存储单元的数量称为 存储容量 （＝字数
× 位数 k）。
8
② 地址译码器
行 地址译码器：输入 8位行地址码，输出 256条行
选择线（用 x表示）
列 地址译码器：输入 4位列地址码，输出 16条列
选择线（用 Y表示）
9
③ 读写控制电路
当 R/W =0时，进行 写入 (Write)数据操作。
当 R/W =1时，进行 读出 (Read)数据操作。
10
图 8-2 RAM存储矩阵的示意图
2564（ 256个字，每个字 4位） RAM存储矩阵的
示意图。
如果 X0＝ Y0＝ 1，则选中第一个信息单元的 4个
存储单元，可以对这 4个存储单元进行读出或写入。
11
(2)RAM 的读写原理
（ 以图 8－ 1为例 ）
当 CS =０ 时,RAM被选中工作。
若
A11A10A9A8A7A6A5A4A3A2A1A0=000000000000
表示选中列地址为 A11A10A9A8=0000、行地址为
A7A6A5A4A3A2A1A0=00000000的存储单元。
此时只有 X0和 Y0为有效，则选中第一个信息单
元的 k个存储单元，可以对这 k个存储单元进行读出
或写入。
12
若此时 R/W＝ 1,则执行 读 操作, 将所选存储单
元中的数据送到 I/O端上 。
若此时 R/W=0时，进行 写 入数据操作。
当 CS=1时，不能对 RAM进行读写操作，所有端
均为 高阻态 。
13
RAM的存储单元按工作原理分为：
静态存储单元,利用基本 RS触发器存储信息。
保存的信息不易丢失。
动态存储单元,利用 MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为
了保持信息，必须定时给电容充电，通常称为 刷新 。
14
图 8-2-3所示为用 6只 N沟道增强型 MOS管组成的静态单元,其
中 T1~T2管组成 RS触发器,T5~T6管为门控管,作为模拟开关使
用,以控制触发器的 Q端,Q 端与位线 Bj,B之间的联系。现
在分析它的工作原理：
如果 Xi=Xj=1,则该存储单元被选中（ i~j）存储单元。由于
Xi=Yi=1，则 T5,T6,T7,T8等均导通。
当 的时，进行写数工作。由于 R/ W =1，则进行读数
工作。此时门 G1,G2禁止，门 G3工作，该单元的存储数据
经数据线通过门 G3由 I/O输出数据。
0?WR
一,六管静态存储单元
15
二,动态存储单元
16
三,RAM容量的扩展
1.1024*4位 RAM
图 8-2-7为 1024*4位 RAM的结构框图,其中 4096个存储单元
排列成 64*64矩阵,10位地址码分成两组译码,A4~A9,6位地址
码加到行地址译码器上,其译码器的输出为 X0~X63,从 64行存
储单元中选出指定的一行,另外 4位地址码加到列地址译码器,
其输出为 Y0~15,再从已选中的一行里选出要进行读 /写的 4个
存储单元,
17
2.位扩展法
位扩展（即字长扩展）：将多片存储器经适当的
连接，组成位数增多、字数不变的存储器。
方法：用同一地址信号控制 n个相同字数的 RAM。
18
例：将 256× 1的 RAM扩展为 256× 8的 RAM。
将 8块 256× 1的 RAM的所有地址线和 CS（ 片选线 ）
分别对应并接在一起, 而每一片的位输出作为整个
RAM输出的一位 。
19
256× 8RAM需 256× 1RAM的芯片数为：
8
1256
8256 ?
?
???
一片存储容量
总存储容量N
图 8-10 RAM位扩展将 256× 1的 RAM扩展为 256× 8的 RAM
20
3,字扩展法
将多片存储器经适当的连接, 组成字数更多,
而位数不变的存储器 。
例：由 1024× 8的 RAM扩展为 4096× 8的 RAM。
共需四片 1024× 8的 RAM芯片 。
1024× 8的 RAM有 10根地址输入线 A9～ A0。
4096× 8的 RAM有 12根地址输入线 A11～ A0。
选用 2线 -4线译码器, 将输入接高位地址 A11、
A10,输出分别控制四片 RAM的片选端 。
21
图 8-11 RAM字扩展由 1024× 8的 RAM扩展为 4096× 8的 RAM
22
字位扩展
例：将 1024× 4的 RAM扩展为 2048× 8 RAM。
位扩展需 2片芯片, 字扩展需 2片芯片, 共需 4片
芯片 。
字扩展只增加一条地址输入线 A10,可用一反相
器便能实现对两片 RAM片选端的控制 。
字扩展是对存储器输入端口的扩展,
位扩展是对存储器输出端口的扩展 。
23
图 8-12 RAM的字位扩展将 1024× 4的 RAM扩展为 2048× 8 RAM
24
第三节 只读存储器 (ROM)
? 一、功能和结构
1
0
A
A
n个输入
(地址输入 )
字线 (与 )译码输出
与阵列
或阵列
位线 (或 ) 字输出 m个
1F
n2
__
010
__
11 AAAAF ??
存储单元有 (或阵列中的节点数 )mn ?2
25
作业题
8-1
8-2
8-3
8-5
8-6
第八章 大规模集成电路
大规模集成电路是指集成度达到每片包含 1000个元件（或
等效 100个门）以上的集成电路，而超超大规模的集成电路，
每片元件数可达百万个。
大规模集成电路的集成度高，包含了很多组合逻辑电路和
时序逻辑电路，形成了具有复杂逻辑功能的数字系统。
大规模集成电路的种类很多，按其应用角度可以分为两大类：
一类为通用形，如各种形号的存储器、微处理器；另一类属于专
用形，只能在少数设备中使用。
2
大规模集成电路从制造工艺的角度，也可以分为两大类,
一类为双极型，另一类是 MOS型大规模集成电路
应用大规模集成电路后，可以有效地提高电子设备的性能，
可以大大减少设备的体积和重量，大大降低功耗
本章节主要介绍组成大规模集成电路蝗基本单元电路,它
们是组成各种大规模集成器件的基础,
3
第一节 动态移位寄存器和顺序存取存储器
(SAM)
在第六章中介绍的移位寄存器属于静态移存器,由于它的
功耗和占用基片面积都相当大,不适合于大规模集成,这一节讨
论适合大规模集成的动态移存器,
动态移存器利用 MOS管的栅极和基片之间的输入
电容来暂存信息,在充电后,即使去掉输入信号,电容中
的信号不会马上放掉,至少可以维持几毫秒,故必须在移
位脉冲不断作用下,才能长久保存信息,所以它只能在动
态中运用,故称之为动态移存器,
4
一、动态 MOS反相器
1.动态有比 MOS反相器 2.动态无比 MOS反相器
二、动态 MOS移位寄存器单元
1.两相动态有比移位寄存器单元
2.两相动态无比移位寄存器单元
3.CMOS动态移存单元
三,K位动态移位寄存器
四、顺序存取存储器
1.先入先出顺序存取存储器 2.先入后出顺序 (FILO)存储器
5
第二节 随机存取存储器（ RAM）
随机存取存储器又叫随机读 /写存储器，简称
RAM，指的是可以从任意选定的单元读出数据，或
将数据写入任意选定的存储单元。
优点：读写方便，使用灵活。
缺点：掉电丢失信息。
分类,SRAM （静态随机存取存储器）
DRAM （动态随机存取存储器）
6
RAM的结构和读写原理
（ 1） RAM 的结构框图
图 8-1 RAM 的结构框图I/O端画双箭是因为数据即可由此端口读出，也可写入
7
① 存储矩阵
共有 28（＝ 256） 行 × 24（＝ 16） 列共 212（＝
4096） 个信息单元（即字）
每个信息单元有 k位二进制数（ 1或 0）
存储器中存储单元的数量称为 存储容量 （＝字数
× 位数 k）。
8
② 地址译码器
行 地址译码器：输入 8位行地址码，输出 256条行
选择线（用 x表示）
列 地址译码器：输入 4位列地址码，输出 16条列
选择线（用 Y表示）
9
③ 读写控制电路
当 R/W =0时，进行 写入 (Write)数据操作。
当 R/W =1时，进行 读出 (Read)数据操作。
10
图 8-2 RAM存储矩阵的示意图
2564（ 256个字，每个字 4位） RAM存储矩阵的
示意图。
如果 X0＝ Y0＝ 1，则选中第一个信息单元的 4个
存储单元，可以对这 4个存储单元进行读出或写入。
11
(2)RAM 的读写原理
（ 以图 8－ 1为例 ）
当 CS =０ 时,RAM被选中工作。
若
A11A10A9A8A7A6A5A4A3A2A1A0=000000000000
表示选中列地址为 A11A10A9A8=0000、行地址为
A7A6A5A4A3A2A1A0=00000000的存储单元。
此时只有 X0和 Y0为有效，则选中第一个信息单
元的 k个存储单元，可以对这 k个存储单元进行读出
或写入。
12
若此时 R/W＝ 1,则执行 读 操作, 将所选存储单
元中的数据送到 I/O端上 。
若此时 R/W=0时，进行 写 入数据操作。
当 CS=1时，不能对 RAM进行读写操作，所有端
均为 高阻态 。
13
RAM的存储单元按工作原理分为：
静态存储单元,利用基本 RS触发器存储信息。
保存的信息不易丢失。
动态存储单元,利用 MOS的栅极电容来存储信
息。由于电容的容量很小，以及漏电流的存在，为
了保持信息，必须定时给电容充电，通常称为 刷新 。
14
图 8-2-3所示为用 6只 N沟道增强型 MOS管组成的静态单元,其
中 T1~T2管组成 RS触发器,T5~T6管为门控管,作为模拟开关使
用,以控制触发器的 Q端,Q 端与位线 Bj,B之间的联系。现
在分析它的工作原理：
如果 Xi=Xj=1,则该存储单元被选中（ i~j）存储单元。由于
Xi=Yi=1，则 T5,T6,T7,T8等均导通。
当 的时，进行写数工作。由于 R/ W =1，则进行读数
工作。此时门 G1,G2禁止，门 G3工作，该单元的存储数据
经数据线通过门 G3由 I/O输出数据。
0?WR
一,六管静态存储单元
15
二,动态存储单元
16
三,RAM容量的扩展
1.1024*4位 RAM
图 8-2-7为 1024*4位 RAM的结构框图,其中 4096个存储单元
排列成 64*64矩阵,10位地址码分成两组译码,A4~A9,6位地址
码加到行地址译码器上,其译码器的输出为 X0~X63,从 64行存
储单元中选出指定的一行,另外 4位地址码加到列地址译码器,
其输出为 Y0~15,再从已选中的一行里选出要进行读 /写的 4个
存储单元,
17
2.位扩展法
位扩展（即字长扩展）：将多片存储器经适当的
连接，组成位数增多、字数不变的存储器。
方法：用同一地址信号控制 n个相同字数的 RAM。
18
例：将 256× 1的 RAM扩展为 256× 8的 RAM。
将 8块 256× 1的 RAM的所有地址线和 CS（ 片选线 ）
分别对应并接在一起, 而每一片的位输出作为整个
RAM输出的一位 。
19
256× 8RAM需 256× 1RAM的芯片数为：
8
1256
8256 ?
?
???
一片存储容量
总存储容量N
图 8-10 RAM位扩展将 256× 1的 RAM扩展为 256× 8的 RAM
20
3,字扩展法
将多片存储器经适当的连接, 组成字数更多,
而位数不变的存储器 。
例：由 1024× 8的 RAM扩展为 4096× 8的 RAM。
共需四片 1024× 8的 RAM芯片 。
1024× 8的 RAM有 10根地址输入线 A9～ A0。
4096× 8的 RAM有 12根地址输入线 A11～ A0。
选用 2线 -4线译码器, 将输入接高位地址 A11、
A10,输出分别控制四片 RAM的片选端 。
21
图 8-11 RAM字扩展由 1024× 8的 RAM扩展为 4096× 8的 RAM
22
字位扩展
例：将 1024× 4的 RAM扩展为 2048× 8 RAM。
位扩展需 2片芯片, 字扩展需 2片芯片, 共需 4片
芯片 。
字扩展只增加一条地址输入线 A10,可用一反相
器便能实现对两片 RAM片选端的控制 。
字扩展是对存储器输入端口的扩展,
位扩展是对存储器输出端口的扩展 。
23
图 8-12 RAM的字位扩展将 1024× 4的 RAM扩展为 2048× 8 RAM
24
第三节 只读存储器 (ROM)
? 一、功能和结构
1
0
A
A
n个输入
(地址输入 )
字线 (与 )译码输出
与阵列
或阵列
位线 (或 ) 字输出 m个
1F
n2
__
010
__
11 AAAAF ??
存储单元有 (或阵列中的节点数 )mn ?2
25
作业题
8-1
8-2
8-3
8-5
8-6
