1
第二节 同步触发器
一 同步 RS触发器
二 同步 D触发器
三 同步 JK触发器
四 同步 T触发器和 T’触发器
五 同步触发器的工作特性
2
复习
触发器有什么特点？
请画出与非门实现的基本 ＲＳ 触发器的电路图。
请列出 基本 ＲＳ 触发器的功能表。
什么叫现态？次态？
基本 RS触发器的触发方式？
第二节 同步触发器
基本 RS触发器的触发方式（动作特点）,逻辑
电平直接触发 。（由输入信号直接控制）
在实际工作中，要求触发器按统一的节拍进行状
态更新。措施：
同步触发器 （时钟触发器或钟控触发器）：具有
时钟脉冲 CP控制的触发器。该触发器状态的改变与
时钟脉冲同步。
CP：控制时序电路工作节奏的固定频率的脉冲
信号，一般是矩形波。
同步触发器的状态更新时刻：受 CP输入控制。
触发器更新为何种状态：由触发输入信号决定。
4
一 同步 RS触发器
1.电路组成及逻辑符号
图 4-6 同步 RS触发器
（ a） 逻辑电路 （ b）逻辑符号
在 CP=0期间,G3,G4被封锁，触发器状态不变。
在 CP=1期间，由 R和 S端信号决定触发器的输出状态。
结论：触发器的动作时间是由时钟脉冲 CP控制的。
触发方式：电
平触发方式
只有 CP=1时
（高电平有效），触
发器的状态才由输入
信号 R和 S来决定。
一,同步 RS触发器
5
2,工作原理 (仿真运行图 4－ 6)
3,功能表 （在 CP=1期间有效）
现态,CP脉冲作用前触发器的原状态，用 Qn表示；
次态,CP脉冲作用后触发器的新状态，用 Qn+1表示。
表 5-2 同步 RS触发器功能表
R为高电平
有效触发
S为高电平
有效触发
R,S不允许
同时有效
6
4,工作波形 （又称为时序图,设初态为 0 ）
图 5-7 同步 RS触发器的时序图
置 1 保持 置 0 置 1仿真
7
二,同步 D触发器
图 5— 2— 5所示电路为同步 D触发器。
图 5— 2— 5同步 D触发器 逻辑符号
下面分析 D触发器的工作原理
由电路得到：
因为
所以 {
D C PS D ? CPDR D ?
nn QCPDD C PQ ??? 1
1???? CPDD C PRS DD
8
0 1
D = 1
D =0
D =0 D =1
/
状
态
图
在数字电路中, 凡在 CP时钟脉冲控制下, 根据输
入信号 D情况的不同, 具有置 0,置 1功能的电路,
都称为 D触发器 。
9
G 3 G 4
G 1 G 2
J CP K J CP K
Q Q
J CP K
Q Q
Q Q
5 - 2 - 8 逻辑电路 5 - 2 - 9 逻辑符号
&
& &
&
nn
nnnnn
QKQJ
QKQQJQRSQ
??
????? 1
三、同步 JK触发器
10
CP J K Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ ?
? 1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ ?
? 1
保持
1 0 1 0
1 0 1 1
0
0
0
1
?
?n
Q
置 0
1 1 0 0
1 1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 1 0
1 1 1 1
1
0
nn
QQ ?
? 1
翻转
特性表
JK=00时不变
JK=01时置 0
JK=10时置 1
JK=11时翻转
nnn QKQJQ ??? 1
11
0 1
/
状
态
图
在数字电路中, 凡在 CP时钟脉冲控制下, 根据输
入信号 J,K情况的不同, 具有置 0,置 1,保持和
翻转功能的电路, 都称为 JK触发器 。
??
?
k
j 1
1???kj
0?
??
k
j
??
?
k
j 0
12
图 5-2-11逻辑电路 图 5-2-12逻辑符号
四、同步 T触发器和 T`触 器
13
结论：具有保持功能、翻转功能的触发器称为
T功能触发器
14
由特性方程（ 5-2-4）可以写出在 CP=1时同步 T触
发器的状态转移真值表（表 5-2-7）、激励表（ 5-2-8）
和状态转移图（ 5-2-13）
15
所谓电位触发器是指：
当时钟控制脉冲为高电平（或者为低电平），输入信号 对触发器
进行激励。在这一节所讨论的同步触发器电路均属于高电平（ CP=1）触发方
式。
由于是高电平触发方式,CP+1期间输入信号对触发器产生激励，使触
发器的状态产生转移。因此，在 CP=1期间，无论输入信号发生多少次变化，
均对触发器产生激励，使触发器的状态产生转移。这种在同一具时钟脉冲
CP作用期间，触发器的状态产生 2次或者 2次以上的转移的现象，称为触发
器的空翻现象。
空翻现象使同步触发器不能正常工作。在实际使用中，必须加
以克服。
五、同步触发器的工作特性
16
作业题
5-3
5-4
17
按照 主从工作方式的工作的触发器
称为主从触发器。 它只表示触发
器的结构，不代表触发器的逻辑功能。
在主从触发器的结构中，由于采用了具
有存储功能的触发导引电路，才避免了
空翻现象的出现。
第三节 主从触发器
18
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
Q Q
S R
S C P R
Q Q
(b ) 曾用符号
1 S 1 R
S C P R
Q Q
(c ) 国标符号
CP C1
逻辑符号
一、主从 RS触发器
19
（ 2） 输出信号过程
CP下降沿到来时, 主触发器控制门 G7,G8封锁, 在
CP=1期间接收的内容被存储起来 。 同时, 从触发器
控制门 G3,G4被打开, 主触发器将其接收的内容送
入从触发器, 输出端随之改变状态 。 在 CP=0期间,
由于主触发器保持状态不变, 因此受其控制的从触
发器的状态也即 Q,Q的值当然不可能改变 。
?
?
?
?
???
0
1
RS
QRSQ nn CP下降沿到来时有效
特性
方程
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7,G8打开
，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁, 其
状态保持不变 。
?
?
?
?
???
0
1
RS
QRSQ nmnm
20
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1 G 9
Q
m
Q
m
&&
&&
& &
& &
逻辑电路图
逻辑符号
二、主从 JK触发器
21
① 主从 JK触发器采用
主从控制结构，从根
本上解决了输入信号
直接控制的问题，具
有 CP＝ 1期间接收
输入信号,CP下降沿
到来时触发翻转的特
点。
②输入信号 J,K之间
没有约束。
③存在一次变化问题。
nn KQRQJS ??
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性
方程：
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
??
??
??
?
主从 JK触发器没有约束。
电路特点
22
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q 置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q 置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
特
性
表
CP
J
K
Q
时
序
图
23
作业题
5-5
5-6
5-7
24
第四节 边沿触发器
? 一、维持阻塞触发器
? 二、后沿触发的边沿触发器
? 三,COMS传输门组成的边沿触发器
25
CMOS主从 D触发器
1.电路组成及逻辑符号
图 5-11 CMOS主从 D触发器
（ a） 逻辑电路 （ b）逻辑符号
表示触发
器靠 CP上
升沿 触发
26
2,工作原理
（ 1） 当 CP=1时, 主触发器的 TG1导通, TG2截止,
输入信号 D送入主触发器 。 从触发器的 TG3截止, TG4
导通, 从触发器保持原态 。
27
（ 2）当 CP由 1跳变到 0时,TG1截止,TG2导通，输
入信号通道被封锁，主触发器的状态不变。从触发器
的 TG3导通,TG4截止，主触发器的状态送入从触发器。
28
可知，工作过程分为两步：
第一步, CP=1时, 主触发器接收 D的信号, 并有
Q′=D,而从触发器是维持原来的状态不变 。
第二步, CP从 1变为 0,主触发器的状态送入从
触发器, 使 Q =Q′。 在 CP=0期间, 输入信号不能进入
主触发器 。
触发方式：主从触发方式（ CP下降沿有效）。
该触发器是靠 CP的下降沿触发的，触发器的新状态
由 CP脉冲下降沿到来之前输入信号 D的状态决定。
29
3,功能表 （只在 CP下降沿有效 ）
表 5-4 CMOS主从 D触发器的功能表
D Qn+1
0 0
1 1
30
边沿触发器：靠 CP脉冲上升沿或下降沿进行触发。
正边沿触发器：靠 CP脉冲上升沿触发。
负边沿触发器：靠 CP脉冲下降沿触发。
触发方式：边沿触发方式。
可提高触发器工作的可靠性，增强抗干扰能力。
5.2.4 边沿 D触发器
图 -9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号
表示触发
器靠 CP上
升沿触发
表示 CP为
边 沿 触 发
方式
1.电路组成及逻辑符号
31
4,工作波形 （ 又称为时序图,设初态为 0 ）
图 5-12 CMOS主从 D触发器的时序图
CP下降沿后置 D
32
2,工作原理
（ 1） 当 CP=0时, G3,G4被封锁, 触发器的输出状
态保持不变 。
（ 2） 当 CP从 0变为 1时, G3,G4打开, 它们的输出
由 G5,G6决定 。 此瞬间, 若 D=0,触发器被置为 0状态；
若 D=1,触发器被置为 1状态 。
（ 3） 当 CP从 0变为 1之后, 虽然 CP=1,门 G3,G4是
打开的, 但由于电路中几条反馈线 ① ～ ④ 的维持 — 阻
塞作用, 输入信号 D的变化不会影响触发器的置 1和置
0,使触发器能够可靠地置 1和置 0。 因此, 该触发器称
为维持 — 阻塞触发器 。
可见，该触发器的触发方式为：在 CP脉冲上升
沿到来之前接受 D输入信号，当 CP从 0变为 1时，触
发器的输出状态将由 CP上升沿到来之前一瞬间 D的
状态决定。
由于触发器接受输入信号及状态的翻转均是在
CP脉冲上升沿前后完成的，故称为边沿触发器。
33
3,时序图
图 4-14 维持 — 阻塞边沿 D触发器时序图当 CP从 0变为 1时,Q将由 CP上升沿到来之前一
瞬间 D的状态决定。
34
作业题
5-8
35
第五节 触发器
? 一、将 D触发器转换成 JK触发器
? 二、将 RS触发器转换成 JK触发器
36
作业题
5-13
第二节 同步触发器
一 同步 RS触发器
二 同步 D触发器
三 同步 JK触发器
四 同步 T触发器和 T’触发器
五 同步触发器的工作特性
2
复习
触发器有什么特点？
请画出与非门实现的基本 ＲＳ 触发器的电路图。
请列出 基本 ＲＳ 触发器的功能表。
什么叫现态？次态？
基本 RS触发器的触发方式？
第二节 同步触发器
基本 RS触发器的触发方式（动作特点）,逻辑
电平直接触发 。（由输入信号直接控制）
在实际工作中，要求触发器按统一的节拍进行状
态更新。措施：
同步触发器 （时钟触发器或钟控触发器）：具有
时钟脉冲 CP控制的触发器。该触发器状态的改变与
时钟脉冲同步。
CP：控制时序电路工作节奏的固定频率的脉冲
信号，一般是矩形波。
同步触发器的状态更新时刻：受 CP输入控制。
触发器更新为何种状态：由触发输入信号决定。
4
一 同步 RS触发器
1.电路组成及逻辑符号
图 4-6 同步 RS触发器
（ a） 逻辑电路 （ b）逻辑符号
在 CP=0期间,G3,G4被封锁，触发器状态不变。
在 CP=1期间，由 R和 S端信号决定触发器的输出状态。
结论：触发器的动作时间是由时钟脉冲 CP控制的。
触发方式：电
平触发方式
只有 CP=1时
（高电平有效），触
发器的状态才由输入
信号 R和 S来决定。
一,同步 RS触发器
5
2,工作原理 (仿真运行图 4－ 6)
3,功能表 （在 CP=1期间有效）
现态,CP脉冲作用前触发器的原状态，用 Qn表示；
次态,CP脉冲作用后触发器的新状态，用 Qn+1表示。
表 5-2 同步 RS触发器功能表
R为高电平
有效触发
S为高电平
有效触发
R,S不允许
同时有效
6
4,工作波形 （又称为时序图,设初态为 0 ）
图 5-7 同步 RS触发器的时序图
置 1 保持 置 0 置 1仿真
7
二,同步 D触发器
图 5— 2— 5所示电路为同步 D触发器。
图 5— 2— 5同步 D触发器 逻辑符号
下面分析 D触发器的工作原理
由电路得到：
因为
所以 {
D C PS D ? CPDR D ?
nn QCPDD C PQ ??? 1
1???? CPDD C PRS DD
8
0 1
D = 1
D =0
D =0 D =1
/
状
态
图
在数字电路中, 凡在 CP时钟脉冲控制下, 根据输
入信号 D情况的不同, 具有置 0,置 1功能的电路,
都称为 D触发器 。
9
G 3 G 4
G 1 G 2
J CP K J CP K
Q Q
J CP K
Q Q
Q Q
5 - 2 - 8 逻辑电路 5 - 2 - 9 逻辑符号
&
& &
&
nn
nnnnn
QKQJ
QKQQJQRSQ
??
????? 1
三、同步 JK触发器
10
CP J K Q
n
Q
n+ 1
功能
0 × × × Q
n
nn
QQ ?
? 1
保持
1 0 0 0
1 0 0 1
0
1
nn
QQ ?
? 1
保持
1 0 1 0
1 0 1 1
0
0
0
1
?
?n
Q
置 0
1 1 0 0
1 1 0 1
1
1
1
1
?
?n
Q
置 1
1 1 1 0
1 1 1 1
1
0
nn
QQ ?
? 1
翻转
特性表
JK=00时不变
JK=01时置 0
JK=10时置 1
JK=11时翻转
nnn QKQJQ ??? 1
11
0 1
/
状
态
图
在数字电路中, 凡在 CP时钟脉冲控制下, 根据输
入信号 J,K情况的不同, 具有置 0,置 1,保持和
翻转功能的电路, 都称为 JK触发器 。
??
?
k
j 1
1???kj
0?
??
k
j
??
?
k
j 0
12
图 5-2-11逻辑电路 图 5-2-12逻辑符号
四、同步 T触发器和 T`触 器
13
结论：具有保持功能、翻转功能的触发器称为
T功能触发器
14
由特性方程（ 5-2-4）可以写出在 CP=1时同步 T触
发器的状态转移真值表（表 5-2-7）、激励表（ 5-2-8）
和状态转移图（ 5-2-13）
15
所谓电位触发器是指：
当时钟控制脉冲为高电平（或者为低电平），输入信号 对触发器
进行激励。在这一节所讨论的同步触发器电路均属于高电平（ CP=1）触发方
式。
由于是高电平触发方式,CP+1期间输入信号对触发器产生激励，使触
发器的状态产生转移。因此，在 CP=1期间，无论输入信号发生多少次变化，
均对触发器产生激励，使触发器的状态产生转移。这种在同一具时钟脉冲
CP作用期间，触发器的状态产生 2次或者 2次以上的转移的现象，称为触发
器的空翻现象。
空翻现象使同步触发器不能正常工作。在实际使用中，必须加
以克服。
五、同步触发器的工作特性
16
作业题
5-3
5-4
17
按照 主从工作方式的工作的触发器
称为主从触发器。 它只表示触发
器的结构，不代表触发器的逻辑功能。
在主从触发器的结构中，由于采用了具
有存储功能的触发导引电路，才避免了
空翻现象的出现。
第三节 主从触发器
18
G
5
G
6
G
1
G
2
G
7
主触发器 G
8
Q
m
Q
m
G
3
从触发器 G
4&&
Q Q
&&
1
S R C P
CP
G
9
(a ) 逻辑电路
&
&&
&
Q Q
S R
S C P R
Q Q
(b ) 曾用符号
1 S 1 R
S C P R
Q Q
(c ) 国标符号
CP C1
逻辑符号
一、主从 RS触发器
19
（ 2） 输出信号过程
CP下降沿到来时, 主触发器控制门 G7,G8封锁, 在
CP=1期间接收的内容被存储起来 。 同时, 从触发器
控制门 G3,G4被打开, 主触发器将其接收的内容送
入从触发器, 输出端随之改变状态 。 在 CP=0期间,
由于主触发器保持状态不变, 因此受其控制的从触
发器的状态也即 Q,Q的值当然不可能改变 。
?
?
?
?
???
0
1
RS
QRSQ nn CP下降沿到来时有效
特性
方程
工作原理
（ 1） 接收输入信号过程
CP=1期间：主触发器控制门 G7,G8打开
，接收输入信号 R,S，有：
从触发器控制门 G3,G4封锁, 其
状态保持不变 。
?
?
?
?
???
0
1
RS
QRSQ nmnm
20
G
1
G
2
J K CP
G
7
主 G
8
G
5
G
6
G
3
从 G
4
Q Q
1 G 9
Q
m
Q
m
&&
&&
& &
& &
逻辑电路图
逻辑符号
二、主从 JK触发器
21
① 主从 JK触发器采用
主从控制结构，从根
本上解决了输入信号
直接控制的问题，具
有 CP＝ 1期间接收
输入信号,CP下降沿
到来时触发翻转的特
点。
②输入信号 J,K之间
没有约束。
③存在一次变化问题。
nn KQRQJS ??
代入主从 RS触发器的特性方程,
即可得到主从 JK触发器的特性
方程：
下降沿到来时有效CP
QKQJ
QKQQJ
QRSQ
nn
nnn
nn
1
??
??
??
?
主从 JK触发器没有约束。
电路特点
22
J K Q
n
Q
n+ 1
功能
0 0 0
0 0 1
0
1
nn
QQ ?
? 1
保持
0 1 0
0 1 1
0
0
0
1
?
?n
Q 置 0
1 0 0
1 0 1
1
1
1
1
?
?n
Q 置 1
1 1 0
1 1 1
1
0
nn
QQ ?
? 1
翻转
特
性
表
CP
J
K
Q
时
序
图
23
作业题
5-5
5-6
5-7
24
第四节 边沿触发器
? 一、维持阻塞触发器
? 二、后沿触发的边沿触发器
? 三,COMS传输门组成的边沿触发器
25
CMOS主从 D触发器
1.电路组成及逻辑符号
图 5-11 CMOS主从 D触发器
（ a） 逻辑电路 （ b）逻辑符号
表示触发
器靠 CP上
升沿 触发
26
2,工作原理
（ 1） 当 CP=1时, 主触发器的 TG1导通, TG2截止,
输入信号 D送入主触发器 。 从触发器的 TG3截止, TG4
导通, 从触发器保持原态 。
27
（ 2）当 CP由 1跳变到 0时,TG1截止,TG2导通，输
入信号通道被封锁，主触发器的状态不变。从触发器
的 TG3导通,TG4截止，主触发器的状态送入从触发器。
28
可知，工作过程分为两步：
第一步, CP=1时, 主触发器接收 D的信号, 并有
Q′=D,而从触发器是维持原来的状态不变 。
第二步, CP从 1变为 0,主触发器的状态送入从
触发器, 使 Q =Q′。 在 CP=0期间, 输入信号不能进入
主触发器 。
触发方式：主从触发方式（ CP下降沿有效）。
该触发器是靠 CP的下降沿触发的，触发器的新状态
由 CP脉冲下降沿到来之前输入信号 D的状态决定。
29
3,功能表 （只在 CP下降沿有效 ）
表 5-4 CMOS主从 D触发器的功能表
D Qn+1
0 0
1 1
30
边沿触发器：靠 CP脉冲上升沿或下降沿进行触发。
正边沿触发器：靠 CP脉冲上升沿触发。
负边沿触发器：靠 CP脉冲下降沿触发。
触发方式：边沿触发方式。
可提高触发器工作的可靠性，增强抗干扰能力。
5.2.4 边沿 D触发器
图 -9 主从 RS触发器
（ a） 逻辑电路 （ b）逻辑符号
表示触发
器靠 CP上
升沿触发
表示 CP为
边 沿 触 发
方式
1.电路组成及逻辑符号
31
4,工作波形 （ 又称为时序图,设初态为 0 ）
图 5-12 CMOS主从 D触发器的时序图
CP下降沿后置 D
32
2,工作原理
（ 1） 当 CP=0时, G3,G4被封锁, 触发器的输出状
态保持不变 。
（ 2） 当 CP从 0变为 1时, G3,G4打开, 它们的输出
由 G5,G6决定 。 此瞬间, 若 D=0,触发器被置为 0状态；
若 D=1,触发器被置为 1状态 。
（ 3） 当 CP从 0变为 1之后, 虽然 CP=1,门 G3,G4是
打开的, 但由于电路中几条反馈线 ① ～ ④ 的维持 — 阻
塞作用, 输入信号 D的变化不会影响触发器的置 1和置
0,使触发器能够可靠地置 1和置 0。 因此, 该触发器称
为维持 — 阻塞触发器 。
可见，该触发器的触发方式为：在 CP脉冲上升
沿到来之前接受 D输入信号，当 CP从 0变为 1时，触
发器的输出状态将由 CP上升沿到来之前一瞬间 D的
状态决定。
由于触发器接受输入信号及状态的翻转均是在
CP脉冲上升沿前后完成的，故称为边沿触发器。
33
3,时序图
图 4-14 维持 — 阻塞边沿 D触发器时序图当 CP从 0变为 1时,Q将由 CP上升沿到来之前一
瞬间 D的状态决定。
34
作业题
5-8
35
第五节 触发器
? 一、将 D触发器转换成 JK触发器
? 二、将 RS触发器转换成 JK触发器
36
作业题
5-13
