实验一 运算放大器实验 一、实验目的 1．利用辅助设计工具Myanalog中的工具Sched和Myspice实现一个预算放大器电路并对其进行计算机模拟分析，了解其电路输入输出在不同工作频率下的关系。 2．熟悉并初步掌握上述工具软件的使用方法。 二、实验步骤 1、做出实验指示书示的电路图，各MOS管参数设置均如指示书，N型MOS管衬底接VCC，P型MOS管衬底接VSS，将VSS，VCC，GND和两个信号输入管脚INPUT1，INPUT2作为输入管脚，信号输出管脚OUTPUT作为输出管脚。 利用Sched做出的电路图如附页图所示： 2、利用做出的电路图，生成子模块如下图示： 子模块中包括了上述电路中的各个输入、输出管脚，利用此子模块，可得如下图所示的总体电路图： 3、由上图在Sched 中产生模拟电路文件，文件代码清单为： CELL2 ************************************************ *.GLOBAL OUT *.GLOBAL GND VCC ************************************************ VI16 I16_NP GND DC -5 VI17 I17_NP GND AC 1M 0 XI18 I17_NP GND OUT I16_NP VCC GND EXP1_CELL ************************************************ .SUBCKT EXP1_CELL Input1 Input0 OUTPUT VSS VCC GND MI1 I2_NND Input0 I8_PND I2_NND NMOS L=6U W=180U MI2 I2_NND I5_NNG VSS VSS NMOS L=10U W=94U MI3 I4_PNS I7_PNG VCC VCC PMOS L=10U W=238U MI4 I9_NNG I8_PNG I4_PNS VCC PMOS L=6U W=196U MI7 VCC I7_PNG I8_PND VCC PMOS L=10U W=238U MI8 I8_PND I8_PNG OUTPUT VCC PMOS L=10U W=238U MI9 I9_NNG I9_NNG I9_NNS VSS NMOS L=6U W=70U MI10 I9_NNS I12_NNG VSS VSS NMOS L=6U W=70U MI12 I12_NNG I12_NNG VSS VSS NMOS L=6U W=70U CI15 OUTPUT GND 10P MI16 VCC I7_PNG I8_PNG VCC PMOS L=10U W=16U MI17 I8_PNG I20_NND VSS VCC PMOS L=10U W=16U MI18 VCC I7_PNG I7_PNG VCC PMOS L=10U W=64U MI19 I7_PNG I20_NND I20_NND VCC PMOS L=10U W=16U MI20 I20_NND I5_NNG VSS VSS NMOS L=8U W=12U MI21 VCC I5_NNG I5_NNG VCC PMOS L=36U W=8U MI5 I5_NNG I5_NNG VSS VSS NMOS L=8U W=8U MI11 OUTPUT I9_NNG I12_NNG VSS NMOS L=6U W=70U MI0 I4_PNS Input1 I2_NND I2_NND NMOS L=6U W=180U .ENDS EXP1_CELL ************************************************ ************************************************ vcc vcc 0 dc 5 vss gnd 0 dc 0 .model NMOS NMOS level=2 .model PMOS PMOS level=2 4、将上述文件在Myspice中进行模拟电路测试，模拟参数选择：频率为1——100megHZ，VAC的幅值为1MV，VSS大小为-5V，模拟得到的输出量OUT大小和相位曲线分别如图示，其中纵坐标为幅值和相位值的大小，横坐标为频率： 输出一 幅值——频率图样 输出二 相位——频率图样 三、实验结果分析与讨论。 1、从实验结果的幅频波形来看，实验电路在频率小于大约10kHZ时起到了运算放大器的作用，放大的倍数在几百到一千倍，因此可以将这个幅频特性图样大概为平台的频段，作为运放的工作频段。相频特性上，在上述的频段基本为跟随输出即没有相移，这也是符合运放工作要求的。 2、个人认为实验中最大的困难在于第一次使用Myanalog软件的不适应，开始时出现了许多的连线未连上、参数设置不正确等错误，随着对软件的熟悉，感觉这个软件与以前常用的protel之类在连线上大同小异，就没有在这上面再吃多大亏，但参数设置一直到实验的最后都在和我过不去，MOS管的L和W设置一直都有问题，直到最后才改正过来。 3、总结出的经验是：电路图连线中的错误总会反映在模拟电路文件上，因此实在有自己很难查得出的错误是可以试着看一看这个.cir文件，我的不少参数设置错误就是从这里看出端倪的。 4、除了完成第一个vlsi实验的成就感外，我觉得此次实验的最大收获就是培养了自己对这门课的兴趣，上课时好多看起来枯燥不堪的知识点，都变得不那么面目狰狞了，而且，对自己在以前的硬件系列课上用过部件的内部结构有深一层的了解，也变得让我兴趣盎然了，多谢助教师兄耐心的指导，有了这实验培养的兴趣，我想自己对学好这门课更加有信心了。