实验二 九级环形振荡器 一、实验目的 1．进一步熟悉辅助设计工具My Analog中的工具Sched和My spice， 2．熟悉利用生成的Symbol子电路构建复杂电路的方法。 二、实验内容 先用图形编辑工具Sched实现与非门子电路，通过电路检查模拟，确认正确后生成子模块符号Symbol，并用该符号组成九级环形振荡电路，模拟后求出振荡的波形。 1、作出如下图的由五个NPN管，三个二极管和若干电阻组成的与非门电路： 其中，，，，，Vcc=5v。 2、用以上电路生成的Symbol作出如下九级环形振荡电路如图：  3、由此电路生成的模拟电路文件为： 如电路图所示，实验中引起震荡的扰动是用幅值大小为5mv的Vpulse电源实现的。 4、按上述.cir文件进行电路模拟，得到的波形图为：  可见第一级与第九级与非门的输出是反向的，且存在着延时，正是延时的存在和奇数个与非门输出延时的关系，电路才会出现一定周期的方波振荡。 三、实验结果分析 这已经是第二次vlsi实验了，虽然在第一次实验的基础上熟悉了软件的使用方法，但是在这次实验中还是碰到了很多的问题。因为毕竟第一次实验只用到了软件的部分功能，对很多其他的东西还缺乏了解，比如要用到的analog.lib中的各种元件的参数设置问题(如Vpulse,Vsin)，还有MySpice中的应该选择的分析方法（AC analysis, Transient analysis, DC analysis等等）。尤其是精度的设置问题，如果不是因为有老师的指导和以前人的经验，可能自己很难注意到或者想到这方面。此次试验用较复杂电路生成symbol，进而用symbol搭建父电路的方法相比对今后的试验会有很大帮助，此次生成的与非门子电路也可直接用于下次的试验，这也算是本次实验对今后的一点积累吧。 此次实验中遇到的问题，正如上边所说，主要是对MySpice软件中模拟方式的不了解，本来正确的模拟电路文件，绕了好久才做出正确的波形，看来以后要多研究这个软件的使用说明，避免再发生类似的浪费时间有没有成果的问题。