2013-3-1 1
第五章 版图设计技术
2013-3-1 2
第一节 引 言
硅平面工艺是制造 MOS IC 的基础 。 利用不同的
掩膜版, 可以获得不同功能的集成电路 。 因此,
版图设计成为开发新品种和制造合格集成电路的
关键 。
1,手工设计
人工设计和绘制版图, 有利于充分利用芯片面
积, 并能满足多种电路性能要求 。 但是效率低,
周期长, 容易出错, 特别是不能设计规模很大的
电路版图 。 因此, 该方法多用于随机格式的, 产
量较大的 MSI和 LSI或单元库的建立 。
2013-3-1 3
2、计算机辅助设计（ CAD）
在计算机辅助设计系统数据库中, 预先存入版图的
基本图形, 形成图形库 。 设计者通过一定的操作命
令可以调用, 修改, 变换和装配库中的图形, 从而
形成设计者所需要的版图 。
涤沦膜上画图 数字化仪输入 C R T 显示 绘图仪画图
D R C 改错PG 图形发生器初 缩 版
精 缩 版
2013-3-1 4
在整个设计过程中，设计者可以通过显示，观察任
意层次版图的局部和全貌；可以通过键盘、数字化
仪或光笔进行设计操作；可以通过画图机得到所要
绘制的版图图形。利用计算机辅助设计，可以降低
设计费用和缩短设计周期。
3、自动化设计
在版图自动设计系统的数据库中，存有单元的电路
图、电路性能参数及版图。在版图设计时，只要将
设计的电路图（ Netlist） 输入到自动设计系统中，
再输入版图的设计规则和电路的性能要求，自动设
计工具可以进行自动布局设计、自动布线设计并根
据设计要求进行设计优化，最终输出版图。
2013-3-1 5
第二节 版图设计过程
布图设计的输入是电路的元件说明和网表，其输出
是设计好的版图。通常情况下，整个布图设计可分
为划分 (Partition)； 布图规划 (Floor-planning)； 布局
(Placement)； 布线 ((Routing)和压缩 (Compaction)。
一、划分
由于一个芯片包含上亿个晶体管, 为了降低设计复
杂性, 通常把整个电路划分成若干个模块, 将处理
问题的规模缩小 。 划分时要考虑的因素包括模块的
大小, 模块的数目和模块之间的连线数等 。
2013-3-1 6
二、布图规划和布局
? 布图规划是根据模块包含的器件数估计其面
积，再根据该模块和其它模块的连接关系以及
上一层模块或芯片的形状估计该模块的形状和
相对位置。其优化目标是：电路性能，包括时
延，噪声、串扰等，同时考虑 P/G,Clock,Bus、
Interconnect的可布性。布图规划中的模块为软
模块。
? 布局的任务是要确定模块在芯片上的精确位
置，其目标是在满足时延要求的前提下，尽量
减小布线拥挤度、连线总长、芯片面积等。
2013-3-1 7
三、布线
布线阶段的首要目标是完成模块间的互连及连
线满足时延要求。其次是在完成布线的前提下
进一步优化布线结果，如连线总长最短、通孔
数最少等。
? 特殊线网布线,电源 /地线 P/G、时钟 Clock、
总线 Bus。
? 信号线的总体布线：在总体布线图（ GRG） 上
给出线网的拓扑走线路径。
? 信号线的详细布线：在详细布线网格上给出线
网的确切走线位置。
2013-3-1 8
四、压缩
压缩是布线完成后的优化处理过程, 它试图进
一步减小芯片的面积 。 目前常用的有一维和
二维压缩, 较为成熟的是一维压缩技术 。 在
压缩过程中必须保证单元相对位置不变, 线
网连接性不变, 版图几何图形间不违反设计
规则 。
布图过程往往是一个反复迭代求解过程 。 必
须注意布图中各个步骤算法间目标函数的一
致性, 前阶段要尽可能考虑到对后续阶段的
影响 。
2013-3-1 9
物
理
设
计
逻辑综合
划 分
布图规划和布局
总体布线
详细布线
设计验证
2013-3-1 10
第三节 版图自动设计中的基本问题
VLSI版图是一组有规则的由若干层平
面几何图形元素组成的集合。通常，这些
图形元素只限于曼哈顿图形，即只由垂直
边和水平边构成的图形，且在同一层内不
允许重叠。
一、图的定义及数据结构
? 图的应用,完全图和子图, 通路和回路,
连接图和树, 有向图, 二分图, 平面图 。
2013-3-1 11
? 数据结构,链表结构, 基于 BIN的结构,
邻接指针, 角勾链, 四叉树, 二叉排序
树, 邻接矩阵, 关联矩阵 。
? 版图数据的基本操作,点查找, 邻接查
找, 区域搜索, 定向区域遍历, 模块插
入, 模块删除, 推移, 压缩, 建立通道 。
2013-3-1 12
二、算法及算法复杂性
处理对象是亿量级数量的图形。哪怕是
二次方量级的算法时间都可能是无法实
现的。
1,要解决的算法问题,
算法复杂性,最优化问题,可行解问题,
NP问题。
2013-3-1 13
2、一些图论中问题的复杂性
判别平面性 O（ n）
最小生成树 O（ ）
最短路 （ 从一点到所有点 ） O（ ）
所有节点间的最短路 O（ ）
平面化,NP
着色,NP
最长路,NP
斯坦纳树,NP
旅行商问题,NP
2n
2n
3n
2013-3-1 14
3、几种求解 NP-困难问题的方法
? 限制问题的范围：只对某一类问题求解。
例如在求图上的最小树时只求最小生成
树，即限制数的交叉点只能是原有的顶
点，求最小生成树是一个多项式时间内
可求解的，但它不一定能获得最小树。
? 限制问题的规模：例如旅行商问题的分
区优化。
? 分支定界法,
? 启发式算法,
2013-3-1 15
三、基本算法
1.图论算法, DFS,BFS,最短路径, 最
小生成树, 斯坦纳树算法, 匹配算法,
网络流问题 。
2,计算几何算法,扫描线算法 。
3.基于运筹学的算法,构形图和局部搜
索, 线性规划, 整数规划, 动态规划,
非线性规划, 模拟退火法 。
2013-3-1 16
第四节 版图设计规则
一、设计规则的内容与作用
? 设计规则是集成电路设计与制造的桥梁。
如何向电路设计及版图设计工程师精确说
明工艺线的加工能力，就是设计规则描述
的内容。
? 设计规则是以掩膜版各层几何图形的宽度,
间距及重叠量等最小容许值的形式给出的 。
? 设计规则本身并不代表光刻, 化学腐蚀,
对准的极限尺寸, 它所代表的是容差的要
求 。
2013-3-1 17
二、设计规则的描述
? 自由格式,直接给出每个尺寸, 每个被规定的
尺寸之间没有必然的比例关系 。
优：各尺寸可比较独立, 可将尺寸定得合理 。
缺：比较繁琐, 每一个设计级别有一套数据 。
? 规整格式,其基本思想是由 Mead提出的 。 在
这类规则中, 把绝大多数尺寸规定为某一特征
尺寸, ?” 的倍数 。
优：工艺变化时容易修改设计规则 。
缺：不是所有尺寸都能作为, ?” 的整倍数 。
2013-3-1 18
1、宽度及间距,
? 关于间距,
diff,两个扩散区之间的间距不仅取决于工艺
上几何图形的分辨率, 还取决于所形成器件
的物理参数 。 如果两个扩散区靠得太近, 在
工作时可能会连通, 产生不希望出现的电流 。
类型 最小宽度 最小间距
D if f 3 ? 3 ?
P oly- si 2 ? 2 ?
Al 3 ? 3 ?
dif f- p o ly ?
2013-3-1 19
Poly-Si,取决于工艺上几何图形的分辨率。
Al,铝生长在最不平坦的二氧化硅上，因此，
铝的宽度和间距都要大些，以免短路或断铝。
diff-poly,无关多晶硅与扩散区不能相互重
叠，否则将产生寄生电容或寄生晶体管。
?
Al
P ol y
dif f
?
3 ?2 ?
?
2013-3-1 20
2、接触孔,
? 孔的大小,2??2?
? diff,poly的包孔,1?
? 孔间距,1?
Al
po l y
2013-3-1 21
3、晶体管规则,
? 多晶硅与扩散区最小间距,?
? 栅出头,2?，否则会出现 S,D短路的现象。
? 扩散区出头,2?，以保证 S或 D有一定的面积
dif f
po ly
2 ?
?
?
2013-3-1 22
4,P阱规则,
? A1=4?,最小 P阱宽度
? A2=2?/6?,P阱间距,
当两个 P阱同电位时,A2=2?
当两个 P阱异电位时,A2=6?
A2
A3
A1
A4
A5
P 阱
薄氧区
2013-3-1 23
? A3=3?,P阱边沿与内部薄氧化区（有源
区）的间距
? A4=5?,P阱边沿与外部薄氧化区（有源
区）的间距
? A5=8?,P管薄氧化区与 N管薄氧化区的
间距
2013-3-1 24
第五节 版图描述语言 CIF
CIF是一种几何描述语言, 它是美国加州理工
学 院 中 介 形 式 的 英 文 缩 写, Caltech-
Intermediate Form,是目前工业界广泛使用的
一种标准数据格式 。 通过 CIF解释程序在各
种图形设备 （ 绘图机, 彩显 ） 上输出版图,
或者生成制版数据 PG带去制版 。 下面简单介
绍一下 CIF的命令格式,
CIF文件由一组 CIF命令组成, 每条命令由分
号隔开, 每个文件的最后由结束命令结尾 。
2013-3-1 25
命令
格式
矩形
B x y x y；
（坐标）
多边形 P x y x y …… ;
（坐标）
圆形
R x y r；
（圆心） （半径）
连线
W
线宽
x y x y ……；
（整数） （坐标）
掩膜层说明
L
层名；
（整数）
结束命令 E
注释命令 （注释文件）；
图形符删除
DD
图形编号；
（整数）
图形符定义开始
D S
图形编号
a b；
（整数） （比例
a/ b
）
图形符定义结束
DF；
图形符调用
C
图形编号
变换符；
（整数）
用户自扩展命令
94
文字；
2013-3-1 26
1,掩膜层说明命令
L CD； CMOS扩散层 /薄氧层
L CP； CMOS多晶硅层
L CC； CMOS接触孔层
L CM； CMOS第一层金属
L CN； CMOS第二层金属
L CS/CPP； CMOS P﹢ 掩膜
L CW/CPW； CMOS P阱
L CG； CMOS覆盖玻璃孔
2013-3-1 27
2．矩形命令
B 长度 宽度 中心坐标 方向；
B 25 60 80 40； （ 图 a）
B 25 60 80 40 -20 20； （ 图 b）
80
40
25
60
-2 0 80
40
20
25
60
图 a 图 b
2013-3-1 28
3．多边形
P x1 y1 x2 y2 x3 y3 …… ；
坐标按左手域排列, 如下左图 。 对于中孔
图形如下右图 。
1
2
3
4
5
6
5 6 1 2
3
4
9 10
8 7 12 1 1
2013-3-1 29
4．圆形
R 直径 圆心坐标；
5,连线
W 线宽 x1 y1 x2 y2 x3 y3…… ；
线宽相等, 拐点坐标, 线段两端点圆弧中心
点坐标 。
1
2
3
4
2013-3-1 30
6．结束命令
E
7,注释命令
（ …… ）
8,图形符定义开始命令
DS 编号 a b ；
图形放 /缩比例,a/b倍。
9,图形符定义结束命令
DF；
2013-3-1 31
10,图形符调用命令
先定义，后调用，可以嵌套。 n为图形编号,
在 DS中定义 。
C n T x y； 图形符从原点平移至 x,y
C n T Mx； x方向镜象变换
C n T My； y方向镜象变换
C n R x y； 图形沿 x轴旋转到指定方向
x,y表示方向坐标,
（ 0,1） （ 1,0） （ -1,0） （ 0,-1）
2013-3-1 32
第六节 版图设计图例
Vi
Vo
T 2 W/ L =3 / 1
T 1 W/ L =1 / 1
P o l y
Di f f
Al
c on
P 阱
Vi
Vs s
Vo
Vdd
2013-3-1 33
第七节 版图电学参数计算
版图上的电学参数可以分为两大类：器件参
数及寄生参数。下面简单介绍版图中常用的
电学参数的估算方法。
一、电阻
一块宽度为 W,厚度为 t,长度为 L的均匀导
体的电阻为,
令,L=W,可得一正方形导体的电阻为,
则：矩形导电层的电阻可简单地由方块电阻
乘上导电层的长宽比,
tW
LR ??
?R
?R )(
W
LRR
??
2013-3-1 34
?注意,
? 方块电阻值与方块的大小无关 。
? 引入方块电阻后, 各种材料的电阻值就可以表示成
为与导体厚度无关的形式, 仅与导电材料的长度和
宽度有关 。
t
L
W
I
2013-3-1 35
1、电阻器电阻的计算方法,
（ 1）当 L?W时，可以近似为 L?L1,总电阻：
R=R?（ L/W） +2Rcon
其中 Rcon为接触孔电阻 。
（ 2） 非矩形导体,
? 两边等宽的直角形,
R=R1+Rconer+R2
=R? （ L1/W+1/2+L2/W）
将拐角的电阻用 1/2R? 来计算 。
L1
L2
W
L
L1
2013-3-1 36
? 两边不等宽的直角形
R=R1+Rconer+R2
Rconer=R? (0.46+0.1W1/W2=R? (0.46+0.1?)
?为：宽边比窄边
R=R? （ L1/W1+0.46+0.1?+L2/W2）
L1
L2
W2
W1
2013-3-1 37
2,分布电阻
（ 1）扩散区电阻,计算方法同多晶硅,N+扩散层
的 R?一般要比 P+扩散层的 R?小一些。
（ 2）金属线电阻,计算方法同多晶硅，其方块电
阻很小。
?注意,多晶硅的 R ?和与扩散层的 R?都与掺杂浓
度有很大关系。因此，不同的工艺，其值可能大
为不同。
（ 3） MOS管电阻, MOS 管的 V-I特性是非线性的，
有时为了估算可将 MOS管等效为一个沟道电阻，
只是它的阻值是由栅压控制的可变电阻,
2013-3-1 38
K,可以看作是 MOS管的沟道方块电阻,一般阻值
在 5000~30000Ω/?范围内。
?ox,SiO2介电常数,
tox,栅 SiO2层厚度
Vgs,栅源电压,
Vt,MOS管开启电压
?：电子或空穴迁移率，对 n管为 ?n,p管为 ?p,其值
随温度变化很大。
?由于, ?n?2.5?p,P沟电阻约为 N沟电阻的 2.5倍 。
? ? ?
?
??
?
??
???
?
???
? ?
???????
?
W
LK
W
L VV
tR tgsox
ox
c
1??
2013-3-1 39
三、电容
平行板电容器的计算我们可以用下面的
公式计算,
其中,
?0是真空介电常数,
?ox是 SiO2的相对介电常数, 4.0
tox是介质 SiO2的厚度
A是平行板的面积
令,C? = 表示方块电容, 单位是 F/?
则,C= C? ?A
)(0 FAC t
OX
OX ???
tox ox
??0
2013-3-1 40
1、电容器电容
电容器的电容值可由 C= C? ?A计算 。
2、分布电容
ε 3
ε 2
ε 1
M 3
M 2
M 1
2013-3-1 41
分布电容一般是由连线引起的寄生电容。
例如：金属与衬底、金属与多晶硅、金
属与扩散区、不同层金属之间、同层金
属之间、多晶硅与衬底等等都会形成寄
生电容。这类寄生电容的计算也可以用
简单的平行板电容器公式来估算。
3,MOS器件电容
MOS器件存在两种电容：栅电容, 扩散
电容
2013-3-1 42
（ 1）栅电容,Cg
? 本征电容,Cgb=C??A
? 源, 漏交叠电容,Cgs,Cgd
总的栅电容应为,Cg=Cgb+Cgs+Cgd
其中,Cgb 本征电容
Cgs 栅源交叠电容
Cgd 栅漏交叠电容
Cg s Cg d
Cg b
2013-3-1 43
（ 2）扩散电容,Cd
扩散电容主要是由源、漏扩散区与衬底
或 P阱之间形成的 PN结电容。它由两部
分组成：扩散区底面结电容和周边电容。
Cd=Cja*（ ab） +Cjp*（ 2a+2b）
其中,Cja 每平方 ?m的结电容
Cjp 每 ?m长度的周边电容
a 扩散区宽度
b 扩散区长度
第五章 版图设计技术
2013-3-1 2
第一节 引 言
硅平面工艺是制造 MOS IC 的基础 。 利用不同的
掩膜版, 可以获得不同功能的集成电路 。 因此,
版图设计成为开发新品种和制造合格集成电路的
关键 。
1,手工设计
人工设计和绘制版图, 有利于充分利用芯片面
积, 并能满足多种电路性能要求 。 但是效率低,
周期长, 容易出错, 特别是不能设计规模很大的
电路版图 。 因此, 该方法多用于随机格式的, 产
量较大的 MSI和 LSI或单元库的建立 。
2013-3-1 3
2、计算机辅助设计（ CAD）
在计算机辅助设计系统数据库中, 预先存入版图的
基本图形, 形成图形库 。 设计者通过一定的操作命
令可以调用, 修改, 变换和装配库中的图形, 从而
形成设计者所需要的版图 。
涤沦膜上画图 数字化仪输入 C R T 显示 绘图仪画图
D R C 改错PG 图形发生器初 缩 版
精 缩 版
2013-3-1 4
在整个设计过程中，设计者可以通过显示，观察任
意层次版图的局部和全貌；可以通过键盘、数字化
仪或光笔进行设计操作；可以通过画图机得到所要
绘制的版图图形。利用计算机辅助设计，可以降低
设计费用和缩短设计周期。
3、自动化设计
在版图自动设计系统的数据库中，存有单元的电路
图、电路性能参数及版图。在版图设计时，只要将
设计的电路图（ Netlist） 输入到自动设计系统中，
再输入版图的设计规则和电路的性能要求，自动设
计工具可以进行自动布局设计、自动布线设计并根
据设计要求进行设计优化，最终输出版图。
2013-3-1 5
第二节 版图设计过程
布图设计的输入是电路的元件说明和网表，其输出
是设计好的版图。通常情况下，整个布图设计可分
为划分 (Partition)； 布图规划 (Floor-planning)； 布局
(Placement)； 布线 ((Routing)和压缩 (Compaction)。
一、划分
由于一个芯片包含上亿个晶体管, 为了降低设计复
杂性, 通常把整个电路划分成若干个模块, 将处理
问题的规模缩小 。 划分时要考虑的因素包括模块的
大小, 模块的数目和模块之间的连线数等 。
2013-3-1 6
二、布图规划和布局
? 布图规划是根据模块包含的器件数估计其面
积，再根据该模块和其它模块的连接关系以及
上一层模块或芯片的形状估计该模块的形状和
相对位置。其优化目标是：电路性能，包括时
延，噪声、串扰等，同时考虑 P/G,Clock,Bus、
Interconnect的可布性。布图规划中的模块为软
模块。
? 布局的任务是要确定模块在芯片上的精确位
置，其目标是在满足时延要求的前提下，尽量
减小布线拥挤度、连线总长、芯片面积等。
2013-3-1 7
三、布线
布线阶段的首要目标是完成模块间的互连及连
线满足时延要求。其次是在完成布线的前提下
进一步优化布线结果，如连线总长最短、通孔
数最少等。
? 特殊线网布线,电源 /地线 P/G、时钟 Clock、
总线 Bus。
? 信号线的总体布线：在总体布线图（ GRG） 上
给出线网的拓扑走线路径。
? 信号线的详细布线：在详细布线网格上给出线
网的确切走线位置。
2013-3-1 8
四、压缩
压缩是布线完成后的优化处理过程, 它试图进
一步减小芯片的面积 。 目前常用的有一维和
二维压缩, 较为成熟的是一维压缩技术 。 在
压缩过程中必须保证单元相对位置不变, 线
网连接性不变, 版图几何图形间不违反设计
规则 。
布图过程往往是一个反复迭代求解过程 。 必
须注意布图中各个步骤算法间目标函数的一
致性, 前阶段要尽可能考虑到对后续阶段的
影响 。
2013-3-1 9
物
理
设
计
逻辑综合
划 分
布图规划和布局
总体布线
详细布线
设计验证
2013-3-1 10
第三节 版图自动设计中的基本问题
VLSI版图是一组有规则的由若干层平
面几何图形元素组成的集合。通常，这些
图形元素只限于曼哈顿图形，即只由垂直
边和水平边构成的图形，且在同一层内不
允许重叠。
一、图的定义及数据结构
? 图的应用,完全图和子图, 通路和回路,
连接图和树, 有向图, 二分图, 平面图 。
2013-3-1 11
? 数据结构,链表结构, 基于 BIN的结构,
邻接指针, 角勾链, 四叉树, 二叉排序
树, 邻接矩阵, 关联矩阵 。
? 版图数据的基本操作,点查找, 邻接查
找, 区域搜索, 定向区域遍历, 模块插
入, 模块删除, 推移, 压缩, 建立通道 。
2013-3-1 12
二、算法及算法复杂性
处理对象是亿量级数量的图形。哪怕是
二次方量级的算法时间都可能是无法实
现的。
1,要解决的算法问题,
算法复杂性,最优化问题,可行解问题,
NP问题。
2013-3-1 13
2、一些图论中问题的复杂性
判别平面性 O（ n）
最小生成树 O（ ）
最短路 （ 从一点到所有点 ） O（ ）
所有节点间的最短路 O（ ）
平面化,NP
着色,NP
最长路,NP
斯坦纳树,NP
旅行商问题,NP
2n
2n
3n
2013-3-1 14
3、几种求解 NP-困难问题的方法
? 限制问题的范围：只对某一类问题求解。
例如在求图上的最小树时只求最小生成
树，即限制数的交叉点只能是原有的顶
点，求最小生成树是一个多项式时间内
可求解的，但它不一定能获得最小树。
? 限制问题的规模：例如旅行商问题的分
区优化。
? 分支定界法,
? 启发式算法,
2013-3-1 15
三、基本算法
1.图论算法, DFS,BFS,最短路径, 最
小生成树, 斯坦纳树算法, 匹配算法,
网络流问题 。
2,计算几何算法,扫描线算法 。
3.基于运筹学的算法,构形图和局部搜
索, 线性规划, 整数规划, 动态规划,
非线性规划, 模拟退火法 。
2013-3-1 16
第四节 版图设计规则
一、设计规则的内容与作用
? 设计规则是集成电路设计与制造的桥梁。
如何向电路设计及版图设计工程师精确说
明工艺线的加工能力，就是设计规则描述
的内容。
? 设计规则是以掩膜版各层几何图形的宽度,
间距及重叠量等最小容许值的形式给出的 。
? 设计规则本身并不代表光刻, 化学腐蚀,
对准的极限尺寸, 它所代表的是容差的要
求 。
2013-3-1 17
二、设计规则的描述
? 自由格式,直接给出每个尺寸, 每个被规定的
尺寸之间没有必然的比例关系 。
优：各尺寸可比较独立, 可将尺寸定得合理 。
缺：比较繁琐, 每一个设计级别有一套数据 。
? 规整格式,其基本思想是由 Mead提出的 。 在
这类规则中, 把绝大多数尺寸规定为某一特征
尺寸, ?” 的倍数 。
优：工艺变化时容易修改设计规则 。
缺：不是所有尺寸都能作为, ?” 的整倍数 。
2013-3-1 18
1、宽度及间距,
? 关于间距,
diff,两个扩散区之间的间距不仅取决于工艺
上几何图形的分辨率, 还取决于所形成器件
的物理参数 。 如果两个扩散区靠得太近, 在
工作时可能会连通, 产生不希望出现的电流 。
类型 最小宽度 最小间距
D if f 3 ? 3 ?
P oly- si 2 ? 2 ?
Al 3 ? 3 ?
dif f- p o ly ?
2013-3-1 19
Poly-Si,取决于工艺上几何图形的分辨率。
Al,铝生长在最不平坦的二氧化硅上，因此，
铝的宽度和间距都要大些，以免短路或断铝。
diff-poly,无关多晶硅与扩散区不能相互重
叠，否则将产生寄生电容或寄生晶体管。
?
Al
P ol y
dif f
?
3 ?2 ?
?
2013-3-1 20
2、接触孔,
? 孔的大小,2??2?
? diff,poly的包孔,1?
? 孔间距,1?
Al
po l y
2013-3-1 21
3、晶体管规则,
? 多晶硅与扩散区最小间距,?
? 栅出头,2?，否则会出现 S,D短路的现象。
? 扩散区出头,2?，以保证 S或 D有一定的面积
dif f
po ly
2 ?
?
?
2013-3-1 22
4,P阱规则,
? A1=4?,最小 P阱宽度
? A2=2?/6?,P阱间距,
当两个 P阱同电位时,A2=2?
当两个 P阱异电位时,A2=6?
A2
A3
A1
A4
A5
P 阱
薄氧区
2013-3-1 23
? A3=3?,P阱边沿与内部薄氧化区（有源
区）的间距
? A4=5?,P阱边沿与外部薄氧化区（有源
区）的间距
? A5=8?,P管薄氧化区与 N管薄氧化区的
间距
2013-3-1 24
第五节 版图描述语言 CIF
CIF是一种几何描述语言, 它是美国加州理工
学 院 中 介 形 式 的 英 文 缩 写, Caltech-
Intermediate Form,是目前工业界广泛使用的
一种标准数据格式 。 通过 CIF解释程序在各
种图形设备 （ 绘图机, 彩显 ） 上输出版图,
或者生成制版数据 PG带去制版 。 下面简单介
绍一下 CIF的命令格式,
CIF文件由一组 CIF命令组成, 每条命令由分
号隔开, 每个文件的最后由结束命令结尾 。
2013-3-1 25
命令
格式
矩形
B x y x y；
（坐标）
多边形 P x y x y …… ;
（坐标）
圆形
R x y r；
（圆心） （半径）
连线
W
线宽
x y x y ……；
（整数） （坐标）
掩膜层说明
L
层名；
（整数）
结束命令 E
注释命令 （注释文件）；
图形符删除
DD
图形编号；
（整数）
图形符定义开始
D S
图形编号
a b；
（整数） （比例
a/ b
）
图形符定义结束
DF；
图形符调用
C
图形编号
变换符；
（整数）
用户自扩展命令
94
文字；
2013-3-1 26
1,掩膜层说明命令
L CD； CMOS扩散层 /薄氧层
L CP； CMOS多晶硅层
L CC； CMOS接触孔层
L CM； CMOS第一层金属
L CN； CMOS第二层金属
L CS/CPP； CMOS P﹢ 掩膜
L CW/CPW； CMOS P阱
L CG； CMOS覆盖玻璃孔
2013-3-1 27
2．矩形命令
B 长度 宽度 中心坐标 方向；
B 25 60 80 40； （ 图 a）
B 25 60 80 40 -20 20； （ 图 b）
80
40
25
60
-2 0 80
40
20
25
60
图 a 图 b
2013-3-1 28
3．多边形
P x1 y1 x2 y2 x3 y3 …… ；
坐标按左手域排列, 如下左图 。 对于中孔
图形如下右图 。
1
2
3
4
5
6
5 6 1 2
3
4
9 10
8 7 12 1 1
2013-3-1 29
4．圆形
R 直径 圆心坐标；
5,连线
W 线宽 x1 y1 x2 y2 x3 y3…… ；
线宽相等, 拐点坐标, 线段两端点圆弧中心
点坐标 。
1
2
3
4
2013-3-1 30
6．结束命令
E
7,注释命令
（ …… ）
8,图形符定义开始命令
DS 编号 a b ；
图形放 /缩比例,a/b倍。
9,图形符定义结束命令
DF；
2013-3-1 31
10,图形符调用命令
先定义，后调用，可以嵌套。 n为图形编号,
在 DS中定义 。
C n T x y； 图形符从原点平移至 x,y
C n T Mx； x方向镜象变换
C n T My； y方向镜象变换
C n R x y； 图形沿 x轴旋转到指定方向
x,y表示方向坐标,
（ 0,1） （ 1,0） （ -1,0） （ 0,-1）
2013-3-1 32
第六节 版图设计图例
Vi
Vo
T 2 W/ L =3 / 1
T 1 W/ L =1 / 1
P o l y
Di f f
Al
c on
P 阱
Vi
Vs s
Vo
Vdd
2013-3-1 33
第七节 版图电学参数计算
版图上的电学参数可以分为两大类：器件参
数及寄生参数。下面简单介绍版图中常用的
电学参数的估算方法。
一、电阻
一块宽度为 W,厚度为 t,长度为 L的均匀导
体的电阻为,
令,L=W,可得一正方形导体的电阻为,
则：矩形导电层的电阻可简单地由方块电阻
乘上导电层的长宽比,
tW
LR ??
?R
?R )(
W
LRR
??
2013-3-1 34
?注意,
? 方块电阻值与方块的大小无关 。
? 引入方块电阻后, 各种材料的电阻值就可以表示成
为与导体厚度无关的形式, 仅与导电材料的长度和
宽度有关 。
t
L
W
I
2013-3-1 35
1、电阻器电阻的计算方法,
（ 1）当 L?W时，可以近似为 L?L1,总电阻：
R=R?（ L/W） +2Rcon
其中 Rcon为接触孔电阻 。
（ 2） 非矩形导体,
? 两边等宽的直角形,
R=R1+Rconer+R2
=R? （ L1/W+1/2+L2/W）
将拐角的电阻用 1/2R? 来计算 。
L1
L2
W
L
L1
2013-3-1 36
? 两边不等宽的直角形
R=R1+Rconer+R2
Rconer=R? (0.46+0.1W1/W2=R? (0.46+0.1?)
?为：宽边比窄边
R=R? （ L1/W1+0.46+0.1?+L2/W2）
L1
L2
W2
W1
2013-3-1 37
2,分布电阻
（ 1）扩散区电阻,计算方法同多晶硅,N+扩散层
的 R?一般要比 P+扩散层的 R?小一些。
（ 2）金属线电阻,计算方法同多晶硅，其方块电
阻很小。
?注意,多晶硅的 R ?和与扩散层的 R?都与掺杂浓
度有很大关系。因此，不同的工艺，其值可能大
为不同。
（ 3） MOS管电阻, MOS 管的 V-I特性是非线性的，
有时为了估算可将 MOS管等效为一个沟道电阻，
只是它的阻值是由栅压控制的可变电阻,
2013-3-1 38
K,可以看作是 MOS管的沟道方块电阻,一般阻值
在 5000~30000Ω/?范围内。
?ox,SiO2介电常数,
tox,栅 SiO2层厚度
Vgs,栅源电压,
Vt,MOS管开启电压
?：电子或空穴迁移率，对 n管为 ?n,p管为 ?p,其值
随温度变化很大。
?由于, ?n?2.5?p,P沟电阻约为 N沟电阻的 2.5倍 。
? ? ?
?
??
?
??
???
?
???
? ?
???????
?
W
LK
W
L VV
tR tgsox
ox
c
1??
2013-3-1 39
三、电容
平行板电容器的计算我们可以用下面的
公式计算,
其中,
?0是真空介电常数,
?ox是 SiO2的相对介电常数, 4.0
tox是介质 SiO2的厚度
A是平行板的面积
令,C? = 表示方块电容, 单位是 F/?
则,C= C? ?A
)(0 FAC t
OX
OX ???
tox ox
??0
2013-3-1 40
1、电容器电容
电容器的电容值可由 C= C? ?A计算 。
2、分布电容
ε 3
ε 2
ε 1
M 3
M 2
M 1
2013-3-1 41
分布电容一般是由连线引起的寄生电容。
例如：金属与衬底、金属与多晶硅、金
属与扩散区、不同层金属之间、同层金
属之间、多晶硅与衬底等等都会形成寄
生电容。这类寄生电容的计算也可以用
简单的平行板电容器公式来估算。
3,MOS器件电容
MOS器件存在两种电容：栅电容, 扩散
电容
2013-3-1 42
（ 1）栅电容,Cg
? 本征电容,Cgb=C??A
? 源, 漏交叠电容,Cgs,Cgd
总的栅电容应为,Cg=Cgb+Cgs+Cgd
其中,Cgb 本征电容
Cgs 栅源交叠电容
Cgd 栅漏交叠电容
Cg s Cg d
Cg b
2013-3-1 43
（ 2）扩散电容,Cd
扩散电容主要是由源、漏扩散区与衬底
或 P阱之间形成的 PN结电容。它由两部
分组成：扩散区底面结电容和周边电容。
Cd=Cja*（ ab） +Cjp*（ 2a+2b）
其中,Cja 每平方 ?m的结电容
Cjp 每 ?m长度的周边电容
a 扩散区宽度
b 扩散区长度
