第四章 逻辑设计技术 MOS管的串、并联特性 晶体管的驱动能力是用其导电因子β来表示的，β值越大，其驱动能力越强。单个管子是如此，对于多个管子的串、并情况下，其等效导电因子应如何推导？下面我们来具体分析一下： 两管串联： 设：Vt相同，工作在线性区。 将上式代入（1）得： 由等效管得： 比较（3）（4）得： 同理可推出N个管子串联使用时，其等效增益因子为： 二、两管并联： 同理可证，N个Vt相等的管子并联使用时： 各种逻辑门的实现 与非门 如图2所示为CMOS与非门，它由两个P管和两个N构成，P管并联，N管串联。从逻辑功能上，它们实现“与非”功能： 。下面我们讨论与非门电路的驱动能力问题。 图1 CMOS标准反相器 在一个组合逻辑电路中，为了使各种组合门电路之间能够很好地匹配，各个逻辑门的驱动能力都要与标准反相器相当。即在最坏工作条件下，各个逻辑门的驱动能力要与标准反相器的特性相同。 设：标准反相器的导电因子为 βn=βp 与非门的导电因子为 βn1=βn2=βn’ , βp1=βp2=βp’ 与非门的工作情况如下： 当a，b=1，1 时，下拉管的等效导电因子：βeffn=βn’/2 当a，b=0，0时，上拉管的等效导电因子：βeffp=2βp’ 当a，b=1，0或0，1时，上拉管的等效导电因子：βeffp=β’p 综合以上情况，在最坏的工作情况下，即：（1）、（3），应与标准反相器相当，既使： βeffp=βp’=βp βeffn=βn’/2=βn 即要求p管的沟道宽度比n管大1.25倍以上。 图2 CMOS与非门 二、或非门 如图3是或非门电路，其逻辑功能为： 下面分析其工作情况。 (1)当a，b=0，0 时，上拉管的等效导电因子：βeffp=βp’/2 (2)当a，b=1，1时，下拉管的等效导电因子：βeffn=2βn’ (3)当a，b=1，0或0，1时，下拉管的等效导电因子：βeffn=βn’ 综合以上情况，在最坏的工作情况下，即：（1）、（3），应与标准反相器相当，既使： βeffp=βp’/2=βp βeffn=βn’=βn 即： βp’=2βn’ 所以 Wp’/Wn’=2μn/μp≈2*2.5=5 要求在或非门情况下，p管的宽度要比n管宽度大五倍才行。 三、CMOS与或非门 如图4为CMOS与或非门，它实现的逻辑功能为： (1)当a,b,c,d=0,0,0,0 时：βeffp=βp; (2)当a,b,c,d=1,1,1,1时：βeffn=βn’ (3)当a,b,c,d有一个为1时：βeffp=2β/p’3 图3 CMOS或非门 (4)当a,b,c,d=1,1,0,0或a,b,c,d=0,0,1,1时： βeffn=βn’/2 (5)当a,b,c,d=0,1,0,1或1,0,1,0或0,1,1,0或1,0,0,1时：βeffp=βp’/2 综合以上情况，在最坏的工作情况下，即：（4）、（5），应使： βeffp=βp’/2=βp βeffn=βn’/2=βn 则： W’p/W’n=μn/μp≈2.5 四、CMOS传输门 一个MOS管（图5）可以作为一个开关使用，下面我们分析一个NMOS管的开关特性。电路中Cl是其负载电容。 当Vg=0时，T截止，相当于开关断开。 图4 CMOS与或非门 当Vg=1时，T导通，相当于开关合上。 Vi〈Vg-Vt时：输入端处于开启状态，设初始时Vo=0，则Vi刚加上时，输出端也处于开启状态，MOS管导通，沟道电流对负载电容Cl充电，至Vo=Vi 。 Vi≥Vg-Vt时：输入沟道被夹断，设初使Vo〈Vg-Vt，则Vi刚加上时，输出端导通，沟道电流对Cl充电，随着Vo的上升，沟道电流逐渐减小，当Vo=Vg-Vt时，输出端也夹断，MOS管截止，Vo保持Vg-Vt不变。 综上所述： Vg<Vg-Vt时，MOS管无损地传输信号。 Vi≥Vg-Vt时，Vo=Vg-Vt信号传输有损失，为不使Vo有损失需增大Vg 。 图5 MOS管的开关特性 为了解决NMOS管在传输时的信号损失，我们通常采用CMOS传输门（图6）作为开关使用，它是由一个N管和一个P管构成。工作时，NMOS管的衬底接地，PMOS管的衬底接电源，且NMOS管栅压Vgn与PMOS管的栅压Vgp极性相反。 Vgp=1，Vgn=0时：双管截止，相当于开关断开； Vgp=0，Vgn=1时：双管有下列三种工作状态： Vi<Vgn+Vtn N管导通 Vi< Vgp+|Vtp| P管截止 Vi通过n管对Cl充电至：Vo=Vi （2） Vi<Vgn+Vtn N管导通 Vi>Vgp+|Vtp| P管导通 Vi通过双管对Cl充电至：Vo=Vi （3）Vi> Vgp+|Vtp| P管导通 Vi> Vgn+Vtn N管截止 Vi通过P管对Cl充电至：Vo=Vi 通过上述分析，CMOS传输门是较理想的开关，它可将信号无损地传输到输出端。 图6 CMOS传输门的开关特性 五、异或门及同或门 异或门 异或门的逻辑表达式为： 其电路如图所示，图7（a）的逻辑功能很清楚，但它使用了12个管子，而实现同样的逻辑功能我们可以化简成图7（b）的电路。 T1，T2组成一个标准反相器，T3，T4组成CMOS传输门，T5，T6是一个特殊的CMOS反相器。 （1）当B=1时，传输门断开，特殊反相器工作： 当B=0时，特殊反相器不工作，传输门把A送到X：X=A 所以 A B X 1 1 0 0 1 1 1 0 1 0 0 0 图7 同或门电路 同或门 逻辑表达式： A B X 0 0 1 1 0 0 0 1 0 1 1 1 T6、T7总是导通的： A,B=0,0时：T1, T2,T3,T4关， T5通，Vdd通过T7充电，X=1； A,B=1,0 时：T1,T3关，T2,T5通，T5通，T7，T5，T4形成通路，X=0； A,B=0,1时：T1, T3通，T2,T4关，T5通，T7，T5，T3形成通路，X=0； A,B=1, 1时：T1, T2,T3,T4通，T5关，Vdd通过T7充电，X=1。 本章余下的内容： 第三节 可编程逻辑阵列 PLA（The Programmable Logic Array） 第四节 触发器 （Flip—Flop） 1．静态触发器（Static Flip—Flop） 2．动态触发器（Dynamic Flip—Flop） 3．准静态触发器（Semi-Static Flip—Flop） 第五章 存储器 （Memory） 1．只读存储器（ROM）：（EPROM，EEPROM） 2．随机存储器（RAM）：（动态随机存储器DRAM，静态随机存储器SRAM） 第六章 交通灯 以上内容由于在《数子逻辑》课中已详细讨论过，所以本课不作详细介绍了。