第五章 触发器
5.2 主从触发器
5.3 边沿触发器
5.4 集成触发器
5.1 基本触发器
5.1 基本触发器
& &G G
QQ
1 2
R S
Q
SR
Q
一、基本 RS触发器
1,用与非门组成的基本 RS触发器
（ 1） 电路结构,由两个门电路交叉连接而成 。
置 0端 置 1端
低电平
有效
触发器有两个互补的输出端，
（ 2）逻辑功能
& &G G
QQ
1 2
R S
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
Qn+1R S 功能Qn
功能表
0 1
0 1
1
1
0
0
置 00001
1
R称为置 0输入端
低电平有效
& &G G
QQ
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0
1 0
0
0
1
1
置 11101
S称为置 1输入端
低电平有效
& &G G
QQ
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0 置 11101
1 1
1 11
1 0
0 0
1
0
1 1
保持
& &G G
QQ
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0 置 11101
1 1
0 01
1 1
1 011 0
1 1
保持
0 0 不定×
×
0
1
（ 3）波形分析
例 5.1.1 在用与非门组成的基本 RS触发器中，设初始状态为 0，已
知输入 R,S的波形图，画出两输出端的波形图。
R
S
Q
Q
S R
Q
G
21
G
Q
≥1 ≥1
逻辑功能：
1 00
0 1
1
0 Qn+1R S 功能Qn
功能表
0 1 置 11101
1 0 置 00001
1 1 01 ×× 不定
0 0 保持0101
2．用或非门组成的基本 RS触发器
S仍然称为置 1输入端，但为高电平有效。
R仍然称为置 0输入端，也为高电平有效
。
波形分析：
R
S
逻辑符号,Q
Q
SR
由于该触发器的触发信号是高电平
有效, 因此在逻辑符号的输入端处没
有小圆圈 。
Q
Q
高电平
有效
基本触发器的特点总结：
（ 1）有两个互补的输出端，有两个稳定的状态。
（ 2）有复位（ Q=0）、置位（ Q=1）、保持原状态三
种功能。
（ 3） R为复位输入端,S为置位输入端，可以是低电
平有效，也可以是高电平有效，取决于触发器的结
构。
（ 4）由于反馈线的存在，无论是复位还是置位，有
效信号只需要作用很短的一段时间，即, 一触即
发, 。
二,同步 RS触发器
给触发器加一个时钟控制端 CP,只有在 CP端上出现时钟脉冲时,
触发器的状态才能改变 。 这种触发器称为 同步触发器 。
1,同步 RS触发器的电路结构
& &G G
QQ
1 2
& &
R SCP
3
G
4
G
QQ
1S1R C1
CP
2．逻辑功能
当 CP＝ 0时, 控制门 G3,G4关闭, 触发器的状态保持不变 。
当 CP＝ 1时, G3,G4打开, 其输出状态由 R,S端的输入信号决定 。
同步 RS触发器的状态转换分别由 R,S和 CP控制, 其中, R,S控制
状态转换的方向； CP控制状态转换的时刻 。
& &G G
QQ
1 2
& &
R SCP
3
G
4
G
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
10
01
01
1
0 1
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外, 还有几种表示方法：
（ 1） 特性方程
由功能表画出卡诺图得特性方程：
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
nn QRSQ ??? 1
0
1
Q
1011
R
×
S
1
01
0100
0
×
Q
n + 1
1
n
0
? 0?RS （约束条件）
（ 2） 状态转换图
状态转换图表示触发器从一个状态变化到另一个状态或保持原
状不变时, 对输入信号的要求 。
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
S=
1
S=
×
R= ×
S=
S=
R=
0
0
0 1
R=
0
1
0
R=
（ 3） 驱动表
驱动表是用表格的方式表示触发器从一个状态变化到另一
个状态或保持原状态不变时, 对输入信号的要求 。
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
0 0
0 1
1 0
1 1
Qn→ Qn+1
× 0
0 1
1 0
0 ×
R S
RS触发器的驱动表
（ 4） 波形图
已知同步 RS触发器的输入波形, 画出输出波形图 。
S
R
CP
Q
Q
4,同步触发器存在的问题 —— 空翻
由于在 CP=1期间, G3,G4门都是开着的, 都能接收 R,S信号, 所以, 如果在
CP=1期间 R,S发生多次变化, 则触发器的状态也可能发生多次翻转 。
在一个时钟脉冲周期中, 触发器发生多次翻转的现象叫做 空翻 。
& &G G
QQ
1 2
& &
R SCP
3
G
4
G
R
S
CP
Q
有效翻转 空翻
5.2 主从触发器
由两级同步 RS触发器
串联组成。
G1～ G4组成从触发器，
G5～ G8组成主触发器。
CP 与 CP’互补，使两
个触发器工作在两
个不同的时区内。
一,主从 RS触发器
1．电路结构
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
2．工作原理
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
主从触发器的触发翻转分为两个节拍：
（ 1） 当 CP＝ 1时, CP’＝ 0,” 从, 保持 。
” 主, 工作, 接收 R和 S端的输入信号 。
（ 2） 当 CP 时, 即 CP=0,CP’＝ 1。
” 主, 保持, 不再接收 R,S信号；
” 从, 工作, 接收主触发器输出端的状态 。
10
01
01
10
1
0
1
01
10
1
主从触发器的特点：
Q Q
1S
┌
C1
┌
1R
CP
（ 1） 主从触发器的翻转是在 CP由 1变 0时刻 （ CP下
降沿 ） 发生的 。
（ 2） CP一旦变为 0后, 主触发器被封锁, 其状态不
再受 R,S影响, 因此不会有空翻现象 。
主从 RS触发器的符号：
二,主从 JK触发器
主从 RS触发器的缺点：
使用时有约束条件
RS=0
1,电路结构
为此, 将触发器
的两个互补的输出
端信号通过两根反
馈线分别引到输入
端的 G7,G8门, 这
样, 就构成了 JK触
发器 。
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
2．工作原理
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn
CP
1K
┌
Q
┌
1J
Q
C1
11
01
01
10
1
0
1
01
10
1
10
3,JK触发器逻辑功能的几种表示方法
(1） 功能表,（ 2） 特性方程：
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn nnn QKQJQ ??? 1
1101
00
J
00
1 1
1
K
n
0
10
0
Q
Q
n + 1
1 0 1
（ 3）状态转换图
（ 4）驱动表
0 0
0 1
1 0
1 1
Qn→ Qn+1
0 ×
1 ×
× 1
× 0
J K
JK触发器的驱动表
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn
0 1
J=
K=
0
×
J= K=1 ×
K=×
J=
K= 0
×
1J=
例 5.2.1 已知主从 JK触发器 J,K的波形如图所示，画出输
出 Q的波形图（设初始状态为 0）。
在画主从触发器的波形图时, 应注意以下两点：
（ 1） 触发器的触发翻转发生在时钟脉冲的触发沿 （ 这里是下降沿 ）
61
K
CP
J
542 3
Q
（ 2） 判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 。
3．主从 T触发器和 T’触发器
将 JK触发器的 J和 K相连作为 T输入端就构成了 T触发器 。
CP
Q
1J1K
Q
C1
┌ ┌
T
Q
┌
Q
┌
C1 1T
nnn QTQTQ ??? 1
T触发器特性方程：
0 0
0 1
1 0
1 1
T Qn
0
1
1
0
Qn+1 功能
T触发器的功能表
Qn+1= Qn
Qn+1= Qn
当 T触发器的输入端为 T=1时,
称为 T’触发器 。
nn QQ ??1
T’触发器的特性方程：
CP
Q
Q
┌
Q
┌
C1 1T
1CP
EWB演示 —— JK组成的 T触发器
4．主从 JK触发器存在的问题 —— 一次 变化现象
例 5.2.2 已知主从 JK触发器 J,K的波形如图所示, 画出输出 Q的波形
图 （ 设初始状态为 0） 。
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
K
J
CP
Q
01
01
01
1
1
01
10
1
1
010
0
1
1
1
由此看出, 主从 JK触发器在 CP=1期间, 主触发器只变化 （ 翻转 ） 一次,
这种现象称为 一次变化现象 。
5.3 边沿触发器
一, 维持 —阻塞边沿 D触发器
1,D触发器的逻辑功能
D触发器只有一个触发输入端 D,因此, 逻辑关系非常简单；
D触发器的特性方程为,Qn+1=D
0
0
1
1
D
0
1
0
1
Qn
0
0
1
1
Qn+1
输出状态
同 D状态
功能
D触发器的功能表
D触发器的状态转换图：
0 0
0 1
1 0
1 1
Qn→ Qn+1
0
1
0
1
D
D触发器的驱动表
0
0
1
1
D
0
1
0
1
Qn
0
0
1
1
Qn+1
输出状
态同 D
状态
功能
D触发器的
功能表
0D= 0 1
D= 0
D= 1
D= 1
2．维持 — 阻塞边沿 D触发器的结构及工作原理
（ 1） 同步 D触发器：
该电路满足 D触发器
的逻辑功能, 但有
同步触发器的 空翻现象 。
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
设,D=1
0
1
10
01
10
1该触发器为上升沿触发 。
（ 2）维持 — 阻塞边沿 D触发器
为了克服空翻，在
原电路的基础上引入
三根反馈线。
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
L 2
01
10
01
10
1① 置 1。
设,D=1
0
1
1 0
0
L1称为置 1维持线 。
L2称为置 0阻塞线 。
1
3L
0
（ 2）维持 — 阻塞边沿 D触发器
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
L 2
10
01
10
01
② 置 0。
设,D=0
1 1
1
L3称为置 0维持线 。
0
1
可见, 引入了维持线和阻
塞线后, 将触发器的触发
翻转控制在 CP上跳沿到
来的一瞬间, 并接收 CP
上跳沿到来前一瞬间的 D
信号 。
例 5.3.1 已知维持 — 阻塞 D触发器的输入波形，
画出输出波形图。
解,在波形图时, 应注意以下两点：
（ 1） 触发器的触发翻转发生在 CP的上升沿 。
（ 2） 判断触发器次态的依据是 CP上升沿前一瞬间输入端 D的状态 。
2 41 3 5
CP
D
Q
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
3L L 2
S
D
R
D
（ 3）触发器的直接置 0和置 1端 RD—— 直接置 0端, 低电平有效；
SD—— 直接置 1端；低电平有效 。
RD和 SD不受 CP和 D信号的
影响, 具有最高的优先级 。
RD SD Qn+1
0 0 不定
0 1 0
1 0 1
1 1 弃权
R
D
C1
S
∧
Q
S
R
Q
D
1D
二,CMOS主从结构的边沿触发器
1,电路结构,由 CMOS逻辑门和 CMOS传输门组成
由于引入了 传输门, 该电路虽为主从结构, 却没有一次变化问题,
具有边沿触发器的特性 。
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
2．工作原理
触发器的触发翻转分为两个节拍：
（ 1） 当 CP变为 1时, TG1开通, TG2关闭 。 主触发器接收 D信号 。
同时, TG3关闭, TG4开通, 从触发器保持原状态不变 。
（ 2） 当 CP由 1变为 0时, TG1关闭, TG2开通, 主触发器自保持 。
同时, TG3开通, TG4关闭, 从触发器接收主触发器的状态 。
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
设,D=1（ 原状态 Q=0）
0
1 11
0
1
10 1
0
3,带有 RD端和 SD端的
CMOS触发器
TG 1 TG 3
TG 4
1
G
2
G
4
G
CP
CP
CP
CP
CP
CP
'
'
≥1
D
Q
Q Q
Q
G
3
TG
CP
2
CP
≥1
≥1
≥1
S
D
R
D
C1
1D
Q Q
∧R S
SDRD
RD SD Qn+1
0 0 弃权
0 1 1
1 0 0
1 1 不定
5.4 集成触发器
一, 集成触发器举例
1,TTL主从 JK触发器 74LS72
特点,（ 1）有 3个 J端和 3个 K端，它们之间是与逻辑关系。
（ 2）带有直接置 0端 RD和直接置 1端 SD,都为低电平有效，不用时应接高电平。
（ 3）为主从型结构,CP下跳沿触发。
Q Q
1J1K
C1 SR & &
┌┌
2 1
CP
D
KR J
1
JK
3
S
2 3
JKD
41 2 3 5 6 7
891011121314
NC R D J
1
J
2
J
3 Q
GND
QK 1K 2K 3CPDSV c c
7 4 L S 7 2
2,高速 CMOS边沿 D触发器 74HC74
特点,（ 1）单输入端的双 D触发器。
（ 2） 它们都带有直接置 0端 RD和直接置 1端 SD,为低电平有效 。
（ 3） 为 CMOS边沿 触发器, CP上升沿触发 。
2S 2DD 2C P D2R 1S 1DD 1C P D1R
C1
∧1DS R
2Q 1Q2Q 1Q
41 2 3 5 6 7
891011121314
1 GND
V c c
74 H C 7 4
R D 1D 1C P
D1S 1Q 1Q
2Q2Q2S D2C P2DD2R
二、触发器功能的转换
1.用 JK触发器转换成其他功能的触发器
（ 1） JK→ D
分别写出 JK触发器和 D触发器的特性方程
比较得：
画出逻辑图：
nnn QKQJQ ??? 1
DQ n ??1 )( nn QQD ?? nn DQQD ??
DJ ?
DK ?
1J1K C1
┌ ┌
CP D
QQ
1
（ 2） JK→ T（ T’）
写出 JK触发器和 T触发器的特性方程：
比较得,J=T,K=T。 令 T=1,即可得 T’触发器 。
nnn QTQTQ ??? 1
nnn QKQJQ ??? 1
┌
1JC11K
┌
CP T
QQ
C1
┌
1K
CP
┌
1J
1
QQ
2．用 D触发器转换成其他功能的触发器
（ 1） D→ JK
比较得：
画出逻辑图 。
nnn QKQJQ ??? 1
DQ n ??1
nn QKQJD ??
C1
1D
∧
≥1
& &
1
CP
Q Q
J K
写出 D触发器和 JK触发
器的特性方程：
（ 2） D→ T （ 3） D→ T’
1D
C1
∧
=1
CP
Q Q
T
C1
∧1D
CP
Q Q
三、触发器应用举例
例 5.4.1 设计一个 3人抢答电路 。 3人 A,B,C各控制一个按键开关
KA,KB,KC和一个发光二极管 DA,DB,DC。 谁先按下开关, 谁的
发光二极管亮, 同时使其他人的抢答信号无效 。
&
A
V
OA
G
&
V
V
OB
C
G
G
&
B
OC
C
A
R
B
+ V c c
R
R
A+5 V
B
33 0 Ω
K
33 0 Ω
C
D
A
C
B
D
K
D
33 0 Ω
K
利用触发器的“记忆”作用，使抢答电路工作更可靠、稳
定。
R
K
R
Q
R
Q
R
Q
+ V c c
D
A
D
B
D
C
33 0 Ω
33 0 Ω
33 0 Ω
G
A
G
B
G
C
OA
OB
OC
&
&
&
K
A
RS
K
B
RS
K
C
RS
R
R
R
+5 V
B
C
A
FF
A
FF
B
FF
C
V
V
V
Q
Q
Q
本章小结
1,触发器有两个基本性质,（ 1） 在一定条件下, 触发器可维持在两种稳
定状态 （ 0或 1状态 ） 之一而保持不变； （ 2） 在一定的外加信号作用下,
触发器可从一个稳定状态转变到另一个稳定状态 。
2,描写触发器逻辑功能的方法主要有特性表, 特性方程, 驱动表, 状态
转换图和波形图 (又称时序图 )等 。
3,按照结构不同, 触发器可分为：
(1) 基本 RS触发器, 为电平触发方式 。
(2) 同步触发器, 为脉冲触发方式 。
(3) 主从触发器, 为脉冲触发方式 。
(4) 边沿触发器, 为边沿触发方式 。
4,根据逻辑功能的不同, 触发器可分为：
(1) RS触发器 (2) JK触发器
(3) D触发器 (4) T触发器 （ T’触发器 ）
5,同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触
发器可以用不同的电路结构来实现 。
6,利用特性方程可实现不同功能触发器间逻辑功能的相互转换 。
5.6 设主从 JK触发器的初始状态为 0,CP,J,K信号如图
题 5.6所示，试画出触发器 Q端的波形。
5.7 设维持 — 阻塞 D触发器的初始状态为 0,CP,D信号如图
题 5.7所示, 试画出触发器 Q端的波形 。
J
CP
K
CP
D
5.8 电路如图所示，设各触发器的初态为 0，画出
在 CP脉冲作用下 Q端的波形。
1J
C1
∧
1K
C1
1D
∧
1
∧
1D
C1
1 1
∧
C1
1K 1J
1
CP CP
CP
∧
1J
C1
1K
CP
1
Q Q Q
Q Q
Q
Q
Q
QQ
CP
(a ) (b) (c ) (d)
(e )
∧
1J
C1
1K
CP
Q
Q
(f)
CP
5.12 电路如图所示，已知 CP和 X的波形，试画出
Q0和 Q1的波形。设触发器的初始状态均为 0。
1J
1K
C1
1J
1K
C1
1
Q
0
Q
CP
=1
1
1
X
∧ ∧
CP
X
5.13 电路如图所示，已知 CP,RD和 D的波形，试画
出 Q0和 Q1的波形。设触发器的初始状态均为 1。
C1
1K
1J
∧
S
R
1D
C1 ∧
S
R
1
Q
0
Q
1
CP
R D
S D
D
=1
R
D
D
CP
5.2 主从触发器
5.3 边沿触发器
5.4 集成触发器
5.1 基本触发器
5.1 基本触发器
& &G G
1 2
R S
Q
SR
Q
一、基本 RS触发器
1,用与非门组成的基本 RS触发器
（ 1） 电路结构,由两个门电路交叉连接而成 。
置 0端 置 1端
低电平
有效
触发器有两个互补的输出端，
（ 2）逻辑功能
& &G G
1 2
R S
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
Qn+1R S 功能Qn
功能表
0 1
0 1
1
1
0
0
置 00001
1
R称为置 0输入端
低电平有效
& &G G
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0
1 0
0
0
1
1
置 11101
S称为置 1输入端
低电平有效
& &G G
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0 置 11101
1 1
1 11
1 0
0 0
1
0
1 1
保持
& &G G
1 2
R S
Qn+1R S 功能Qn
功能表
0 1 置 00001
触发器有两个互补的输出端，
（ 2）逻辑功能
当 Q=1,=0时，称为触发器的 1状态。Q
当 =1,Q=0时，称为触发器的 0状态。Q
1 0 置 11101
1 1
0 01
1 1
1 011 0
1 1
保持
0 0 不定×
×
0
1
（ 3）波形分析
例 5.1.1 在用与非门组成的基本 RS触发器中，设初始状态为 0，已
知输入 R,S的波形图，画出两输出端的波形图。
R
S
Q
Q
S R
Q
G
21
G
Q
≥1 ≥1
逻辑功能：
1 00
0 1
1
0 Qn+1R S 功能Qn
功能表
0 1 置 11101
1 0 置 00001
1 1 01 ×× 不定
0 0 保持0101
2．用或非门组成的基本 RS触发器
S仍然称为置 1输入端，但为高电平有效。
R仍然称为置 0输入端，也为高电平有效
。
波形分析：
R
S
逻辑符号,Q
Q
SR
由于该触发器的触发信号是高电平
有效, 因此在逻辑符号的输入端处没
有小圆圈 。
Q
Q
高电平
有效
基本触发器的特点总结：
（ 1）有两个互补的输出端，有两个稳定的状态。
（ 2）有复位（ Q=0）、置位（ Q=1）、保持原状态三
种功能。
（ 3） R为复位输入端,S为置位输入端，可以是低电
平有效，也可以是高电平有效，取决于触发器的结
构。
（ 4）由于反馈线的存在，无论是复位还是置位，有
效信号只需要作用很短的一段时间，即, 一触即
发, 。
二,同步 RS触发器
给触发器加一个时钟控制端 CP,只有在 CP端上出现时钟脉冲时,
触发器的状态才能改变 。 这种触发器称为 同步触发器 。
1,同步 RS触发器的电路结构
& &G G
1 2
& &
R SCP
3
G
4
G
1S1R C1
CP
2．逻辑功能
当 CP＝ 0时, 控制门 G3,G4关闭, 触发器的状态保持不变 。
当 CP＝ 1时, G3,G4打开, 其输出状态由 R,S端的输入信号决定 。
同步 RS触发器的状态转换分别由 R,S和 CP控制, 其中, R,S控制
状态转换的方向； CP控制状态转换的时刻 。
& &G G
1 2
& &
R SCP
3
G
4
G
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
10
01
01
1
0 1
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外, 还有几种表示方法：
（ 1） 特性方程
由功能表画出卡诺图得特性方程：
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
nn QRSQ ??? 1
0
1
Q
1011
R
×
S
1
01
0100
0
×
Q
n + 1
1
n
0
? 0?RS （约束条件）
（ 2） 状态转换图
状态转换图表示触发器从一个状态变化到另一个状态或保持原
状不变时, 对输入信号的要求 。
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
S=
1
S=
×
R= ×
S=
S=
R=
0
0
0 1
R=
0
1
0
R=
（ 3） 驱动表
驱动表是用表格的方式表示触发器从一个状态变化到另一
个状态或保持原状态不变时, 对输入信号的要求 。
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
0 0
0 1
1 0
1 1
Qn→ Qn+1
× 0
0 1
1 0
0 ×
R S
RS触发器的驱动表
（ 4） 波形图
已知同步 RS触发器的输入波形, 画出输出波形图 。
S
R
CP
Q
Q
4,同步触发器存在的问题 —— 空翻
由于在 CP=1期间, G3,G4门都是开着的, 都能接收 R,S信号, 所以, 如果在
CP=1期间 R,S发生多次变化, 则触发器的状态也可能发生多次翻转 。
在一个时钟脉冲周期中, 触发器发生多次翻转的现象叫做 空翻 。
& &G G
1 2
& &
R SCP
3
G
4
G
R
S
CP
Q
有效翻转 空翻
5.2 主从触发器
由两级同步 RS触发器
串联组成。
G1～ G4组成从触发器，
G5～ G8组成主触发器。
CP 与 CP’互补，使两
个触发器工作在两
个不同的时区内。
一,主从 RS触发器
1．电路结构
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
2．工作原理
Qn+1R S 功能Qn
功能表
0 1
0 1
输出状态
同 S状态
1
1
0
1
1 0
1 0
输出状态
同 S状态
0
0
0
1
1 1
1 1
0
1
×
× 不定
0 0
0 0 保持
0
1
0
1
主从触发器的触发翻转分为两个节拍：
（ 1） 当 CP＝ 1时, CP’＝ 0,” 从, 保持 。
” 主, 工作, 接收 R和 S端的输入信号 。
（ 2） 当 CP 时, 即 CP=0,CP’＝ 1。
” 主, 保持, 不再接收 R,S信号；
” 从, 工作, 接收主触发器输出端的状态 。
10
01
01
10
1
0
1
01
10
1
主从触发器的特点：
Q Q
1S
┌
C1
┌
1R
CP
（ 1） 主从触发器的翻转是在 CP由 1变 0时刻 （ CP下
降沿 ） 发生的 。
（ 2） CP一旦变为 0后, 主触发器被封锁, 其状态不
再受 R,S影响, 因此不会有空翻现象 。
主从 RS触发器的符号：
二,主从 JK触发器
主从 RS触发器的缺点：
使用时有约束条件
RS=0
1,电路结构
为此, 将触发器
的两个互补的输出
端信号通过两根反
馈线分别引到输入
端的 G7,G8门, 这
样, 就构成了 JK触
发器 。
& G
'
CP
器
G &
&
G
6
G
'
9
G
1
&
&
&
2
'
触
触
G &
器
主
G
发
发
4
G
3
Q
CP
Q
R
Q
从
&
S
8
Q
5
7
G
1
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
2．工作原理
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn
CP
1K
┌
Q
┌
1J
Q
C1
11
01
01
10
1
0
1
01
10
1
10
3,JK触发器逻辑功能的几种表示方法
(1） 功能表,（ 2） 特性方程：
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn nnn QKQJQ ??? 1
1101
00
J
00
1 1
1
K
n
0
10
0
Q
Q
n + 1
1 0 1
（ 3）状态转换图
（ 4）驱动表
0 0
0 1
1 0
1 1
Qn→ Qn+1
0 ×
1 ×
× 1
× 0
J K
JK触发器的驱动表
Qn+1J K 功能Qn
JK触发器
功能表
0 1
0 1
输出状态
同 J状态
0
0
0
1
1 0
1 0
输出状态
同 J状态
1
1
0
1
1 1
1 1
0
1
1
0
0 0
0 0 保持
0
1
0
1
Qn=Qn
0 1
J=
K=
0
×
J= K=1 ×
K=×
J=
K= 0
×
1J=
例 5.2.1 已知主从 JK触发器 J,K的波形如图所示，画出输
出 Q的波形图（设初始状态为 0）。
在画主从触发器的波形图时, 应注意以下两点：
（ 1） 触发器的触发翻转发生在时钟脉冲的触发沿 （ 这里是下降沿 ）
61
K
CP
J
542 3
Q
（ 2） 判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 。
3．主从 T触发器和 T’触发器
将 JK触发器的 J和 K相连作为 T输入端就构成了 T触发器 。
CP
Q
1J1K
Q
C1
┌ ┌
T
Q
┌
Q
┌
C1 1T
nnn QTQTQ ??? 1
T触发器特性方程：
0 0
0 1
1 0
1 1
T Qn
0
1
1
0
Qn+1 功能
T触发器的功能表
Qn+1= Qn
Qn+1= Qn
当 T触发器的输入端为 T=1时,
称为 T’触发器 。
nn QQ ??1
T’触发器的特性方程：
CP
Q
Q
┌
Q
┌
C1 1T
1CP
EWB演示 —— JK组成的 T触发器
4．主从 JK触发器存在的问题 —— 一次 变化现象
例 5.2.2 已知主从 JK触发器 J,K的波形如图所示, 画出输出 Q的波形
图 （ 设初始状态为 0） 。
器
Q
9
发
触
& &
主
Q
2
G
3
从
G
触
Q
1
'
G
器
Q
发
'
1
G
GG
&
G
5
&
4
&
&
6
G
CP
8
G&
7
K
&
J
K
J
CP
Q
01
01
01
1
1
01
10
1
1
010
0
1
1
1
由此看出, 主从 JK触发器在 CP=1期间, 主触发器只变化 （ 翻转 ） 一次,
这种现象称为 一次变化现象 。
5.3 边沿触发器
一, 维持 —阻塞边沿 D触发器
1,D触发器的逻辑功能
D触发器只有一个触发输入端 D,因此, 逻辑关系非常简单；
D触发器的特性方程为,Qn+1=D
0
0
1
1
D
0
1
0
1
Qn
0
0
1
1
Qn+1
输出状态
同 D状态
功能
D触发器的功能表
D触发器的状态转换图：
0 0
0 1
1 0
1 1
Qn→ Qn+1
0
1
0
1
D
D触发器的驱动表
0
0
1
1
D
0
1
0
1
Qn
0
0
1
1
Qn+1
输出状
态同 D
状态
功能
D触发器的
功能表
0D= 0 1
D= 0
D= 1
D= 1
2．维持 — 阻塞边沿 D触发器的结构及工作原理
（ 1） 同步 D触发器：
该电路满足 D触发器
的逻辑功能, 但有
同步触发器的 空翻现象 。
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
设,D=1
0
1
10
01
10
1该触发器为上升沿触发 。
（ 2）维持 — 阻塞边沿 D触发器
为了克服空翻，在
原电路的基础上引入
三根反馈线。
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
L 2
01
10
01
10
1① 置 1。
设,D=1
0
1
1 0
0
L1称为置 1维持线 。
L2称为置 0阻塞线 。
1
3L
0
（ 2）维持 — 阻塞边沿 D触发器
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
L 2
10
01
10
01
② 置 0。
设,D=0
1 1
1
L3称为置 0维持线 。
0
1
可见, 引入了维持线和阻
塞线后, 将触发器的触发
翻转控制在 CP上跳沿到
来的一瞬间, 并接收 CP
上跳沿到来前一瞬间的 D
信号 。
例 5.3.1 已知维持 — 阻塞 D触发器的输入波形，
画出输出波形图。
解,在波形图时, 应注意以下两点：
（ 1） 触发器的触发翻转发生在 CP的上升沿 。
（ 2） 判断触发器次态的依据是 CP上升沿前一瞬间输入端 D的状态 。
2 41 3 5
CP
D
Q
&
G
Q
5
4
Q
Q
D
G
3
4
Q
&
G
65
Q
6
Q
1 2
&&
&
3
G
&
CP
G
G
L1
3L L 2
S
D
R
D
（ 3）触发器的直接置 0和置 1端 RD—— 直接置 0端, 低电平有效；
SD—— 直接置 1端；低电平有效 。
RD和 SD不受 CP和 D信号的
影响, 具有最高的优先级 。
RD SD Qn+1
0 0 不定
0 1 0
1 0 1
1 1 弃权
R
D
C1
S
∧
Q
S
R
Q
D
1D
二,CMOS主从结构的边沿触发器
1,电路结构,由 CMOS逻辑门和 CMOS传输门组成
由于引入了 传输门, 该电路虽为主从结构, 却没有一次变化问题,
具有边沿触发器的特性 。
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
2．工作原理
触发器的触发翻转分为两个节拍：
（ 1） 当 CP变为 1时, TG1开通, TG2关闭 。 主触发器接收 D信号 。
同时, TG3关闭, TG4开通, 从触发器保持原状态不变 。
（ 2） 当 CP由 1变为 0时, TG1关闭, TG2开通, 主触发器自保持 。
同时, TG3开通, TG4关闭, 从触发器接收主触发器的状态 。
TG 1
TG 2
TG 3
TG 4
1
G
2
G
3
G
4
G
CP
CP
CP
CP
CP
CP
CP
CP
'
'
主触发器 从触发器
1 1 1 1
D
Q
Q Q
Q
设,D=1（ 原状态 Q=0）
0
1 11
0
1
10 1
0
3,带有 RD端和 SD端的
CMOS触发器
TG 1 TG 3
TG 4
1
G
2
G
4
G
CP
CP
CP
CP
CP
CP
'
'
≥1
D
Q
Q Q
Q
G
3
TG
CP
2
CP
≥1
≥1
≥1
S
D
R
D
C1
1D
Q Q
∧R S
SDRD
RD SD Qn+1
0 0 弃权
0 1 1
1 0 0
1 1 不定
5.4 集成触发器
一, 集成触发器举例
1,TTL主从 JK触发器 74LS72
特点,（ 1）有 3个 J端和 3个 K端，它们之间是与逻辑关系。
（ 2）带有直接置 0端 RD和直接置 1端 SD,都为低电平有效，不用时应接高电平。
（ 3）为主从型结构,CP下跳沿触发。
Q Q
1J1K
C1 SR & &
┌┌
2 1
CP
D
KR J
1
JK
3
S
2 3
JKD
41 2 3 5 6 7
891011121314
NC R D J
1
J
2
J
3 Q
GND
QK 1K 2K 3CPDSV c c
7 4 L S 7 2
2,高速 CMOS边沿 D触发器 74HC74
特点,（ 1）单输入端的双 D触发器。
（ 2） 它们都带有直接置 0端 RD和直接置 1端 SD,为低电平有效 。
（ 3） 为 CMOS边沿 触发器, CP上升沿触发 。
2S 2DD 2C P D2R 1S 1DD 1C P D1R
C1
∧1DS R
2Q 1Q2Q 1Q
41 2 3 5 6 7
891011121314
1 GND
V c c
74 H C 7 4
R D 1D 1C P
D1S 1Q 1Q
2Q2Q2S D2C P2DD2R
二、触发器功能的转换
1.用 JK触发器转换成其他功能的触发器
（ 1） JK→ D
分别写出 JK触发器和 D触发器的特性方程
比较得：
画出逻辑图：
nnn QKQJQ ??? 1
DQ n ??1 )( nn QQD ?? nn DQQD ??
DJ ?
DK ?
1J1K C1
┌ ┌
CP D
1
（ 2） JK→ T（ T’）
写出 JK触发器和 T触发器的特性方程：
比较得,J=T,K=T。 令 T=1,即可得 T’触发器 。
nnn QTQTQ ??? 1
nnn QKQJQ ??? 1
┌
1JC11K
┌
CP T
C1
┌
1K
CP
┌
1J
1
2．用 D触发器转换成其他功能的触发器
（ 1） D→ JK
比较得：
画出逻辑图 。
nnn QKQJQ ??? 1
DQ n ??1
nn QKQJD ??
C1
1D
∧
≥1
& &
1
CP
Q Q
J K
写出 D触发器和 JK触发
器的特性方程：
（ 2） D→ T （ 3） D→ T’
1D
C1
∧
=1
CP
Q Q
T
C1
∧1D
CP
Q Q
三、触发器应用举例
例 5.4.1 设计一个 3人抢答电路 。 3人 A,B,C各控制一个按键开关
KA,KB,KC和一个发光二极管 DA,DB,DC。 谁先按下开关, 谁的
发光二极管亮, 同时使其他人的抢答信号无效 。
&
A
V
OA
G
&
V
V
OB
C
G
G
&
B
OC
C
A
R
B
+ V c c
R
R
A+5 V
B
33 0 Ω
K
33 0 Ω
C
D
A
C
B
D
K
D
33 0 Ω
K
利用触发器的“记忆”作用，使抢答电路工作更可靠、稳
定。
R
K
R
Q
R
Q
R
Q
+ V c c
D
A
D
B
D
C
33 0 Ω
33 0 Ω
33 0 Ω
G
A
G
B
G
C
OA
OB
OC
&
&
&
K
A
RS
K
B
RS
K
C
RS
R
R
R
+5 V
B
C
A
FF
A
FF
B
FF
C
V
V
V
Q
Q
Q
本章小结
1,触发器有两个基本性质,（ 1） 在一定条件下, 触发器可维持在两种稳
定状态 （ 0或 1状态 ） 之一而保持不变； （ 2） 在一定的外加信号作用下,
触发器可从一个稳定状态转变到另一个稳定状态 。
2,描写触发器逻辑功能的方法主要有特性表, 特性方程, 驱动表, 状态
转换图和波形图 (又称时序图 )等 。
3,按照结构不同, 触发器可分为：
(1) 基本 RS触发器, 为电平触发方式 。
(2) 同步触发器, 为脉冲触发方式 。
(3) 主从触发器, 为脉冲触发方式 。
(4) 边沿触发器, 为边沿触发方式 。
4,根据逻辑功能的不同, 触发器可分为：
(1) RS触发器 (2) JK触发器
(3) D触发器 (4) T触发器 （ T’触发器 ）
5,同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触
发器可以用不同的电路结构来实现 。
6,利用特性方程可实现不同功能触发器间逻辑功能的相互转换 。
5.6 设主从 JK触发器的初始状态为 0,CP,J,K信号如图
题 5.6所示，试画出触发器 Q端的波形。
5.7 设维持 — 阻塞 D触发器的初始状态为 0,CP,D信号如图
题 5.7所示, 试画出触发器 Q端的波形 。
J
CP
K
CP
D
5.8 电路如图所示，设各触发器的初态为 0，画出
在 CP脉冲作用下 Q端的波形。
1J
C1
∧
1K
C1
1D
∧
1
∧
1D
C1
1 1
∧
C1
1K 1J
1
CP CP
CP
∧
1J
C1
1K
CP
1
Q Q Q
Q Q
Q
Q
Q
CP
(a ) (b) (c ) (d)
(e )
∧
1J
C1
1K
CP
Q
Q
(f)
CP
5.12 电路如图所示，已知 CP和 X的波形，试画出
Q0和 Q1的波形。设触发器的初始状态均为 0。
1J
1K
C1
1J
1K
C1
1
Q
0
Q
CP
=1
1
1
X
∧ ∧
CP
X
5.13 电路如图所示，已知 CP,RD和 D的波形，试画
出 Q0和 Q1的波形。设触发器的初始状态均为 1。
C1
1K
1J
∧
S
R
1D
C1 ∧
S
R
1
Q
0
Q
1
CP
R D
S D
D
=1
R
D
D
CP
