第四章 组合逻辑模块及其应用
4.2 译码器
4.3 数据选择器
4.4 数值比较器
4.5 加法器
4.1 编码器
4.1 编码器
一,编码器的基本概念及工作原理
编码 ——将某一特定的逻辑信号变换为
二进制代码 。
能够实现编码功能的
逻辑部件称为编码器。
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
A B C D
4
1k Ω ×10
3
CC
1
2
V
0
（ 2）由真值表写出各输出的逻辑表达式为：
98 SSA ??
7654 SSSSB ????
解,（ 1）列出真值表：
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS ??
7654 SSSS ????
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
76327632 SSSSSSSSC ???????? 97539753 SSSSSSSSSSD ?????????? 11
98 SSA ?
7654 SSSSB ?
7632 SSSSC ? 9753 SSSSSD 1?
重新整理得：
（ 3）由表达式
画出逻辑图：
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1k Ω ×1 0
3
CC
1
2
V
0
&
A
B
&
C
&
D
&
0
1 10 0
EWB举例 -编码器
（ 4）增加 控制使能标志 GS,
S
S
S
S
S
S
S
S
S
S
6
V
&
C
GS
CC
&
7
1
0
&
A
&
3
5
1k Ω ×10
D
4
9
B
&
8
≥1
2
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
0SDCBAGS ?????
二,二进制编码器
3位二进制编码器,8个输入端, 3个输出端, 常称为 8线 —
3线编码器 。
输 出输 入
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7
3位二进制编码器真值表
由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
765 IIIIA 42 ? 76321
IIIIA ?
75310 IIIIA ?
A
&
1
&&
A
0
A
2
1
6
II
1
I
2
1
4
1
I I
1
II
1
I
1 1
3
1
057
三．优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能
输出端 (高电平有效 ), GS为优先编码工作标志 (低电平有效 )。
输 入 输 出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 × × × × × × × ×
0 1 1 1 1 1 1 1 1
0 × × × × × × × 0
0 × × × × × × 0 1
0 × × × × × 0 1 1
0 × × × × 0 1 1 1
0 × × × 0 1 1 1 1
0 × × 0 1 1 1 1 1
0 × 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 0 0 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
1015 9
1
11
3
1213
6
1416
EO
74148
GND
8
V c c
7
（b ）
52 4
I5 II 7I 64 EI 1A A2
0AI1I 23 I 0IGS
四, 编码器的应用
1,编码器的扩展
用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编
码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 7 4 1 4 8 ( 2 )
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
7 4 1 4 8 ( 1 )
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
EO
EI
0
0
&
YY
2
&
&
Y
GS
Y
3
&
1
2．组成 8421BCD 编码器
7
2
I
0
I
1
A
6
I
5
I
4
II
3
I
0
I
7 4 1 4 8
A
EI EO
GS
2 1
A
I I
457
I
16 2
III
03
II
11
I
9 8
I
Y
0
Y
1
Y
2
Y
3
&
&
G G G
G
1 2 3
4
4.2 译码器
一, 译码器的基本概念及工作原理
译码器 —— 将输入代码转换成特定的输出信号
例,2线 — 4线译码器
输 出输 入
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
Y0 Y1 Y2 Y3 EI A B
2线 — 4线译码器真值表
写出各输出函数表达式：
画出逻辑电路图：
BAEIY ?0
BAEIY ?1
BAEIY ?2 ABEIY ?3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
EWB举例 -译码器
二, 集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
输 入 输 出
G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
× 1 ×
× × 1
0 × ×
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
× × ×
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
输 出输 入
0 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0
4线 -10线译码器 7442真值表
三、译码器的应用
1,译码器的扩展
用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74 138 (2 )
0
A
1
A
2
A
1
G
2A
G
2B
G
74 138 (1 )
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路
例 4.2.1 试用译码器和门电路实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
????? 7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
用一片 74138加一个与非门
就可实现该逻辑函数 。
1
G
0
A
74 13 8
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
EWB举例 -译码器组成函数发生器
例 4.2.2 已知某组合逻辑
电路的真值表，试用译码
器和门电路设计该逻辑电
路。
解,写出各输出的最小
项表达式, 再转换成
与非 — 与非形式,
A B CCBACBACBAL ???? 7421 mmmmmmmm ???????? 7421
CABCBABCAF ??? 65 mmmmmm ?????? 3653
CABCBACBACBAG ???? 642 mmmmmmmm ???????? 06420
输 出输 入
0 0 1
1 0 0
1 0 1
0 1 0
1 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
L F GA B C
真值表
用一片 74138加三个与非门
就可实现该组合逻辑电路 。
可见, 用译码器实现多输出
逻辑函数时, 优点更明显 。
65 mmmF ??? 3
7421 mmmmL ????
642 mmmmG ???? 0
与非 — 与非形式,
3 1
21
Y
G
YY
74 13 8
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
3．构成数据分配器
数据分配器 —— 将一路输入数据根据地址选择码分配给多
路数据输出中的某一路输出 。
D
n 位地址选择信号
0
D
1
D
2
D
?
n - 1
数数
据据
输输
出入
用译码器设计一个,1线 -8线”数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
7 4 1 8 3
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
输
据
入
数
输
据
出
数
地址选择信号
四、数字显示译码器
数字显示器分类：
按显示方式分, 有字型重叠式, 点阵式, 分段式等 。
按发光物质分, 有发光二极管 (LED)式, 荧光式, 液晶显示等 。
1,七段式 LED显示器
f
a
b
c
d
e
g
DP
C
O
Md c DPe
f C
O
M
bag
LED显示器有两种结构：
2．七段显示译码器 7448
7448是一种与 共阴极 数字
显示器配合使用的集成译
码器 。
C O M
a b c d e f g DP
共阳极,共阴极：
C O M
a b c d e f g DP
b c da gfe
A 3 A
2
A 1 A 0
7448
LT
R B I
B I/ R B O
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
0 0 0 1 1 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 1
1 0 0 1 0 1 0
0 0 0 1 1 1 1
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
1 1 1 1 1 1 1
a b c d e f g
输 出
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
BI/RBO
输入 /输出
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
灭灯
灭零
试灯
功能
（输入）
1 1
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
× ×
1 0
0 ×
LT RBI
显示
字形
输 入
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
× × × ×
0 0 0 0
× × × ×
A3 A2 A1 A0
七段显示译码器 7448的功能表
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时, 对输入为十进制数 l～ 15的
二进制码 （ 0001～ 1111） 进行译码, 产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时, 只有当 RBI =1时,
才产生 0的七段显示码,如果此时输入 RBI =0, 则译码器的 a～ g输出
全 0,使显示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时, 无论输入怎样, a～ g输出全 1,数码管七段全
亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端, 也可以作输出端 。
作输入使用时, 如果 BI=0时, 不管其他输入端为何值, a～ g均输出 0，
显示器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时, 受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000时,
RBO=0,用以指示该片正处于灭零状态 。 所以, RBO 又称为灭零输
出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显
示时的“无效 0消隐”功能。
0
A
R B O
21
1
A A2 A
R B O
A A
R B I
2 0 3
A
R B O
13 1
a ?g
AA
1
A
2
A A
R B O
3 A AA
R B I
2 0 2 0
a ?g
1
R B I
3 13
a ?g
A
a ?g
A AA A
R B I
A
R B I
1
A
a ?g
0
a ?g
R B O R B I
03
R B O
A A
0 0
4.3 数据选择器
一,数据选择器的基本概念及工作原理
数据选择器 —— 根据地址选择码从多路输入数据中选择一
路, 送到输出 。
2 - 1
n 位地址选择信号
D
D
1
D
0
Y
出n
输
据 据
?
入
输
数 数
例,四选一数据选择器
根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY ????? )( 30110001 2011
0× × × ×× ×1
0
1
× × × 0
× × × 10 0
0
1
× 0 × ×
× 1 × ×1 0
0
1
× × 0 ×
× × 1 ×0 1
0
G
1 1
A1 A0
输 出输 入
0
1
0 × × ×
1 × × ×
YD3 D2 D1 D0
四选一数据选择器的真值表
由逻辑表达式画出逻辑图：
Y
≥1
&
1
1A
2
D
D
A
1
1
1
0
1
G
0
D
1
3
D
GDAADAADAADAAY ????? )( 30110001 2011
二、集成数据选择器
集成数据选择器 74151
（ 8选 1数据选择器 ）
2
D
AD
4
D
GYD
10
D
6
74151
12
5 7V c c
Y
0
82 3 4 6
GND
013
A
5
1
14
D
911
D
2
1516
A
13
71
D
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
Y Y
地 址 选 择使 能
输 出输 入
1
0
0
0
0
0
0
0
0
G
0 1
D0 D0
D1 D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D6
D7 D7
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
集成数据选择器 74151的真值表
三、数据选择器的应用
1,数据选择器的通道扩展
用两片 74151组成, 16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
7 4 1 5 1 (2 )
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
7 4 1 5 1 (1 )
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,
可直接用数据选择器来实现逻辑函数 。
例 4.3.1用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
解,将逻辑函数转换成最小
项表达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D
34
74 151
G
7
DD D D
16 2
D
Y
1 D
D 0
2 A 5
A
0
A B C
L
0
1
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 4.3.2试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端, C加到适当的数据输入端 。
作出逻辑函数 L的真值表, 根据真值表画出连线图 。
CABCABL ???
真值表 A
3
DD
12
D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
A B C L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
1
0
1
1
4.4 数值比较器
一,数值比较器的基本概念及工作原理
数值比较器 ——比较两个位数相同的二进制数的大小
由真值表写出逻辑表达式：
由表达式画出逻辑图。
BAF BA ?＞
BAF BA ?＜
ABBAF BA ????
输 入 输 出
A B FA＞ B FA＜ B FA=B
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
F A ＞ B
F A ＜ B
F A ＝ B
≥1
&
&
A
1
B
1
1,1位数值比较器
列出真值表
2．考虑低位比较结果的多位比较器
例,2位数值比较器
A1 ＞ B1
A1 ＜ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 B1
数 值 输 入
× ×
× ×
A0 ＞ B0
A0 ＜ B0
A0 ＝ B0
A0 ＝ B0
A0 ＝ B0
A0 B0
输 出级 联 输 入
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
0 0 1
× × ×
× × ×
× × ×
× × ×
1 0 0
0 1 0
0 0 1
FA＞ B FA＜ B FA=BIA＞ B IA＜ B IA=B
2位数值比较器的真值表
由真值表写出逻辑表达式：
由表达式画出逻辑图：
BABA IBABABABABAF ＞＞ ＞ ????????? ））））） 0011001111 ((((＞(
BABA IBABABABABAF ＜＜ ＜＜ ????????? ））））） 0011001111 (((((
BABA IBABAF ?? ????? ）） 0011 ((
1
1
1
1
&
&
&
≥1
&
≥1
A 1 ＜ B 1
A 1 ＞ B 1
A 0 ＞ B 0
1 ＝ B
1
A 0
＝
B 0
＜ B 00
A
≥1
≥1
&
&
&
&
&
F
A ＜ B
A ＞ B
F
F
A ＝ B
I
A ＝ B
A ＞ B
I
I
A ＜ B
B
A
1
0
1
0
B
A
A
二、集成数值比较器及其应用
2,数值比较器的位数扩展
（ 1） 串联方式
用 2片 7485组成 8位二进制数比较器 。
1．集成数值比较器 7485
4位二进制数比较器
23
F
1
0
I
B
0
I A ＝ B
A B
0
A ＜ B
A A
A
3 13 2
F
7485
B
F
A
A
A ＜ B
1
I
1
A ＞ B
B
A ＝ B
A
2
2
3B
B
A
A ＞ B
0
BB
6 BB 4 AA7 6 57 45B AA B
B3
A ＜ B
7 4 8 5 ( 1 )
1 1
13 B 2
A
2
0
0
B
F
3A
F I
A
B
A ＞ B
2
A ＞ B
A
3 B A
A ＝ B
0B A
F
A ＜ B
A
1
A
I
B 2
I
B
A ＝ B
0
0
1
0
F
A3
A ＜ B
2
A ＞ B
B
A ＞ BF
7 4 8 5 ( 2 )
BA
F
A 1A
A ＜ B
0
A ＝ B
A ＝ B
I
0B
I
B 3
2
I
1
F A ＞ BA ＜ BFA ＝ BF
（ 2）并联方式
并联方式比串联方式的速度快。
用 5片 7485组成 16位二进制数比较器
BA
233 12
B AA B
001
BA
A ＝ B
A ＞ B
I
A ＜ B
I
I
F
A ＞ BA ＜ B
F
1
0
0
7 4 8 5 （4 ）
A
03
A
3
AB
2
A B
1
B B
02 1
I
I
A ＝ B
A ＞ B
I
A ＜ B
A ＜ B
F
A ＞ B
F
7 4 8 5 （3 ）
02
B A
1 0
I
0
3
A ＞ B
A
F
1
F
AB
0
A ＝ B
B
I
A ＜ B
2
B
A ＞ B
A ＜ B
7 4 8 5 （5 ）
I
3
A
1
F
A ＝ B
F
A ＝ B
F
A ＞ BA ＜ B
F
8
A
8
B
12
A
12
B
A
A ＝ B
0
A ＞ B
4
I
B
A ＜ B
A
I
0
A B
1
A ＞ B
0
3
A ＜ B
0
B
0
2 1
0
F
A 0A
AA
1
B
A
A ＜ B
B
I
3
B
7 4 8 5 （2 ）
F
02
B
3
7 4 8 5 （1 ）
B 2
0
2
A
1
0
A ＞ B
3 1
I
0
1
F
A ＞ B
A ＜ BI
B
A ＝ B
0
I
B
4
A
F
1
4.5 加法器
一, 加法器的基本概念及工作原理
加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数, 被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS ????
ABC ?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
输 入 输 出
被加数 A 加数 B 和数 S 进位数 C
0 0
0 1
1 0
1 1
0 0
1 0
1 0
0 1
如果想用与非门组成半加器，则将上式用变换成与非形式：
画出用与非门组成的半加器。
BBAABABABABAS ??????
ABBABA ????
ABABC ??
ABBABABABBAA ???????? )()(
A
B
S
C
∑
CO
&
&
&
&
&
A
B
S
C
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式, 再经代数法化简和转换得：
1iii1iii1iii1iiii ???? ?????? CBACBACBACBAS
1iii1iii1iii ??? ??????? CBACBACBA )()(
1iiiiii1iii1iiii ???? ???? CBACBACBACBAC 1
1i-iiii ???? )C( BABA
输 入 输 出
Ai Bi Ci-1 Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
画出全加器的逻辑电路图：
1iiii ???? CBAS
1i-iiiii ???? CBABAC )(
∑
CO
A
B
i
i
i - 1C C i
S i
CI
逻辑符号
=1
=1
A
B
C
S
i
i
i
i
C
i - 1
&
≥1
二、多位数加法器
4位串行进位加法器
i
B C
i -1i
A
S
ii
C
B C
-10
A
0
0
S
∑
B
i i -1
CA
i
i
S
i
C
1 01
A CB
1
S
∑
B
i i -1
CA
i
i
S
i
C
2 12
A CB
2
S
∑
B
i i -1
CA
i
i
S
i
C
3 23
A CB
3
S
∑
C
3
本章小结
1,常用的中规模组合逻辑器件包括编码器, 译码器, 数据
选择器, 数值比较器, 加法器等 。
2,上述组合逻辑器件除了具有其基本功能外, 还可用来设
计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用 MSI芯片的个数和品种型
号最少, 芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入, 单输出的逻辑函数；用二进
制译码器设计多输入, 多输出的逻辑函数 。
4.2 译码器
4.3 数据选择器
4.4 数值比较器
4.5 加法器
4.1 编码器
4.1 编码器
一,编码器的基本概念及工作原理
编码 ——将某一特定的逻辑信号变换为
二进制代码 。
能够实现编码功能的
逻辑部件称为编码器。
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
A B C D
4
1k Ω ×10
3
CC
1
2
V
0
（ 2）由真值表写出各输出的逻辑表达式为：
98 SSA ??
7654 SSSSB ????
解,（ 1）列出真值表：
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS ??
7654 SSSS ????
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
76327632 SSSSSSSSC ???????? 97539753 SSSSSSSSSSD ?????????? 11
98 SSA ?
7654 SSSSB ?
7632 SSSSC ? 9753 SSSSSD 1?
重新整理得：
（ 3）由表达式
画出逻辑图：
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1k Ω ×1 0
3
CC
1
2
V
0
&
A
B
&
C
&
D
&
0
1 10 0
EWB举例 -编码器
（ 4）增加 控制使能标志 GS,
S
S
S
S
S
S
S
S
S
S
6
V
&
C
GS
CC
&
7
1
0
&
A
&
3
5
1k Ω ×10
D
4
9
B
&
8
≥1
2
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
0SDCBAGS ?????
二,二进制编码器
3位二进制编码器,8个输入端, 3个输出端, 常称为 8线 —
3线编码器 。
输 出输 入
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7
3位二进制编码器真值表
由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
765 IIIIA 42 ? 76321
IIIIA ?
75310 IIIIA ?
A
&
1
&&
A
0
A
2
1
6
II
1
I
2
1
4
1
I I
1
II
1
I
1 1
3
1
057
三．优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能
输出端 (高电平有效 ), GS为优先编码工作标志 (低电平有效 )。
输 入 输 出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 × × × × × × × ×
0 1 1 1 1 1 1 1 1
0 × × × × × × × 0
0 × × × × × × 0 1
0 × × × × × 0 1 1
0 × × × × 0 1 1 1
0 × × × 0 1 1 1 1
0 × × 0 1 1 1 1 1
0 × 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 0 0 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
1015 9
1
11
3
1213
6
1416
EO
74148
GND
8
V c c
7
（b ）
52 4
I5 II 7I 64 EI 1A A2
0AI1I 23 I 0IGS
四, 编码器的应用
1,编码器的扩展
用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编
码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 7 4 1 4 8 ( 2 )
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
7 4 1 4 8 ( 1 )
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
EO
EI
0
0
&
YY
2
&
&
Y
GS
Y
3
&
1
2．组成 8421BCD 编码器
7
2
I
0
I
1
A
6
I
5
I
4
II
3
I
0
I
7 4 1 4 8
A
EI EO
GS
2 1
A
I I
457
I
16 2
III
03
II
11
I
9 8
I
Y
0
Y
1
Y
2
Y
3
&
&
G G G
G
1 2 3
4
4.2 译码器
一, 译码器的基本概念及工作原理
译码器 —— 将输入代码转换成特定的输出信号
例,2线 — 4线译码器
输 出输 入
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
Y0 Y1 Y2 Y3 EI A B
2线 — 4线译码器真值表
写出各输出函数表达式：
画出逻辑电路图：
BAEIY ?0
BAEIY ?1
BAEIY ?2 ABEIY ?3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
EWB举例 -译码器
二, 集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
输 入 输 出
G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
× 1 ×
× × 1
0 × ×
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
× × ×
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
输 出输 入
0 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0
4线 -10线译码器 7442真值表
三、译码器的应用
1,译码器的扩展
用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74 138 (2 )
0
A
1
A
2
A
1
G
2A
G
2B
G
74 138 (1 )
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路
例 4.2.1 试用译码器和门电路实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
????? 7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
用一片 74138加一个与非门
就可实现该逻辑函数 。
1
G
0
A
74 13 8
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
EWB举例 -译码器组成函数发生器
例 4.2.2 已知某组合逻辑
电路的真值表，试用译码
器和门电路设计该逻辑电
路。
解,写出各输出的最小
项表达式, 再转换成
与非 — 与非形式,
A B CCBACBACBAL ???? 7421 mmmmmmmm ???????? 7421
CABCBABCAF ??? 65 mmmmmm ?????? 3653
CABCBACBACBAG ???? 642 mmmmmmmm ???????? 06420
输 出输 入
0 0 1
1 0 0
1 0 1
0 1 0
1 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
L F GA B C
真值表
用一片 74138加三个与非门
就可实现该组合逻辑电路 。
可见, 用译码器实现多输出
逻辑函数时, 优点更明显 。
65 mmmF ??? 3
7421 mmmmL ????
642 mmmmG ???? 0
与非 — 与非形式,
3 1
21
Y
G
YY
74 13 8
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
3．构成数据分配器
数据分配器 —— 将一路输入数据根据地址选择码分配给多
路数据输出中的某一路输出 。
D
n 位地址选择信号
0
D
1
D
2
D
?
n - 1
数数
据据
输输
出入
用译码器设计一个,1线 -8线”数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
7 4 1 8 3
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
输
据
入
数
输
据
出
数
地址选择信号
四、数字显示译码器
数字显示器分类：
按显示方式分, 有字型重叠式, 点阵式, 分段式等 。
按发光物质分, 有发光二极管 (LED)式, 荧光式, 液晶显示等 。
1,七段式 LED显示器
f
a
b
c
d
e
g
DP
C
O
Md c DPe
f C
O
M
bag
LED显示器有两种结构：
2．七段显示译码器 7448
7448是一种与 共阴极 数字
显示器配合使用的集成译
码器 。
C O M
a b c d e f g DP
共阳极,共阴极：
C O M
a b c d e f g DP
b c da gfe
A 3 A
2
A 1 A 0
7448
LT
R B I
B I/ R B O
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
0 0 0 1 1 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 1
1 0 0 1 0 1 0
0 0 0 1 1 1 1
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
1 1 1 1 1 1 1
a b c d e f g
输 出
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
BI/RBO
输入 /输出
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
灭灯
灭零
试灯
功能
（输入）
1 1
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
× ×
1 0
0 ×
LT RBI
显示
字形
输 入
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
× × × ×
0 0 0 0
× × × ×
A3 A2 A1 A0
七段显示译码器 7448的功能表
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时, 对输入为十进制数 l～ 15的
二进制码 （ 0001～ 1111） 进行译码, 产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时, 只有当 RBI =1时,
才产生 0的七段显示码,如果此时输入 RBI =0, 则译码器的 a～ g输出
全 0,使显示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时, 无论输入怎样, a～ g输出全 1,数码管七段全
亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端, 也可以作输出端 。
作输入使用时, 如果 BI=0时, 不管其他输入端为何值, a～ g均输出 0，
显示器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时, 受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000时,
RBO=0,用以指示该片正处于灭零状态 。 所以, RBO 又称为灭零输
出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显
示时的“无效 0消隐”功能。
0
A
R B O
21
1
A A2 A
R B O
A A
R B I
2 0 3
A
R B O
13 1
a ?g
AA
1
A
2
A A
R B O
3 A AA
R B I
2 0 2 0
a ?g
1
R B I
3 13
a ?g
A
a ?g
A AA A
R B I
A
R B I
1
A
a ?g
0
a ?g
R B O R B I
03
R B O
A A
0 0
4.3 数据选择器
一,数据选择器的基本概念及工作原理
数据选择器 —— 根据地址选择码从多路输入数据中选择一
路, 送到输出 。
2 - 1
n 位地址选择信号
D
D
1
D
0
Y
出n
输
据 据
?
入
输
数 数
例,四选一数据选择器
根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY ????? )( 30110001 2011
0× × × ×× ×1
0
1
× × × 0
× × × 10 0
0
1
× 0 × ×
× 1 × ×1 0
0
1
× × 0 ×
× × 1 ×0 1
0
G
1 1
A1 A0
输 出输 入
0
1
0 × × ×
1 × × ×
YD3 D2 D1 D0
四选一数据选择器的真值表
由逻辑表达式画出逻辑图：
Y
≥1
&
1
1A
2
D
D
A
1
1
1
0
1
G
0
D
1
3
D
GDAADAADAADAAY ????? )( 30110001 2011
二、集成数据选择器
集成数据选择器 74151
（ 8选 1数据选择器 ）
2
D
AD
4
D
GYD
10
D
6
74151
12
5 7V c c
Y
0
82 3 4 6
GND
013
A
5
1
14
D
911
D
2
1516
A
13
71
D
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
Y Y
地 址 选 择使 能
输 出输 入
1
0
0
0
0
0
0
0
0
G
0 1
D0 D0
D1 D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D6
D7 D7
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
集成数据选择器 74151的真值表
三、数据选择器的应用
1,数据选择器的通道扩展
用两片 74151组成, 16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
7 4 1 5 1 (2 )
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
7 4 1 5 1 (1 )
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,
可直接用数据选择器来实现逻辑函数 。
例 4.3.1用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
解,将逻辑函数转换成最小
项表达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D
34
74 151
G
7
DD D D
16 2
D
Y
1 D
D 0
2 A 5
A
0
A B C
L
0
1
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 4.3.2试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端, C加到适当的数据输入端 。
作出逻辑函数 L的真值表, 根据真值表画出连线图 。
CABCABL ???
真值表 A
3
DD
12
D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
A B C L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
1
0
1
1
4.4 数值比较器
一,数值比较器的基本概念及工作原理
数值比较器 ——比较两个位数相同的二进制数的大小
由真值表写出逻辑表达式：
由表达式画出逻辑图。
BAF BA ?＞
BAF BA ?＜
ABBAF BA ????
输 入 输 出
A B FA＞ B FA＜ B FA=B
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
F A ＞ B
F A ＜ B
F A ＝ B
≥1
&
&
A
1
B
1
1,1位数值比较器
列出真值表
2．考虑低位比较结果的多位比较器
例,2位数值比较器
A1 ＞ B1
A1 ＜ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 ＝ B1
A1 B1
数 值 输 入
× ×
× ×
A0 ＞ B0
A0 ＜ B0
A0 ＝ B0
A0 ＝ B0
A0 ＝ B0
A0 B0
输 出级 联 输 入
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
0 0 1
× × ×
× × ×
× × ×
× × ×
1 0 0
0 1 0
0 0 1
FA＞ B FA＜ B FA=BIA＞ B IA＜ B IA=B
2位数值比较器的真值表
由真值表写出逻辑表达式：
由表达式画出逻辑图：
BABA IBABABABABAF ＞＞ ＞ ????????? ））））） 0011001111 ((((＞(
BABA IBABABABABAF ＜＜ ＜＜ ????????? ））））） 0011001111 (((((
BABA IBABAF ?? ????? ）） 0011 ((
1
1
1
1
&
&
&
≥1
&
≥1
A 1 ＜ B 1
A 1 ＞ B 1
A 0 ＞ B 0
1 ＝ B
1
A 0
＝
B 0
＜ B 00
A
≥1
≥1
&
&
&
&
&
F
A ＜ B
A ＞ B
F
F
A ＝ B
I
A ＝ B
A ＞ B
I
I
A ＜ B
B
A
1
0
1
0
B
A
A
二、集成数值比较器及其应用
2,数值比较器的位数扩展
（ 1） 串联方式
用 2片 7485组成 8位二进制数比较器 。
1．集成数值比较器 7485
4位二进制数比较器
23
F
1
0
I
B
0
I A ＝ B
A B
0
A ＜ B
A A
A
3 13 2
F
7485
B
F
A
A
A ＜ B
1
I
1
A ＞ B
B
A ＝ B
A
2
2
3B
B
A
A ＞ B
0
BB
6 BB 4 AA7 6 57 45B AA B
B3
A ＜ B
7 4 8 5 ( 1 )
1 1
13 B 2
A
2
0
0
B
F
3A
F I
A
B
A ＞ B
2
A ＞ B
A
3 B A
A ＝ B
0B A
F
A ＜ B
A
1
A
I
B 2
I
B
A ＝ B
0
0
1
0
F
A3
A ＜ B
2
A ＞ B
B
A ＞ BF
7 4 8 5 ( 2 )
BA
F
A 1A
A ＜ B
0
A ＝ B
A ＝ B
I
0B
I
B 3
2
I
1
F A ＞ BA ＜ BFA ＝ BF
（ 2）并联方式
并联方式比串联方式的速度快。
用 5片 7485组成 16位二进制数比较器
BA
233 12
B AA B
001
BA
A ＝ B
A ＞ B
I
A ＜ B
I
I
F
A ＞ BA ＜ B
F
1
0
0
7 4 8 5 （4 ）
A
03
A
3
AB
2
A B
1
B B
02 1
I
I
A ＝ B
A ＞ B
I
A ＜ B
A ＜ B
F
A ＞ B
F
7 4 8 5 （3 ）
02
B A
1 0
I
0
3
A ＞ B
A
F
1
F
AB
0
A ＝ B
B
I
A ＜ B
2
B
A ＞ B
A ＜ B
7 4 8 5 （5 ）
I
3
A
1
F
A ＝ B
F
A ＝ B
F
A ＞ BA ＜ B
F
8
A
8
B
12
A
12
B
A
A ＝ B
0
A ＞ B
4
I
B
A ＜ B
A
I
0
A B
1
A ＞ B
0
3
A ＜ B
0
B
0
2 1
0
F
A 0A
AA
1
B
A
A ＜ B
B
I
3
B
7 4 8 5 （2 ）
F
02
B
3
7 4 8 5 （1 ）
B 2
0
2
A
1
0
A ＞ B
3 1
I
0
1
F
A ＞ B
A ＜ BI
B
A ＝ B
0
I
B
4
A
F
1
4.5 加法器
一, 加法器的基本概念及工作原理
加法器 ——实现两个二进制数的加法运算
1,半加器 ——只能进行本位加数, 被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS ????
ABC ?
画出逻辑电路图。
由真值表直接写出表达式,
A
B
C
S
&
=1
输 入 输 出
被加数 A 加数 B 和数 S 进位数 C
0 0
0 1
1 0
1 1
0 0
1 0
1 0
0 1
如果想用与非门组成半加器，则将上式用变换成与非形式：
画出用与非门组成的半加器。
BBAABABABABAS ??????
ABBABA ????
ABABC ??
ABBABABABBAA ???????? )()(
A
B
S
C
∑
CO
&
&
&
&
&
A
B
S
C
2．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式, 再经代数法化简和转换得：
1iii1iii1iii1iiii ???? ?????? CBACBACBACBAS
1iii1iii1iii ??? ??????? CBACBACBA )()(
1iiiiii1iii1iiii ???? ???? CBACBACBACBAC 1
1i-iiii ???? )C( BABA
输 入 输 出
Ai Bi Ci-1 Si Ci
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
画出全加器的逻辑电路图：
1iiii ???? CBAS
1i-iiiii ???? CBABAC )(
∑
CO
A
B
i
i
i - 1C C i
S i
CI
逻辑符号
=1
=1
A
B
C
S
i
i
i
i
C
i - 1
&
≥1
二、多位数加法器
4位串行进位加法器
i
B C
i -1i
A
S
ii
C
B C
-10
A
0
0
S
∑
B
i i -1
CA
i
i
S
i
C
1 01
A CB
1
S
∑
B
i i -1
CA
i
i
S
i
C
2 12
A CB
2
S
∑
B
i i -1
CA
i
i
S
i
C
3 23
A CB
3
S
∑
C
3
本章小结
1,常用的中规模组合逻辑器件包括编码器, 译码器, 数据
选择器, 数值比较器, 加法器等 。
2,上述组合逻辑器件除了具有其基本功能外, 还可用来设
计组合逻辑电路 。 应用中规模组合逻辑器件进行组合逻
辑电路设计的一般原则是：使用 MSI芯片的个数和品种型
号最少, 芯片之间的连线最少
3,用 MSI芯片设计组合逻辑电路最简单和最常用的方法是,
用数据选择器设计多输入, 单输出的逻辑函数；用二进
制译码器设计多输入, 多输出的逻辑函数 。
