2009年 11月 10日 1
笫 8章 频率合成技术
8.1 概 述
8.1.1 频率合成的基本方法
8.1.2 主要技术指标
8.1.3 相位噪声
8.2 直接频率合成法
8.3 锁相频率合成法
8.3.1 锁相频率合成器的基本构成
8.3.2 锁相频率合成器方案设计中的一些考虑
8.3.3 锁相频率合成器的实际构成方案
8.4 直接数字式频率合成（ *）
8.5 频率合成器集成电路（ *）
2009年 11月 10日 2
8.1 概 述
近代通信系统要求通信机：
?具有大量的、可供用户选择和迅速更换的载频振荡信号。
例如，短波通信，要求通信机能在 2～ 30MHz频段内，提供以
100Hz为间隔的 28万个频率点。移动通信机要求能在 150,400、
900MHz频率附近提供上百个频率点等等。
?这些频率点的载波振荡频率稳定度与精度，都应能满足系统
的性能要求。
?频率合成的方法，可以使某一（或多个）基准频率，通过一
定的变换与处理后，形成一系列等间隔的离散频率。
?这些离散频率的频率稳定度和精度均与基准频率相同。
?这些离散频率能在很短时间内，由某一频率变换到另一频率。
2009年 11月 10日 3
8.1.1 频率合成的基本方法
（ 1）直接频率合成法
?采用复杂的，由具有加减乘除四则运算功能的 混频器、倍频
器, 分频器 和具有选频功能的 滤波器 的不同组合来实现频率合
成的方法，一般称为直接频率合成法。
倍频器 分频器 混频器
M? N? ?
rf
qf
of
rqo fN
Mff ??
?频率间隔为,rf
N
1
?离散频率数由倍频器的可变倍频次数 M决定。
?主要缺点,有较多的非线性电路，可能产生寄生干扰，使 输出
信号频谱纯度降低 。接入了大量的、滤波性能要求较高的频带
滤波器,从而使设备体积庞大，造价也十分昂贵 。
2009年 11月 10日 4
8.1.1 频率合成的基本方法（ 续 1）
（ 2）锁相频率合成
?锁相频率合成又称间接式频率合成。
?取样锁相环,它是用一个或几个参考频率源，然后用锁相环
将压控振荡器的频率锁定在某一谐波或组合频率上，由压控振
荡器间接产生所需要的频率输出。
?锁相环路具有良好的 窄带滤波特性,故其输出信号质量得到
明显的改善。
?主要优点：系统结构简单；输出频率成分的频谱纯度高；
易于得到大量的离散频率；易于集成化 。
?主要缺点：频率转换时间长；单环频率合成器的频率间隔
不能做得很小。
2009年 11月 10日 5
8.1.1 频率合成的基本方法（ 续 2）
（ 3）直接数字频率合成（ DDS）,直接数字频率合成
?在存储器存入合成波形的 M个均匀间隔的样品。
?以均匀速率把这些样品输出到 DAC变换成模拟阶梯信号。
?经低通滤波器平滑，便得到所需波形。
?主要优点：相位连续；分辨力高（可达 0.001Hz）； 工作频率
范围宽，容易做到极低的频率；转换频率的时间短（几乎是即
时的频率转换），以及成本低、控制灵活等。
?主要缺点：输出频率上限不太高，受限于器件可用的最高时钟
频率；总输出噪声电平可能很高。
（ Direct Digtial Frequency Synthesis简称 DDFS或 DDS）
是近年来发展起来的一种将先进的数字处理理论与方法引入
信号合成领域的一项新技术。
2009年 11月 10日 6
8.1.2 频率合成器的主要技术指标
（ 1）工作频率范围
频率合成器最高与最低输出频率所确定的频率范围，称为
频率合成器的工作频率范围。
（ 2）频率间隔
每个离散频率（或信道）之间的最小间隔称为频率间隔。
又称分辨力。
（ 3）频率转换时间
由一个工作频率转换到另一个工作频率并使后者达到稳定
工作所需的时间。
2009年 11月 10日 7
8.1.2 频率合成器的主要技术指标（ 续）
（ 4）频率稳定度与准确度
频率稳定度是指在规定观测时间内，合成器输出频率偏离
标称值的程度。 一般用该偏离值与输出频率的相对值来表
示。 准确度则表示实际工作频率与其标称值之间的偏差，
又称频率误差 。事实上，稳定度与准确度有着密切的关系，
因为只有频率稳定度高，频率准确度才有意义。
（ 5）频谱纯度
频谱纯度是指输出信号接近正弦波的程度。可以用输出端
的有用信号电平与各寄生频率总电平之比的分贝数表示。
有用信号频率成分 ；
各寄生信号频率成分：有用信号的各次谐波成分；
存在各种周期性干扰（混频器的高次组合频率）；
随机干扰（相位噪声）。
2009年 11月 10日 8
8.2 直接频率合成法 举例 1：已知基准频率 =1MHz。
分频
分频
分频混频
混频 倍频
5?
10?
10?
10?
?
?
带通
滤波
带通
滤波
谐波发生器
晶振
MHZ5
MHZ6
MHZ1
MHZ2
0
MHZ16.0
MHZ16.2 MHZ6.212 4 6 8
MHZn 1?
MHZ6.0
1 3 5 7 9
缺点,?频率范围有限；
?离散频率数不能太多；
?输出信号中的寄生频率成
分和相位噪声显著加大；
?设备变得庞大。
2009年 11月 10日 9
8.3 锁相频率合成法
鉴相 VCO低通
低通
分频
R?
qf rf of
cf
混频
)(?
控制信号
?
co ff ?
8.3.1 模拟锁相频率合成器
（ 1）基本构成
2009年 11月 10日 10
（ 2） 单环模拟频率合成器的构成
鉴相 VCO低通
混频
)(?
混频 混频
)(?)(?
带通
M H Zf r 1?
M H ZNf O 1?
29.30129.30129.2309.3
09.2 2.20 278
09.2
02.2
01.2
00.2
?
9.20
2.20
1.20
0.20
?
286
279
278
277
?
C B A
A1B2C9
Of
K H Zf 10??
M H Z99.309~300
2009年 11月 10日 11
8.3.2 数字锁相频率合成器
VCOLFPD
程序分频器
N?
rf
N
fo
)( ro fNf ??
频道选择
例如，当 = 100kHz,分频比 N在 31～ 316范围内变化时，
输出频率范围将为 3.1～ 31.6MHz,频率间隔为 100KHz.。
当 = 100Hz,分频比 N=30000～ 39999时，
输出频率将为 3～ 3.9999MHz,频率间隔为 100Hz。
rf
rf
（ 1）基本原理
2009年 11月 10日 12
8.3.2 数字锁相频率合成器（ 续 1）
讨论：
1。 参考频率 对环路性能的影响
rf
?输出频率的分辨力，等于输入鉴相器的参考频率,即 越
小,输出信号的频率分辨力将越高。 rf
?环路频率转换时间 与 有关，
其间的关系可用下式经验公式描述,st rf
r
s ft
25?
即转换时间约为 25倍的参考信号周期 。
?因此减小 与减小 往往成了对频率合成器提出的
一对相互矛盾的要求。 rf st
?当要求频率间隔很小时，分频比 N的变化将很大，此时环路
线性化传递函数也变化很大,从而影响环路的动态工作性能 。
2009年 11月 10日 13
8.3.2 数字锁相频率合成器（ 续 2）
2。可编程分频器工作速度的影响
?对于一个 分频比固定的分频器,目前已有工作在 500MHz、
800MHz甚至千兆赫的集成器件可供选用。
?可编程分频器的工作频率则要低很多，即其工作速度要慢
得多。 TTL部件构成的可编程分频器，上限频率约为 25MHz，
CMOS部件构成的可编程分频器，上限频率则为 4MHz。
事实上，大多数通信系统的工作频率则要比上述数值大得多。
?可编程分频器是数字锁相频率合成器的重要部件。
▼ 其分频比的数目，决定了合成器输出信道的数目。
▼ 程序分频器的输入频率，也是合成器的输出频率。
▼ 存在合成器输出频率与分频器的工作速度之间的矛盾。
2009年 11月 10日 14
8.3.2 数字锁相频率合成器（ 续 3）
（ 2）含前置分频器的锁相频率合成器
由于前置分频器工作在较高的频率，所以在主分频器前，接入
分频比恒定的前置分频器，以降低主分频器（可编程分频）
的工作频率。
鉴相 VCO低通R?qf rf of
N? P?
主分频器 前置分频器
参考分频器
PN
fo
晶振
)( ro PfNf ??
当改变 N时，输出频率将为以 为间隔的离散频率系列。
rPf可见本方案是以加大频率间隔为代价，换取合成器工作在
较高的频段。
2009年 11月 10日 15
8.3.2 数字锁相频率合成器（ 续 4）
（ 3）采用吞脉冲可变分频器的锁相频率合成器
1。吞脉冲可变分频器
吞脉冲分频器的构成如下图所示。分频器包含 双模前置分频器,
主计数器、辅助计数器和模式控制电路几部分 。 双模分频器
具有÷ P,和÷（ P+1） 两种分频模式。
频道选择
主计数器
模式控制
辅助计数
器
双模前置
分频器
N?
A?
S
R
PP /)1( ??
)1( ?? P
P?, 1” ---计
数
,0” ---停
止
of
'
0f
,1” ---
,0” ---
返回
2009年 11月 10日 16
8.3.2 数字锁相频率合成器（ 续 5）
讨论：
?模式控制电路为高电平时，双模分频器的分频比为 。)1( ?? P
?模式控制电路为低电平时，双模分频器的分频比为 。P?
?N（ 主计数器 ） >A（ 辅助计数器 ） 。
?计数起始时，设模式控制电路输出为高电平，则输入端重复
频率为 的脉冲输入时，双模分频器和两计数器同时计数，
直到辅助计数器计满 A个脉冲,使模式控制电路输出电平降为
低电平，双模分频器分频比变为÷ P。
of
?此后继续输入脉冲，双模分频器与主分频器继续工作,直到
主计数器计满 N,模式控制电路重新恢复高电平，双模分频器
恢复÷（ P+1） 分频比，各部件进入第二个计数周期为止。
?在一个计数周期内，总计脉冲量为,
APNANPAPn ?????? )()1(
上图
2009年 11月 10日 17
8.3.2 数字锁相频率合成器（ 续 6）
?吞脉冲分频比为：
APNf
f
?
?
1
0
'
0
?采用吞脉冲分频器构成频率合成器时，其最小频率间隔可
以做到等于,而输出频率 则为：'
or ff ? of
ro fAPNfAPNf )()( '0 ????
?频率分辨力仍为,环路频率转换时间没有变化。这
是因为上式中有和项。 rf
2009年 11月 10日 18
8.3.2 数字锁相频率合成器（ 续 7）
2。采用吞脉冲可变分频器的锁相频率合成器
鉴相 VCO低通R?qf rf of晶振
双模前置
分频器
PP /)1( ??
主计数器
N?
辅助计数
器 A?
模式控制
S R
参考分频器
,1” ---
,0” ---
)1( ?? P
P?
频道选择 频道选择
2009年 11月 10日 19
举例 2,若含吞脉冲分频器的锁相频率合成器，其双模分频器的
分频数为÷ 41/40，主计数的 N=3～ 1023,辅助计数器的 A=3～ 127，
已知参考频率 =5KHz,要使输出频率 =136.550MHz,两计数器 N
和 A应预置于何值？
of rf
2 7 3 1 0
5
1 3 6 5 5 0
'
0
00 ????
f
f
f
fn
r
of
可列出：
27310 = 40N + A
M H Zff
K H Zff
ro
ro
235.205)1271 0 2 340()(
615)3340()(
m a x
m i n
????
????
频率点数,4万多。
解,由 和 可得出合成器环路分频器的分频数应为：
先忽略 A,求得,N = 27310/40 = 682.75,取 N = 682
则余数 A值为,A = 27310 - 40× 682 = 30
即当 = 5kHz时，将÷ N,÷ A两计数器分别置于 N = 682
和 A = 30,即可使输出频率 = 136.550MHz。
2009年 11月 10日 20
8.4 直接数字式频率合成
8.4.1 直接数字频率合成基本原理
（ 1）时域抽样定理，即 Nyquist定理
?对于任意一个频带小于 的连续信号 s(t),如果以
的间隔对它进行等间隔地抽样，则所得到的离散抽样值包含
着连续信号 s(t)的全部信息，通过这些抽样值可以恢复 s(t)。
2S
f
S
S fT
1?
余弦信号可表示为：
)20()2c o s ()( 00 sfftfts ??? ?
抽样信号为,??
???
??
n
SS nTtnTsts )()()(
* ?
?如果能构造一个抽样信号,并使其通过一个理想的
低通滤波器，就能得到连续变化的模拟余弦信号 s(t)。)(
* ts
2009年 11月 10日 21
8.4.1 直接数字频率合成基本原理（ 续 1）
（ 2）构造抽样信号 ??
???
??
n
SS nTtnTsts )()()(
* ?
?离散序列 和 )()( nnTs
S ?
SSS nTfnnnTfnTs 00 2)()](c o s [)2c o s ()( ???? ???
令
??
?
?
???
0
2,00)( 00
0 n
TfKn
KnK
S?且
可得相位离散序列的差分方程,)1()1()( ???? nKnn ??
D)(nK )(n?
相位序列的实现过程实质上是一个对相位增量 进行
线性累加的过程。
0K
0K
相位增量。
2009年 11月 10日 22
8.4.1 直接数字频率合成基本原理（ 续 2）
?采用相位累加器来实现上述的相位累加过程
K )(n?N位数字全加器 N位数字寄存器
采样时钟
Sf
Nbit
Nbit
Nbit
Nbit
外部输入参数
相位累加过程如下：
▼ 每当一个周期为 的时钟脉冲到来时，加法器就将被锁定
的输入参数 K与累加寄存器输出的前一周期累积相位数据相加，
相加后的结果再送至累加寄存器。
ST
▼ 累加寄存器则将新相位数据反馈到加法器的输入端，以使加
法器在下一个时钟作用下继续与 K相加。
▼ 由相位累加器的值所构
成的相位序列可表示为,1202m o d)( ???? NN Knkn?
2009年 11月 10日 23
8.4.1 直接数字频率合成基本原理（ 续 3）
? DDS输出信号的频率关系表达式
▼ 当相位累加器累积满量时，就会产生一次
溢出，从而完成一个周期性的累加动作。
因此合成信号的频率为,SN
fKf
20
?
▼ 在一定的时钟频率之下,K决定了合成信号的频率，
故 K被称为频率控制字 。
?实现由相位序列 到幅度序列 的转化)(n? )(nS
▼ 由于相位序列 和幅度序列 之间有着确定的对应
关系，如果将这对应关系固化在一个只读存储器（ ROM） 中。
)(n? )(nS
▼ 以 作为只读存储器的存储单元的地址，而量化后的正弦
波形幅度序列 是存储单元的内容。
)(n?
)(nS
▼ 以相位累加器输出的相位序列 对只读存储器寻址时，
存储器的输出即为幅度序列 。由 即可构造,
进而实现 。
)(n?
)(nS )(nS )(* ts
)(tS
2009年 11月 10日 24
8.4.2 DDS的基本结构
它主要由时钟、相位累加器、只读存储器、数模转换器和滤波
器组成。同时，从下图也不难看出，相位累加器、只读存储器
和数模转换器三个环节主要完成抽样函数的 构造过程，
而滤波器是完成将抽样函数 恢复成正弦波的过程。 )(
* ts
)(* ts
时 钟
相 位
累加器
只 读
存储器
数 模
转换器 滤波器
频率控制字
K
信号输出
2009年 11月 10日 25
复习考试要求：
1,要求：
2,题型：概念题，计算题，综述题。
?建立通信系统的概念。
?加深对前后知识的融会贯通。
?掌握常用电路的分析方法。
?注重概念的理解和应用。
?以三次课堂讨论和 CAD练习题为辅助。
?以电子讲稿和习题为主线。
（清华网络学堂 — 网络辅助教学 — 电子工程系）
(北航电子工程系 ---网上教学 — 网上课堂）
?参考教材和有关参考书。
2009年 11月 10日 26
复习考试要求（ 续 ）,
3,评分：
?期末考试成绩 70分。
?平时作业成绩 20分,CAD练习题 10分。
?课堂讨论发言和综合性研究课题另外加分。
4,时间安排：
?答疑时间,1月 18日上下午。
地点：主南 309。
?考试时间,1月 23日（星期三）上午 8,30~10,30
地点,390201— 04，主 M201
390205，主 M202
笫 8章 频率合成技术
8.1 概 述
8.1.1 频率合成的基本方法
8.1.2 主要技术指标
8.1.3 相位噪声
8.2 直接频率合成法
8.3 锁相频率合成法
8.3.1 锁相频率合成器的基本构成
8.3.2 锁相频率合成器方案设计中的一些考虑
8.3.3 锁相频率合成器的实际构成方案
8.4 直接数字式频率合成（ *）
8.5 频率合成器集成电路（ *）
2009年 11月 10日 2
8.1 概 述
近代通信系统要求通信机：
?具有大量的、可供用户选择和迅速更换的载频振荡信号。
例如，短波通信，要求通信机能在 2～ 30MHz频段内，提供以
100Hz为间隔的 28万个频率点。移动通信机要求能在 150,400、
900MHz频率附近提供上百个频率点等等。
?这些频率点的载波振荡频率稳定度与精度，都应能满足系统
的性能要求。
?频率合成的方法，可以使某一（或多个）基准频率，通过一
定的变换与处理后，形成一系列等间隔的离散频率。
?这些离散频率的频率稳定度和精度均与基准频率相同。
?这些离散频率能在很短时间内，由某一频率变换到另一频率。
2009年 11月 10日 3
8.1.1 频率合成的基本方法
（ 1）直接频率合成法
?采用复杂的，由具有加减乘除四则运算功能的 混频器、倍频
器, 分频器 和具有选频功能的 滤波器 的不同组合来实现频率合
成的方法，一般称为直接频率合成法。
倍频器 分频器 混频器
M? N? ?
rf
qf
of
rqo fN
Mff ??
?频率间隔为,rf
N
1
?离散频率数由倍频器的可变倍频次数 M决定。
?主要缺点,有较多的非线性电路，可能产生寄生干扰，使 输出
信号频谱纯度降低 。接入了大量的、滤波性能要求较高的频带
滤波器,从而使设备体积庞大，造价也十分昂贵 。
2009年 11月 10日 4
8.1.1 频率合成的基本方法（ 续 1）
（ 2）锁相频率合成
?锁相频率合成又称间接式频率合成。
?取样锁相环,它是用一个或几个参考频率源，然后用锁相环
将压控振荡器的频率锁定在某一谐波或组合频率上，由压控振
荡器间接产生所需要的频率输出。
?锁相环路具有良好的 窄带滤波特性,故其输出信号质量得到
明显的改善。
?主要优点：系统结构简单；输出频率成分的频谱纯度高；
易于得到大量的离散频率；易于集成化 。
?主要缺点：频率转换时间长；单环频率合成器的频率间隔
不能做得很小。
2009年 11月 10日 5
8.1.1 频率合成的基本方法（ 续 2）
（ 3）直接数字频率合成（ DDS）,直接数字频率合成
?在存储器存入合成波形的 M个均匀间隔的样品。
?以均匀速率把这些样品输出到 DAC变换成模拟阶梯信号。
?经低通滤波器平滑，便得到所需波形。
?主要优点：相位连续；分辨力高（可达 0.001Hz）； 工作频率
范围宽，容易做到极低的频率；转换频率的时间短（几乎是即
时的频率转换），以及成本低、控制灵活等。
?主要缺点：输出频率上限不太高，受限于器件可用的最高时钟
频率；总输出噪声电平可能很高。
（ Direct Digtial Frequency Synthesis简称 DDFS或 DDS）
是近年来发展起来的一种将先进的数字处理理论与方法引入
信号合成领域的一项新技术。
2009年 11月 10日 6
8.1.2 频率合成器的主要技术指标
（ 1）工作频率范围
频率合成器最高与最低输出频率所确定的频率范围，称为
频率合成器的工作频率范围。
（ 2）频率间隔
每个离散频率（或信道）之间的最小间隔称为频率间隔。
又称分辨力。
（ 3）频率转换时间
由一个工作频率转换到另一个工作频率并使后者达到稳定
工作所需的时间。
2009年 11月 10日 7
8.1.2 频率合成器的主要技术指标（ 续）
（ 4）频率稳定度与准确度
频率稳定度是指在规定观测时间内，合成器输出频率偏离
标称值的程度。 一般用该偏离值与输出频率的相对值来表
示。 准确度则表示实际工作频率与其标称值之间的偏差，
又称频率误差 。事实上，稳定度与准确度有着密切的关系，
因为只有频率稳定度高，频率准确度才有意义。
（ 5）频谱纯度
频谱纯度是指输出信号接近正弦波的程度。可以用输出端
的有用信号电平与各寄生频率总电平之比的分贝数表示。
有用信号频率成分 ；
各寄生信号频率成分：有用信号的各次谐波成分；
存在各种周期性干扰（混频器的高次组合频率）；
随机干扰（相位噪声）。
2009年 11月 10日 8
8.2 直接频率合成法 举例 1：已知基准频率 =1MHz。
分频
分频
分频混频
混频 倍频
5?
10?
10?
10?
?
?
带通
滤波
带通
滤波
谐波发生器
晶振
MHZ5
MHZ6
MHZ1
MHZ2
0
MHZ16.0
MHZ16.2 MHZ6.212 4 6 8
MHZn 1?
MHZ6.0
1 3 5 7 9
缺点,?频率范围有限；
?离散频率数不能太多；
?输出信号中的寄生频率成
分和相位噪声显著加大；
?设备变得庞大。
2009年 11月 10日 9
8.3 锁相频率合成法
鉴相 VCO低通
低通
分频
R?
qf rf of
cf
混频
)(?
控制信号
?
co ff ?
8.3.1 模拟锁相频率合成器
（ 1）基本构成
2009年 11月 10日 10
（ 2） 单环模拟频率合成器的构成
鉴相 VCO低通
混频
)(?
混频 混频
)(?)(?
带通
M H Zf r 1?
M H ZNf O 1?
29.30129.30129.2309.3
09.2 2.20 278
09.2
02.2
01.2
00.2
?
9.20
2.20
1.20
0.20
?
286
279
278
277
?
C B A
A1B2C9
Of
K H Zf 10??
M H Z99.309~300
2009年 11月 10日 11
8.3.2 数字锁相频率合成器
VCOLFPD
程序分频器
N?
rf
N
fo
)( ro fNf ??
频道选择
例如，当 = 100kHz,分频比 N在 31～ 316范围内变化时，
输出频率范围将为 3.1～ 31.6MHz,频率间隔为 100KHz.。
当 = 100Hz,分频比 N=30000～ 39999时，
输出频率将为 3～ 3.9999MHz,频率间隔为 100Hz。
rf
rf
（ 1）基本原理
2009年 11月 10日 12
8.3.2 数字锁相频率合成器（ 续 1）
讨论：
1。 参考频率 对环路性能的影响
rf
?输出频率的分辨力，等于输入鉴相器的参考频率,即 越
小,输出信号的频率分辨力将越高。 rf
?环路频率转换时间 与 有关，
其间的关系可用下式经验公式描述,st rf
r
s ft
25?
即转换时间约为 25倍的参考信号周期 。
?因此减小 与减小 往往成了对频率合成器提出的
一对相互矛盾的要求。 rf st
?当要求频率间隔很小时，分频比 N的变化将很大，此时环路
线性化传递函数也变化很大,从而影响环路的动态工作性能 。
2009年 11月 10日 13
8.3.2 数字锁相频率合成器（ 续 2）
2。可编程分频器工作速度的影响
?对于一个 分频比固定的分频器,目前已有工作在 500MHz、
800MHz甚至千兆赫的集成器件可供选用。
?可编程分频器的工作频率则要低很多，即其工作速度要慢
得多。 TTL部件构成的可编程分频器，上限频率约为 25MHz，
CMOS部件构成的可编程分频器，上限频率则为 4MHz。
事实上，大多数通信系统的工作频率则要比上述数值大得多。
?可编程分频器是数字锁相频率合成器的重要部件。
▼ 其分频比的数目，决定了合成器输出信道的数目。
▼ 程序分频器的输入频率，也是合成器的输出频率。
▼ 存在合成器输出频率与分频器的工作速度之间的矛盾。
2009年 11月 10日 14
8.3.2 数字锁相频率合成器（ 续 3）
（ 2）含前置分频器的锁相频率合成器
由于前置分频器工作在较高的频率，所以在主分频器前，接入
分频比恒定的前置分频器，以降低主分频器（可编程分频）
的工作频率。
鉴相 VCO低通R?qf rf of
N? P?
主分频器 前置分频器
参考分频器
PN
fo
晶振
)( ro PfNf ??
当改变 N时，输出频率将为以 为间隔的离散频率系列。
rPf可见本方案是以加大频率间隔为代价，换取合成器工作在
较高的频段。
2009年 11月 10日 15
8.3.2 数字锁相频率合成器（ 续 4）
（ 3）采用吞脉冲可变分频器的锁相频率合成器
1。吞脉冲可变分频器
吞脉冲分频器的构成如下图所示。分频器包含 双模前置分频器,
主计数器、辅助计数器和模式控制电路几部分 。 双模分频器
具有÷ P,和÷（ P+1） 两种分频模式。
频道选择
主计数器
模式控制
辅助计数
器
双模前置
分频器
N?
A?
S
R
PP /)1( ??
)1( ?? P
P?, 1” ---计
数
,0” ---停
止
of
'
0f
,1” ---
,0” ---
返回
2009年 11月 10日 16
8.3.2 数字锁相频率合成器（ 续 5）
讨论：
?模式控制电路为高电平时，双模分频器的分频比为 。)1( ?? P
?模式控制电路为低电平时，双模分频器的分频比为 。P?
?N（ 主计数器 ） >A（ 辅助计数器 ） 。
?计数起始时，设模式控制电路输出为高电平，则输入端重复
频率为 的脉冲输入时，双模分频器和两计数器同时计数，
直到辅助计数器计满 A个脉冲,使模式控制电路输出电平降为
低电平，双模分频器分频比变为÷ P。
of
?此后继续输入脉冲，双模分频器与主分频器继续工作,直到
主计数器计满 N,模式控制电路重新恢复高电平，双模分频器
恢复÷（ P+1） 分频比，各部件进入第二个计数周期为止。
?在一个计数周期内，总计脉冲量为,
APNANPAPn ?????? )()1(
上图
2009年 11月 10日 17
8.3.2 数字锁相频率合成器（ 续 6）
?吞脉冲分频比为：
APNf
f
?
?
1
0
'
0
?采用吞脉冲分频器构成频率合成器时，其最小频率间隔可
以做到等于,而输出频率 则为：'
or ff ? of
ro fAPNfAPNf )()( '0 ????
?频率分辨力仍为,环路频率转换时间没有变化。这
是因为上式中有和项。 rf
2009年 11月 10日 18
8.3.2 数字锁相频率合成器（ 续 7）
2。采用吞脉冲可变分频器的锁相频率合成器
鉴相 VCO低通R?qf rf of晶振
双模前置
分频器
PP /)1( ??
主计数器
N?
辅助计数
器 A?
模式控制
S R
参考分频器
,1” ---
,0” ---
)1( ?? P
P?
频道选择 频道选择
2009年 11月 10日 19
举例 2,若含吞脉冲分频器的锁相频率合成器，其双模分频器的
分频数为÷ 41/40，主计数的 N=3～ 1023,辅助计数器的 A=3～ 127，
已知参考频率 =5KHz,要使输出频率 =136.550MHz,两计数器 N
和 A应预置于何值？
of rf
2 7 3 1 0
5
1 3 6 5 5 0
'
0
00 ????
f
f
f
fn
r
of
可列出：
27310 = 40N + A
M H Zff
K H Zff
ro
ro
235.205)1271 0 2 340()(
615)3340()(
m a x
m i n
????
????
频率点数,4万多。
解,由 和 可得出合成器环路分频器的分频数应为：
先忽略 A,求得,N = 27310/40 = 682.75,取 N = 682
则余数 A值为,A = 27310 - 40× 682 = 30
即当 = 5kHz时，将÷ N,÷ A两计数器分别置于 N = 682
和 A = 30,即可使输出频率 = 136.550MHz。
2009年 11月 10日 20
8.4 直接数字式频率合成
8.4.1 直接数字频率合成基本原理
（ 1）时域抽样定理，即 Nyquist定理
?对于任意一个频带小于 的连续信号 s(t),如果以
的间隔对它进行等间隔地抽样，则所得到的离散抽样值包含
着连续信号 s(t)的全部信息，通过这些抽样值可以恢复 s(t)。
2S
f
S
S fT
1?
余弦信号可表示为：
)20()2c o s ()( 00 sfftfts ??? ?
抽样信号为,??
???
??
n
SS nTtnTsts )()()(
* ?
?如果能构造一个抽样信号,并使其通过一个理想的
低通滤波器，就能得到连续变化的模拟余弦信号 s(t)。)(
* ts
2009年 11月 10日 21
8.4.1 直接数字频率合成基本原理（ 续 1）
（ 2）构造抽样信号 ??
???
??
n
SS nTtnTsts )()()(
* ?
?离散序列 和 )()( nnTs
S ?
SSS nTfnnnTfnTs 00 2)()](c o s [)2c o s ()( ???? ???
令
??
?
?
???
0
2,00)( 00
0 n
TfKn
KnK
S?且
可得相位离散序列的差分方程,)1()1()( ???? nKnn ??
D)(nK )(n?
相位序列的实现过程实质上是一个对相位增量 进行
线性累加的过程。
0K
0K
相位增量。
2009年 11月 10日 22
8.4.1 直接数字频率合成基本原理（ 续 2）
?采用相位累加器来实现上述的相位累加过程
K )(n?N位数字全加器 N位数字寄存器
采样时钟
Sf
Nbit
Nbit
Nbit
Nbit
外部输入参数
相位累加过程如下：
▼ 每当一个周期为 的时钟脉冲到来时，加法器就将被锁定
的输入参数 K与累加寄存器输出的前一周期累积相位数据相加，
相加后的结果再送至累加寄存器。
ST
▼ 累加寄存器则将新相位数据反馈到加法器的输入端，以使加
法器在下一个时钟作用下继续与 K相加。
▼ 由相位累加器的值所构
成的相位序列可表示为,1202m o d)( ???? NN Knkn?
2009年 11月 10日 23
8.4.1 直接数字频率合成基本原理（ 续 3）
? DDS输出信号的频率关系表达式
▼ 当相位累加器累积满量时，就会产生一次
溢出，从而完成一个周期性的累加动作。
因此合成信号的频率为,SN
fKf
20
?
▼ 在一定的时钟频率之下,K决定了合成信号的频率，
故 K被称为频率控制字 。
?实现由相位序列 到幅度序列 的转化)(n? )(nS
▼ 由于相位序列 和幅度序列 之间有着确定的对应
关系，如果将这对应关系固化在一个只读存储器（ ROM） 中。
)(n? )(nS
▼ 以 作为只读存储器的存储单元的地址，而量化后的正弦
波形幅度序列 是存储单元的内容。
)(n?
)(nS
▼ 以相位累加器输出的相位序列 对只读存储器寻址时，
存储器的输出即为幅度序列 。由 即可构造,
进而实现 。
)(n?
)(nS )(nS )(* ts
)(tS
2009年 11月 10日 24
8.4.2 DDS的基本结构
它主要由时钟、相位累加器、只读存储器、数模转换器和滤波
器组成。同时，从下图也不难看出，相位累加器、只读存储器
和数模转换器三个环节主要完成抽样函数的 构造过程，
而滤波器是完成将抽样函数 恢复成正弦波的过程。 )(
* ts
)(* ts
时 钟
相 位
累加器
只 读
存储器
数 模
转换器 滤波器
频率控制字
K
信号输出
2009年 11月 10日 25
复习考试要求：
1,要求：
2,题型：概念题，计算题，综述题。
?建立通信系统的概念。
?加深对前后知识的融会贯通。
?掌握常用电路的分析方法。
?注重概念的理解和应用。
?以三次课堂讨论和 CAD练习题为辅助。
?以电子讲稿和习题为主线。
（清华网络学堂 — 网络辅助教学 — 电子工程系）
(北航电子工程系 ---网上教学 — 网上课堂）
?参考教材和有关参考书。
2009年 11月 10日 26
复习考试要求（ 续 ）,
3,评分：
?期末考试成绩 70分。
?平时作业成绩 20分,CAD练习题 10分。
?课堂讨论发言和综合性研究课题另外加分。
4,时间安排：
?答疑时间,1月 18日上下午。
地点：主南 309。
?考试时间,1月 23日（星期三）上午 8,30~10,30
地点,390201— 04，主 M201
390205，主 M202
