下一页总目录 章目录 返回 上一页第 21章 门电路和组合逻辑电路
21.1 脉冲信号
21.2 晶体管的开关作用
21.3 分立元件门电路
21.6 逻辑代数
21.5 MOS门电路
21.4 TTL门电路
21.7 组合逻辑电路的分析与综合
21.8 加法器
21.9 编码器
21.10 译码器和数字显示
21.10 数据分配器和数据选择器
21.12 应用举例下一页总目录 章目录 返回 上一页
1,掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路,CMOS门电路的特点。
3,会分析和设计简单的组合逻辑电路。
4,理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。
5,学会数字集成电路的使用方法。
本章要求：
2,会用逻辑代数的基本运算法则化简逻辑函数。
第 21章 门电路和组合逻辑电路下一页总目录 章目录 返回 上一页模拟信号,随时间连续变化的信号
21.1 脉冲信号模拟信号数字信号电子电路中的信号
1,模拟信号正弦波信号
t
三角波信号
t
下一页总目录 章目录 返回 上一页处理模拟信号的电路称为模拟电路 。 如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。
在模拟电路中,晶体管三极管通常工作在放大区。
2,脉冲信号是一种跃变信号，并且持续时间短暂。
尖顶波
t
矩形波
t
下一页总目录 章目录 返回 上一页处理数字信号的电路称为数字电路,它注重研究的是输入、输出信号之间的逻辑关系。
在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。
脉冲信号 正脉冲,脉冲跃变后的值比初始值高负脉冲,脉冲跃变后的值比初始值低如：
0
+3V 0
-3V 正脉冲
0
+3V 0
-3V
负脉冲下一页总目录 章目录 返回 上一页脉冲幅度 A
脉冲上升沿 tr 脉冲周期 T
脉冲下降沿 tf
脉冲宽度 tp
脉冲信号的部分参数：
A
0.9A
0.5A
0.1A tp
tr tf
T
实际的矩形波下一页总目录 章目录 返回 上一页
R
21.2 晶体管的开关作用
1,二极管的开关特性导通截止相当于开关断开相当于开关闭合
S
3V
0V
S
R
R
D 3V
0V
下一页总目录 章目录 返回 上一页
2,三极管的开关特性饱和截止
3V
0V uO? 0
相当于开关断开相当于开关闭合
uO? UCC
+UCC
ui
RB
RC
uO
T
uO
+UCC
RC
E
C
uO
+UCC
RC
E
C
3V
0V
下一页总目录 章目录 返回 上一页
21.3 分立元件门电路逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系
(因果关系 )，所以门电路又称为 逻辑门电路 。
21.3.1 门电路的基本概念基本逻辑关系为,与”、“或”、“非” 三种。 下面通过例子说明逻辑电路的概念及,与”、
“或”、“非” 的意义。
下一页总目录 章目录 返回 上一页
220V
+
-
设：开关断开、灯不亮用逻辑,0‖表示，开关闭合、灯亮用 逻辑,1‖表示。
逻辑表达式,Y = A? B
1,―与”逻辑关系
―与” 逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。
0 0
0 1 0
1 1 1
01 0
0
A B YB
Y
A 状态表下一页总目录 章目录 返回 上一页
B
Y220V
A
+
-
2,―或”逻辑关系
―或” 逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。
逻辑表达式,Y = A + B
真值表
0 0
0 1 1
1 1 1
01 1
0
A B Y
下一页总目录 章目录 返回 上一页
3,―非”逻辑关系
―非” 逻辑关系是否定或相反的意思。
逻辑表达式,Y = A
状态表
1 0
1
A Y
0
Y220V A
+
-
R
下一页总目录 章目录 返回 上一页由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，
而是有一定的变化范围。
21.3 分立元件逻辑门电路门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。
门电路主要有：与门、或门、非门、与非门、
或非门、异或门等。
21.3.1 门电路的概念下一页总目录 章目录 返回 上一页电平的高低一般用,1‖和
,0‖两种状态区别，若规定高电平为,1‖，
低电平为,0‖
则称为 正逻辑 。
反之则称为 负逻辑 。若无特殊说明，均采用正逻辑。
1
0
0V
UCC
高电平低电平下一页总目录 章目录 返回 上一页
21.3.2 二极管“与” 门电路1,电路
2,工作原理输入 A,B,C全为高电平,1‖,输出 Y 为,1‖。
输入 A,B,C不全为,1‖,输出 Y为,0‖。
0V
0V
0V3V
+U
12V
R
DA
DC
A
B
Y
DB
C
3V
3V
0V
0 0 0 0
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 1
A B YC
―与” 门逻辑状态表
3V
下一页总目录 章目录 返回 上一页
21.3.2 二极管“与” 门电路
3,逻辑关系,―与” 逻辑即：有,0‖出,0‖，
全,1‖出,1‖
Y=A B C逻辑表达式：
逻辑符号：
&AB
YC
0 0 0 0
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 1
A B YC
―与” 门逻辑状态表下一页总目录 章目录 返回 上一页
21.3.3 二极管“或” 门电路 1,电路
0V
0V
0V3V
3V
3V
3V
0V
0 0 0 0
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 1
A B YC
―或” 门逻辑状态表
3V
-U
12V
R
DA
DC
A
B
Y
DB
C
2,工作原理输入 A,B,C全为低电平,0‖,输出 Y 为,0‖。
输入 A,B,C有一个为,1‖,输出 Y 为,1‖。
下一页总目录 章目录 返回 上一页
21.3.3 二极管“或” 门电路
3,逻辑关系,―或” 逻辑即：有,1‖出,1‖，
全,0‖出,0‖
Y=A+B+C逻辑表达式：
逻辑符号：
A
B Y
C
> 1
0 0 0 0
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 1
A B YC
―或” 门逻辑状态表下一页总目录 章目录 返回 上一页
21.3.4 三极管“非” 门电路
+UCC
-UBB
A RK
RB
RC
YT 1 0
截止饱和逻辑表达式,Y=A
―0‖
10―1‖
1,电路
―0‖
―1‖
A Y
―非” 门逻辑状态表逻辑符号
1A Y
下一页总目录 章目录 返回 上一页
―与非” 门电路有,0‖出,1‖，全,1‖出
,0‖
―与”门
&AB
C
Y
&AB
C
―与非”门
0 0 0 1
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 0
A B YC
―与非” 门逻辑状态表
Y=A B C逻辑表达式：
1 Y
―非”门下一页总目录 章目录 返回 上一页
―或非” 门电路有,1‖出,0‖，全,0‖出
,1‖
1 Y
―非”门 0 0 0 1
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 0
A B YC
―或非” 门逻辑状态表
―或”门
A
B
C
> 1
―或非”门
Y
A
B
C
> 1
Y=A+B+C逻辑表达式：
下一页总目录 章目录 返回 上一页例：根据输入波形画出输出波形
A
B
Y1
有,0‖出,0‖,全,1‖出
,1‖
有,1‖出,1‖,全,0‖出
,0‖
&A
B Y1
> 1A
B Y2
Y2
下一页总目录 章目录 返回 上一页
21.4 TTL门电路
(三极管 —三极管逻辑门电路 )
TTL门电路是双极型集成电路，与分立元件相比,具有速度快、可靠性高和微型化等优点,目前分立元件电路已被集成电路替代。下面介绍集成,与非”门电路的工作原理、特性和参数。
下一页总目录 章目录 返回 上一页输入级 中间级 输出级
21.4.1 TTL―与非”门电路1,电路
T5
Y
R3 R5
A
B
C
R4R
2R1
T3
T4
T2
+5V
T1
E2
E3
E1 B
等效电路
C
多发射极三极管下一页总目录 章目录 返回 上一页
T5
Y
R3 R5
A
B
C
R4R2R
1
T3 T
4T
2
+5V
T1
―1‖
(3.6V)
(1) 输入全为高电平,1‖(3.6V)时
2,工作原理
4.3V
T2,T5饱和导通钳位 2.1V
E结反偏 截止
―0‖
(0.3V)
负载电流
（灌电流）输入全高,1‖,
输出为低,0‖
1V
下一页总目录 章目录 返回 上一页
T5
Y
R3 R5
A
B
C
R4R2R
1
T3 T
4T
2
+5V
T1
2,工作原理
1V
T2,T5截止负载电流
（拉电流）
(2) 输入端有任一低电平,0‖(0.3V)
(0.3V)
―1‖
―0‖
输入有低,0‖
输出为高,1‖
流过 E结的电流为正向电流
VY? 5-0.7-0.7
=3.6V
5V
下一页总目录 章目录 返回 上一页有,0‖出,1‖
全,1‖出,0‖
―与非”逻辑关系
0 0 0 1
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 0
A B YC
―与非” 门逻辑状态表
Y=A B C逻辑表达式：
Y
&AB
C
―与非”门下一页总目录 章目录 返回 上一页
(1) 电压传输特性：
输出电压 UO与输入电压 Ui的关系。
C
D E
3,TTL―与非”门特性及参数电压传输特性测试电路
0 1 2 3
1
2
3
4
Ui /V
UO/V
&
+5V
Ui UoV V
A B
下一页总目录 章目录 返回 上一页
A B
C
D E
(2)TTL―与非”门的参数电压传输特性典型值 3.6V，
2.4V为合格典型值 0.3V，
0.4V为合格输出高电平电压 UOH
输出低电平电压 UOL
输出高电平 电压 UOH和输出低电平电压 UOL
UO/V
0 1 2 3
1
2
3
4
Ui /V
下一页总目录 章目录 返回 上一页
A B
D E
低电平噪声容限电压 UNL—保证输出高电平电压不低于额定值 90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）
电压。
UNL=UOFF –UIL
允许叠加干扰定量说明门电路抗干扰能力
UOFF U
OFF是保证输出为额定高电平的 90%时所对应的最大输入低电平电压 。
0.9UOH
输入低电平电压
UIL
0 1 2 3
1
2
3
4
Ui /V
UO/V
下一页总目录 章目录 返回 上一页输入高电平电压 UIH
A B
高电平噪声容限电压 UNH—保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）
电压。
UNH=UIH–UON
允许叠加干扰定量说明门电路抗干扰能力
UON UON是保证输出为额定低电平时所对应的 最小输入高电平电压 。
D E
0 1 2 3
1
2
3
4
Ui /V
UO/V
下一页总目录 章目录 返回 上一页指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于 TTL―与非”门 NO? 8。
输入高电平电流 IIH和输入低电平电流 IIL
当某一输入端接 高电平,其余输入端接低电 平时,流入该输入端的电流,称为高电平输入电流
IIH（?A）。
当某一输入端接 低电平,其余输入端接高电平时,流出该输入端的电流,称为低电平输入电流
IIL（ mA）。
扇出系数 NO
下一页总目录 章目录 返回 上一页
1
0
当某一输入端接 低电平,其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流
IIL （ mA）。
若要保证输出为高电平，则对电阻值有限制
R IIL< UNL
& &
Y
1
1R
下一页总目录 章目录 返回 上一页平均传输延迟时间 tpd
50%
50%
tpd1 tpd2
2
pt2pt1
pd
ttt?
TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。
输入波形 ui
输出波形 uO
下一页总目录 章目录 返回 上一页
21.4.2 三态输出“与非”
门当控制端为高电平
,1‖时，
实现正常的“与非”
逻辑关系
Y=A?B
―1‖
控制端
D
E
1,电路
T5
Y
R3 R5
A
B
R4R2R
1
T3 T
4T
2
+5V
T1
截止下一页总目录 章目录 返回 上一页
21.4.2 三态输出“与非”门
―0‖
控制端
D
E T5
Y
R3 R5
A
B
R4R2R
1
T3 T
4T
2
+5V
T1
1,电路导通
1V 1V
截止截止当控制端为低电平
,0‖时，
输出 Y处于开路状态，也称为高阻状态。
下一页总目录 章目录 返回 上一页
&
Y
E
B
A
逻辑符号
0 高阻
0 0 1 1
0 1 1 1
1 0 1 1
1 1 1 0
表示任意态
21.4.2 三态输出“与非”门三态输出“与非”状态表
A B E Y
输出高阻
1?E
0?E
ABY?
功能表下一页总目录 章目录 返回 上一页三态门应用,可实现用 一条 总线分时传送几个不同的数据或控制信号。
―1‖
―0‖
―0‖
如图所示：
总线
&A1
B1
E1
&A2
B2
E2
&A3
B3
E3
A1 B1
下一页总目录 章目录 返回 上一页
1,电路 有源负载
& Y
C
B
A
逻辑符号
T5
Y
R3
A
B
C
R2R1
T2
+5V
T1
RL
U
21.4.3 集电极开路“与非”门电路 (OC
门 )
下一页总目录 章目录 返回 上一页
OC门的特点：
1.输出端可直接驱动负载如：
Y
&
C
B
A
KA
+24V
KA
~220
2.几个输出端可直接相联
&A1B
1
C1
Y1
&A2B
2
C2
Y2
&A3B
3
C3
Y3
U
RL
Y
―1‖
―0‖
―0‖
―0‖
―0‖
下一页总目录 章目录 返回 上一页
OC门的特点：
1.输出端可直接驱动负载如：
Y
&
C
B
A
KA
+24V
KA
~220
2.几个输出端可直接相联
&A1B
1
C1
Y1
&A2B
2
C2
Y2
&A3B
3
C3
Y3
U
RL
Y
―1‖
―0‖
―0‖
―1‖
―线与” 功能
0
下一页总目录 章目录 返回 上一页
21.5 MOS门电路
21.5.1 NMOS门电路
1,NMOS―非”门电路?gm1>>gm2
T1的导通电阻
<< T2的导通电阻
―1‖
导通
―0‖
―0‖
―1‖
截止即,T1的导通管压降
<< T2的导通管压降
+UDD
A
Y
T1
T2
负载管驱动管始终导通下一页总目录 章目录 返回 上一页
2,NMOS―与 非”门电路
―1‖―0‖
有,0‖全,1‖
3,NMOS―或 非”门电路有,1‖
―0‖
全,0‖
―1‖Y=A B
Y=A+B
负载管 +UDD
B
Y
T2
T3
A
T1
Y
+UDD
T3
A
T1
B
T2
负载管下一页总目录 章目录 返回 上一页
21.5.2 CMOS门电路
1.CMOS―非” 门电路
D
SG
S
D
G
+UDD
A Y
T1
T2 PMOS管
NMOS管
CMOS 管负载管驱动管
(互补对称管 )
A=―1‖时,T1导通，
T2截止,Y=“0”
A=―0‖时,T1截止，
T2导通,Y=“1”
Y= A
下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
UDD
ui
T1
T2
C
C
uO
控制极控制极
（ 1）电路 （ 2）工作原理设：
3VT?V
10V
0V 可见 ui在 0~10V连续变化时，至少有一个管子导通，传输门打开，
（相当于开关接通）
ui可传输到输出端，即
uO= ui，所以 COMS传输门可以传输模拟信号，
也称为 模拟开关 。
（ 0~7V）
导通
（ 3~10V）
导通下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
UDD
ui
T1
T2
C
C
uO
控制极控制极
0V
10V
可见 ui在 0~10V连续变化时，两管子均截止，
传输门关断，（相当于开关断开） ui不能传输到输出端。
（ 0~10V）
截止截止结论,C=“1”( C=“0”) 时传输门开通。
C=“0”( C=“1”) 时传输门关断。
（ 2）工作原理设：
3VT?V
下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
TGui uO
C
C
逻辑符号开关电路
TGui ui
C
C
1―1‖
开通
TGui ui
C
C
1―0‖
关断下一页总目录 章目录 返回 上一页
(1) 静态功耗低（每门只有 0.01mW,TTL每门 10mW)
(2) 抗干扰能力强
(3) 扇出系数大
(4) 允许电源电压范围宽 ( 3 ~ 18V )
(1) 速度快
(2) 抗干扰能力强
(3) 带负载能力强下一页总目录 章目录 返回 上一页
21.6 逻辑代数逻辑代数 （又称布尔代数）,它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量,但变量的取值只有,0‖，
,1‖两种，分别称为逻辑,0‖和逻辑,1‖。 这里,0‖和,1‖并不表示数量的大小，而是表示两种相互对立的逻辑状态。
逻辑代数所表示的是 逻辑关系,而不是数量关系。这是它与普通代数的本质区别 。
下一页总目录 章目录 返回 上一页
1,常量与变量的关系
21.6.1 逻辑代数运算法则
2,逻辑代数的基本运算法则自等律 AAAA 10
0-1律 0011 AA
重叠律 AAAAAA
还原律 AA?
互补律 01 AAAA
交换律 ABBAABBA
下一页总目录 章目录 返回 上一页
2,逻辑代数的基本运算法则普通代数不适用！
证,
CBABCAAA
结合律 )()( CBACBA
)()( CBACBA
分配律 CABACBA )(
)()()( CABACBA
)()( CABA
BCBCAA )(
BCBCA )(1
BCA
A+1=1
A A=A.
下一页总目录 章目录 返回 上一页
1 1
0 0
1
1 1
1
1
1
0 0
反演律 BABA BABA
列状态表证明：
A B
0 0
0 1
1 0
1 1
1 1
1 0
0 1
0 0
A B BA? BA? BA? BA?
0 0
0 0
吸收律
(1) A+AB = A
(2) A(A+B) = A 对偶式下一页总目录 章目录 返回 上一页对偶关系,将某逻辑表达式中的 与 (? )换成或
(+)，或 (+)换成与 (? ),得到一个新的逻辑表达式，即为原逻辑式的 对偶式 。 若原逻辑恒等式成立，则其对偶式也成立。
证明,
BAAABA )(
A+AB = A BAABABAA
ABBAA )(
BABAA )(（ 3）
（ 4） 对偶式
ABABA ))((
ABAAB )(（ 5）
（ 6）
对偶式下一页总目录 章目录 返回 上一页
21.6.2 逻辑函数的表示方法表示方法 逻辑式逻辑状态表逻辑图卡诺图下面举例说明这四种表示方法。
例,有一 T形走廊，在相会处有一路灯，在进入走廊的 A,B,C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，
灯灭；三个开关同时闭合，灯亮。设 A,B,C代表三个开关（输入变量）； Y代表灯（输出变量）。
下一页总目录 章目录 返回 上一页
1,列逻辑状态表设：开关闭合其状态为,1‖，断开为,0‖
灯亮状态为,1‖，灯灭为,0‖
用输入、输出变量的逻辑状态
（,1‖或,0‖）
以表格形式来表示逻辑函数。
三输入变量有八种组合状态
n输入变量有 2n种组合状态
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
2,逻辑式取 Y=―1‖( 或 Y=―0‖ ) 列逻辑式取 Y = ―1‖
用,与”“或”“非” 等运算来表达逻辑函数的表达式。
(1)由逻辑状态表写出逻辑式对应于 Y=1,若输入变量为
,1‖，则取输入变量本身 (如
A )； 若输入变量为,0‖则取其反变量 (如 A )。
一种组合中，输入变量之间是“与”关系，
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页各组合之间是“或”关系
ABCCBACBACBAY
2,逻辑式反之，也可由逻辑式列出状态表。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
3,逻辑图
Y
C
B
A &
&
&
&
&&
&
>1
C
B
A
下一页总目录 章目录 返回 上一页
21.6.3 逻辑函数的化简由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若 经过简化，则可使用较少的逻辑门实现同样的逻辑功能。 从而可节省器件，降低成本，提高电路工作的可靠性。
利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。
化简方法 公式法卡诺图法下一页总目录 章目录 返回 上一页
1.用,与非”门构成基本门电路
(2)应用“与非”门构成“或”门电路
(1) 应用“与非”门构成“与”门电路
A
Y&
B
&
B
A
Y
&
&
&
由逻辑代数运算法则,ABABY
由逻辑代数运算法则：
BABABAY
下一页总目录 章目录 返回 上一页
& YA
(3) 应用“与非”门构成“非”门电路
(4) 用“与非”门构成“或非”门
Y
B
A &
&
& &
AY?
由逻辑代数运算法则,BABABAY
下一页总目录 章目录 返回 上一页例 1,化简
2.应用逻辑代数运算法则化简
（ 1）并项法
CABCBACBAABCY
)()( BBCABBAC
CAAC A?
例 2,化简 CBCAABY
（ 2）配项法
)( AACBCAAB
CBACACABAB
CAAB
下一页总目录 章目录 返回 上一页
BABAA
例 3,化简 CBACBAABCY
（ 3）加项法
A B CCBACBAA B C
ACBC
CBCBA )(
CBCBA
CBA
（ 4）吸收法吸收
BAAB
CBACBAY例 4,化简下一页总目录 章目录 返回 上一页例 5,化简
DBCDCBADABA B CY
DBABCDCBAA B C
DBCDCBAAB
DBCDCBAB
)( DCBCDAB
CDBCDAB
)( DADBCDCBAA B C
吸收吸收吸收
BCDAB CDB
吸收下一页总目录 章目录 返回 上一页
3.应用卡诺图化简卡诺图,是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。
（ 1）最小项,对于 n输入变量有 2n种组合,其相应的乘积项也有 2n个，则每一个 乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。
如：三个变量，有 8种组合，最小项就是 8个，卡诺图也相应有 8个小方格。
在卡诺图的行和列分别标出变量及其状态。
下一页总目录 章目录 返回 上一页
(2) 卡诺图
B
A 0
1
0
1
BA BA
BA BA
二变量
BCA 00
1
0
0m
01 11 10
三变量
1m 3m 2m
4m 5m 7m 6m
二进制数对应的十进制数编号
AB 00
0m
01 11 10
1m 3m 2m
4m 5m 7m 6m
CD
00
01
11
10
四变量
12m 12m 15m 14m
8m 9m 11m 10m
任意两个相邻最小项之间只有一个变量改变下一页总目录 章目录 返回 上一页
( 2)卡诺图
（ a)根据状态表画出卡诺图如,ABC00
1
0
01 11 10
1 1
1 1
将输出变量为,1‖的填入对应的小方格,为
,0‖的可不填。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
( 2)卡诺图
（ b)根据逻辑式画出卡诺图
ABC00
1
0
01 11 10
1 1
1 1
将逻辑式中的最小项分别用,1‖填入对应的小方格。如果逻辑式中最小项不全，可不填。
如,ABCCBACBACBAY
注意,如果逻辑式不是由最小项构成，一般应先化为最小项，或按 例 7方法填写。
下一页总目录 章目录 返回 上一页
( 3)应用卡诺图化简逻辑函数
ABC00
1
0
01 11 10
1
11 1
例 6,ABCCABCBABCAY
用卡诺图表示并化简。
解,? (a)将取值为,1‖的相邻小方格圈成圈，
步骤
1.卡诺图
2.合并最小项
3.写出最简“与或”逻辑式
(b)所圈取值为,1‖的相邻小方格的个数应为 2n,(n=0,1,2…)
下一页总目录 章目录 返回 上一页
( 3)应用卡诺图化简逻辑函数
ABC00
1
0
01 11 10
1
11 1
解：
三个圈最小项分别为：
合并最小项
ABCCBA?
ABCBCA?
CABABC?
BC?
AC?
AB?
写出简化逻辑式
ABACBCY
卡诺图化简法：保留一个圈内最小项的 相同变量，
而消去 相反变量。
下一页总目录 章目录 返回 上一页
00ABC
1
0
01 11 10
1
1
1 1
解：
写出简化逻辑式
CACBY
多余
AB 00 01 11 10CD
00
01
11
10
1 1
1 1
相邻
DBY?
例 6,应用卡诺图化简逻辑函数
CBABCACBACBAY(1)
(2) DCBADCBADCBADCBAY
下一页总目录 章目录 返回 上一页解：
写出简化逻辑式
DBAY
AB 00 01 11 10CD
00
01
11
10
1
例 7,应用卡诺图化简逻辑函数
DBDBCBAAY
1
11 1
1 1 1
1
1
含 A均填,1‖
注意：
1.圈的个数应最少
2.每个“圈”要最大
3.每个“圈”至少要包含一个未被圈过的最小项。
下一页总目录 章目录 返回 上一页
21.7 组合逻辑电路的分析与综合组合逻辑电路,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。
组合逻辑电路框图
X1
Xn
X2 Y2
Y1
Yn
.,
.组合逻辑电路输入 输出下一页总目录 章目录 返回 上一页
21.7.1 组合逻辑电路的分析
(1) 由逻辑图写出输出端的逻辑表达式
(2) 运用逻辑代数化简或变换
(3) 列逻辑状态表
(4) 分析逻辑功能已知逻辑电路 确定 逻辑功能分析步骤：
下一页总目录 章目录 返回 上一页例 1,分析下图的逻辑功能
(1) 写出逻辑表达式
Y = Y2 Y3 = A AB B AB..,
A B.
.A B.A
.,A BB
Y1,A
B
&&
&
&
Y
Y3
Y2
..
下一页总目录 章目录 返回 上一页
(2) 应用逻辑代数化简
Y = A AB B AB..,
= A AB +B AB.,
= AB +AB
反演律
= A (A+B) +B (A+B).,
反演律
= A AB +B AB.,
下一页总目录 章目录 返回 上一页
(3) 列逻辑状态表
A B Y
0
0
1
1
0
0
1
1
1
0
01
Y= AB +AB
=A B
逻辑式
(4) 分析逻辑功能输入 相同 输出为,0‖,输入 相异 输出为,1‖，
称为,异或”逻辑 关系。这种电路称“异或”
门。
=1A
B Y
逻辑符号下一页总目录 章目录 返回 上一页
(1) 写出逻辑式例 2,分析下图的逻辑功能
,A B.
Y = AB AB.
A?B
化简
&
&
1
1
.BA
Y&
A
B
= AB +AB
下一页总目录 章目录 返回 上一页
(2) 列逻辑状态表
Y= AB +AB
(3) 分析逻辑功能输入 相同 输出为,1‖,输入相异输出为,0‖,
称为“判一致电路” (―同或门” ),可用于判断各输入端的状态是否相同。
=A B
逻辑式
=1A
B Y
逻辑符号
=A B
A B Y
0
0
1
1
0
0
1
0
0
1
11
下一页总目录 章目录 返回 上一页例 3,分析下图的逻辑功能
Y
&
&
1
.
B
A
&
C
1
0
1 A
A
写出逻辑式,=AC +BCY=AC? BC
设,C=1
封锁打开选通 A信号下一页总目录 章目录 返回 上一页
B
Y
&
&
1
.
B
A
&
C
0 0
1
设,C=0封锁选通 B信号打开例 3,分析下图的逻辑功能
B
写出逻辑式,=AC +BCY=AC? BC
下一页总目录 章目录 返回 上一页
21.7.2 组合逻辑电路的综合根据逻辑功能要求 逻辑电路设计
(1) 由逻辑要求，列出逻辑状态表
(2) 由逻辑状态表写出逻辑表达式
(3) 简化和变换逻辑表达式
(4) 画出逻辑图设计步骤如下：
下一页总目录 章目录 返回 上一页例 1,设计一个三变量奇偶检验器。
要求,当输入变量 A,B,C中有奇数个同时为,1‖时，输出为,1‖，否则为,0‖。用“与非”
门实现。
(1) 列逻辑状态表
(2) 写出逻辑表达式取 Y=―1‖( 或 Y=―0‖ ) 列逻辑式取 Y = ―1‖
对应于 Y=1,若输入变量为
,1‖,则取输入变量本身 (如
A )； 若输入变量为,0‖则取其反变量 (如 A )。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
CBACBACBACBAY
ABCCBACBACBAY
BCACBACBACBA
(3) 用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系
ABC00
1
0
01 11 10
1 1
1 1
由卡图诺可知，该函数不可化简。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
(4) 逻辑图
Y
C
B
A0
1
1 0
0
1 1
1
1
1
0
&
&
&
&
&&
&
&
1
0
1
0
下一页总目录 章目录 返回 上一页例 2,某工厂有 A,B,C三个车间和一个自备电站，站内有两台发电机 G1和 G2。 G1的容量是 G2的两倍。如果一个车间开工，只需 G2运行即可满足要求；如果两个车间开工，只需 G1运行，如果三个车间同时开工，则 G1和 G2均需运行。试画出控制 G1和 G2运行的逻辑图。
设,A,B,C分别表示三个车间的开工状态：
开工为,1‖，不开工为,0‖；
G1和 G2运行为,1‖，不运行为,0‖。
(1) 根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取,0‖、,1‖
的含义 。
下一页总目录 章目录 返回 上一页逻辑要求：如果一个车间开工，只需 G2运行即可满足要求；如果两个车间开工，只需 G1运行，如果三个车间同时开工，则 G1
和 G2均需运行。
开工 ―1‖ 不开工 ―0‖
运行 ―1‖ 不运行 ―0‖
(1) 根据逻辑要求列状态表
0
1
1
1
0
0
1
0
1
0
0
0
1
1
0
1
1 0 1
0 0 1
0 1 0
0 1 1
1 0 0
1 1 0
1 1 1
0 0 0
A B C G1 G2
下一页总目录 章目录 返回 上一页
(2) 由状态表写出逻辑式
A B CCABCBABCA1G
A B CCBACBACBA2G
ABC00
1
0
01 11 10
1
11 1
或由卡图诺可得相同结果
ACBCAB1G
(3) 化简逻辑式可得：
1 0 1
0 0 1
0 1 0
0 1 1
1 0 0
1 1 0
1 1 1
0 0 0 0
1
1
1
0
0
1
0
A B C G1 G2
1
0
0
0
1
1
0
1
下一页总目录 章目录 返回 上一页
(4) 用“与非”门构成逻辑电路
ACBCAB1G ACBCAB
A BCCBACBACBA2G
A B CCBACBACBA2G
由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。
ABC 00
1
0
01 11 10
1 1
1 1
下一页总目录 章目录 返回 上一页
(5) 画出逻辑图
A B C A B C
&& & &
&
& & &
&
G1 G2
下一页总目录 章目录 返回 上一页
21.8 加法器
21.8.1 二进制十进制,0~9十个数码，“逢十进一”。
在数字电路中，常用的组合电路有加法器、
编码器、译码器、数据分配器和多路选择器等。
下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。
在数字电路中，为了把电路的两个状态 (―1‖
态和,0‖态 )与数码对应起来，采用 二进制 。
二进制,0,1两个数码，“逢二进一”。
下一页总目录 章目录 返回 上一页
21.8 加法器加法器,实现二进制加法运算的电路进位如：
0 0
0 0
1
1+ 1
0
1
0
1
010
不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现下一页总目录 章目录 返回 上一页
21.8.1 半加器半加：实现两个一位二进制数相加，不考虑来自低位的进位。
A
B两个输入 表示两个同位相加的数两个输出 S
C
表示半加和表示向高位的进位逻辑符号：
半加器：
CO
A
B
S
C
下一页总目录 章目录 返回 上一页半加器逻辑状态表
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
逻辑表达式
BABABAS
ABC?
逻辑图
&
=1.,A
B S
C
ABC?
下一页总目录 章目录 返回 上一页
21.8.2 全加器输入
Ai
表示两个同位相加的数B
i
Ci-1 表示低位来的进位输出 表示本位和表示向高位的进位Ci
Si
全加：实现两个一位二进制数相加，且考虑来自低位的进位。
逻辑符号：
全加器：
Ai
Bi
Ci-1
Si
CiCO
CI
下一页总目录 章目录 返回 上一页
(1) 列逻辑状态表
(2) 写出逻辑式
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii1iiii CBACBACBACBAC
1ii1iiii CACBBA
1iii CBA
Ai Bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
下一页总目录 章目录 返回 上一页
1ii1iiiii CACBBAC
1iiii CBAS
逻辑图
&
=1
>1
Ai
Ci
Si
Ci-1Bi
&
&
半加器构成的全加器
>1
Bi
Ai
Ci-1 Si
Ci
CO
CO
下一页总目录 章目录 返回 上一页
21.9 编码器把二进制码按一定规律编排，使每组代码具有一特定的含义,称为编码。
具有编码功能的逻辑电路称为编码器。
n 位二进制代码有 2n种组合，可以表示 2n
个信息。
要表示 N个信息所需的二进制代码应满足
2n? N
下一页总目录 章目录 返回 上一页
21.9.1 二进制编码器将输入信号编成二进制代码的电路。
2n个 n位编码器高低电平信号二进制代码下一页总目录 章目录 返回 上一页
(1) 分析要求：
输入有 8个信号,即 N=8，根据 2n? N 的关系，
即 n=3，即输出为三位二进制代码。
例,设计一个编码器，满足以下要求：
(1) 将 I0,I1,… I7 8个信号编成二进制代码。
(2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。
(3) 设输入信号高电平有效。
下一页总目录 章目录 返回 上一页
0 0 1
0 1 1
1 0 1
0 0 0
0 1 0
1 0 0
1 1 0
1 1 1
I0
I1
I2
I3
I4
I5
I6
I7
(2) 列编码表：
输入 输 出Y
2 Y1 Y0
下一页总目录 章目录 返回 上一页
(3) 写出逻辑式并转换成“与非”式
Y2 = I4 + I5 + I6 +I7
= I4 I5 I6 I7.,,
= I4+ I5+ I6+ I7
Y1 = I2+I3+I6+I7
= I2 I3 I6 I7.,,
= I2 + I3 + I6+ I7
Y0 = I1+ I3+ I5+ I7
= I1 I3 I5 I7.,,
= I1 + I3+ I5 + I7
下一页总目录 章目录 返回 上一页
(4) 画出逻辑图
1 0 0 0 0 0 0
0
1 1 1
I7 I6 I5 I4 I3 I1I2
& & &
1 111111
Y2 Y1 Y0
下一页总目录 章目录 返回 上一页将十进制数 0~9 编成二进制代码的电路
21.9.2 二 –十进制编码器表示十进制数
4位10个编码器高低电平信号二进制代码下一页总目录 章目录 返回 上一页列编码表：
四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示 0~9
十个数码，最常用的是 8421码。
0
0
0
输 出输 入
Y1Y2 Y0
0 (I0)
1 (I1)
2 (I2)
3 (I3)
4 (I4)
5 (I5)
6 (I6)
7 (I7)
8 (I8)
9 (I9)
Y3
0
0
0
1
1
1
0
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
1
1
0
0
0
0
0
000
00
1
1 1
8421BCD码编码表下一页总目录 章目录 返回 上一页写出逻辑式并化成“或非”门和“与非”
门
Y3 = I8+I9
.= I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7
Y0 = I1 +I3 +I5 +I7 +I9
.= I1+I9 I3 +I7 I5 +I7.
.= I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7
下一页总目录 章目录 返回 上一页画出逻辑图
1 0 0000000
111011
0 1 0 0
1 & & &
> 1> 1 > 1 > 1 > 1> 1
I1I2I3I4I5I6I7I8I9
Y3 Y2 Y1 Y0
下一页总目录 章目录 返回 上一页法二：
98983,IIIIY
765476542 IIIIIIIIY
763276321 IIIIIIIIY
97531
975310
IIIII
IIIIIY
7I
下一页总目录 章目录 返回 上一页十键 8421码编码器的逻辑图
+5V
& Y
3
& Y
2
& Y
1
& Y
0
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9
1K?× 10
S0
0 1
S1
2
S2
3
S3
4
S4
5
S5
6
S6
7
S7
8
S8
9
S9
下一页总目录 章目录 返回 上一页当有 两个或两个以上 的信号同时输入编码电路，
电路只能对其中一个优先级别高的信号进行编码。
即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。
21.9.3 优先编码器下一页总目录 章目录 返回 上一页
CT74LS4147 编码器功能表
I9 Y0I8 I7 I6 I5 I4 I3 I2 I1 Y1Y2Y3
1 1 1 1 1 1 1 1 1 1 1 1 1
输 入 (低电平有效 ) 输 出 (8421反码 )
0 0 1 1 0
1 0 0 1 1 1
1 1 0 1 0 0 0
1 1 1 0 1 0 0 1
1 1 1 1 0 1 0 1 0
1 1 1 1 1 0 1 0 1 1
1 1 1 1 1 1 0 1 1 0 0
1 1 1 1 1 1 1 0? 1 1 0 1
1 1 1 1 1 1 1 1 0 1 1 1 0
下一页总目录 章目录 返回 上一页例,CT74LS147集成优先编码器 (10线 -4线 )
T4147引脚图低电平有效
G N D 1287654 YYIIIII
091233CC N YIIIIYU
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
CT74LS4147
下一页总目录 章目录 返回 上一页
21.10 译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。
21.10.1 二进制译码器
8个3位译码器二进制代码高低电平信号下一页总目录 章目录 返回 上一页状 态 表例,三位二进制译码器（输出高电平有效）
输 入
A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
输 出下一页总目录 章目录 返回 上一页写出逻辑表达式
Y0=A B C Y1=A B C
Y2=A B C Y3=A B C
Y7=A B C
Y4=A BC
Y6=A B C
Y5=A B C
下一页总目录 章目录 返回 上一页逻辑图
CBA
1 1 1
&& & & && &&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 1 1
1 0 0
1000 0 0 0 0
A
A
B
B
C
C
下一页总目录 章目录 返回 上一页例,利用译码器分时将采样数据送入计算机总线
0A
S
2-4线译码器
A B C D
三态门三态门三态门
0Y 1Y 2Y
三态门时，当 0?S
译码器工作
3Y
1A
AE BE CE DE
下一页总目录 章目录 返回 上一页总线时，当 0?S
译码器工作工作原理,(以 A0A1= 00为例 )
0
0
0
总线
0A
S
2-4线译码器
A B C D
AE BE CE DE三态门三态门三态门
0Y 1Y 2Y
三态门
3Y
1A
脱离总线数据全为,1‖
下一页总目录 章目录 返回 上一页总线
0A
S
2-4线译码器
A B C D
三态门三态门三态门
0Y 1Y 2Y
三态门时，当 0?S
译码器工作
3Y
1A
AE BE CE DE
工作原理,(以 A0A1= 00为例 )
0
0
0
脱离总线数据全为,1‖
下一页总目录 章目录 返回 上一页
CT74LS139型译码器
(a) 外引线排列图； (b) 逻辑图
(a)
GND
1Y3
1Y2
1Y1
1Y0
1A1
1A0
1S
8
7
6
5
4
3
2
1
2Y2
2Y3
2Y1
1Y0
2A1
2A0
2S
+UCC
10
9
16
15
14
13
12
11
CT
74L
S139
(b)
1
1
1
1
1
& Y
0
& Y
1
& Y
2
& Y
3
S
A0
A1
双 2/4 线译码器 A0,A1是输入端
Y0~Y3是输出端 S 是使能端下一页总目录 章目录 返回 上一页输 入 输 出
S A0A1 Y0
1 1
0 0 0
0 0 1
1 00
1 10 1
1
1
0
139功能表
Y1Y2Y3
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
CT74LS139型 译码器双 2/4 线译码器
A0,A1是输入端
Y0~Y3是输出端
S 是使能端
S = 0时译码器工作输出低电平有效下一页总目录 章目录 返回 上一页
20.10.2 二 -十进制显示译码器在数字电路中，常常需要 把运算结果用十进制数显示出来,这就要用 显示译码器 。
二十进制代码译码器驱动器显示器下一页总目录 章目录 返回 上一页
gf
e
d
c
b
a
1,半导体数码管 由七段发光二极管构成例,共阴极接法
a b c d e f g
0 1 1 0 0 0 0
1 1 0 1 1 0 1
低电平时发光高电平时发光 共阳极接法a b c gd e f
+
共阴极接法
a b c d e f g
下一页总目录 章目录 返回 上一页
2,七段译码显示器
Q3
Q2
Q1
Q0 a
gf
ed
cb译码器二十进制代码
(共阴极 )
1
0
0
1 0
11
11
11
7个4位下一页总目录 章目录 返回 上一页七段显示译码器状态表
gf
e
d
c
b
a Q3 Q2 Q1 Q0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 1 0 1 1 9
输 入 输 出 显示数码下一页总目录 章目录 返回 上一页
BS204
A0
A1
A2
A3
CT74LS247
+5V
来自计数七段译码器和数码管的连接图
510Ω× 7
a
b
c
d
e
f
g
RBI BI
LTA1 1
A2 2
LT 3
BI 4
RBI 5
A3 6
A0 7
GND 8 9
11
10
12
13
14
15
16 +UCC
CT
74
LS2
47
CT74LS247型译码器的外引线排列图
a
b
c
d
e
f
g
动画下一页总目录 章目录 返回 上一页
21.11 数据分配器和数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。
使能端多路选择器 多路分配器发送端接收端
IY
D0
D1
D2
D3
S
A1A0
传输线
A0A1
D0
D1
D2
D3
S
数据选择控制数据分配控制下一页总目录 章目录 返回 上一页
21.11.1 数据选择器从 多路 数据中选择其中所需要的 一路 数据输出。
例,四选一数据选择器输入数据输出数据使能端
D0
D1
D2
D3
W
S
A1A0
控制信号下一页总目录 章目录 返回 上一页
1 1
&
1 1
1
&
&
&
>1 Y
D0
D1
D2
D3
A0
A1
S 1 0
0
0
0
0
0
―与”门被封锁，
选择器不工作。
CT74LS153型 4选 1数据选择器下一页总目录 章目录 返回 上一页
1 1
&
1 1
1
&
&
&
>1 Y
D0
D1
D2
D3
A0
A1
S 0 1
D0
0
0
0
―与”门打开，选择器工作。
由控制端决定选择哪一路数据输出。
选中
D0
0
0
1
1 0
0
CT74LS153型 4选 1数据选择器动画下一页总目录 章目录 返回 上一页由逻辑图写出逻辑表达式
SAADSAADSAADSAADY 013012011010
CT74LS153功能表使能 选 通 输出
S A0A1 Y
1 0
0 0 0
0 0 1
1 00
1 10 D3
D2
D1
D0
1S A1 1D3 1D21D11D01W 地
CT74LS153
(双 4选 1)
2D32D22D12D02WA02SUCC
15 14 13 12 11 10 916
1 32 4 5 6 7 8
正常工作。时禁止选择；时,S,Y,S 001 11
多路选择器广泛应用于多路模拟量的采集及 A/D
转换器中。
下一页总目录 章目录 返回 上一页用 2片 CT74LS153多路选择器选择 8路信号
1;00 12 选通芯片,SA
。20,1 22 选通芯片 SA
若 A2A1A0=010,输出选中 1D2路的数据信号。
CT74LS153
(双 4选 1)
2D32D22D12D02WA02SUCC
15 14 13 12 11 10 916
1S A1 1D3 1D21D11D01W地
1 32 4 5 6 7 8
A0A1A2
1
下一页总目录 章目录 返回 上一页
16选 1数据选择器
(1)
1
A2A
1A
0 A0
A1
A2
(2)
≥1 Y
D7D6 D1D0 D15 D14 D9D8...
D15D14..,D9D8
...
D0D1...D6D7
SS
A
B
C
S
Y1 Y3
用 2片 CT74LS151型 8选 1数据选择器构成具有
16选 1功能的数据选择器第二片工作。时 第一片工作时,1 ;,011SS
下一页总目录 章目录 返回 上一页
CT74LS151功能表选通 选 择 输出
S A0A2 Y
1 0
0
0
0
0 D3
D2
D1
D0
A2
0 D4
0 D5
0 D6
0 D7
0 0
0 1
0 1
0
0
0 01
1
1 00
1 10
1 01
1 11
下一页总目录 章目录 返回 上一页例,
用 CT74LS151型 8选 1数据选择器实现逻辑函数式
Y=AB+BC+CA
解：将逻辑函数式用最小项表示
A B CCABCBABCA
BBCAAABCCCBAY
)()()(
将输入变量 A,B,C分别对应地接到数据选择器的选择端 A2,A1,A0。 由状态表可知,将数据输入端 D3,D5,D6,D7 接 ―1‖,其余输入端接 ―0‖,即可实现输出 Y，如图所示。
下一页总目录 章目录 返回 上一页将输入变量 A,B,C分别对应地接到数据选择器的选择端 A2,A1,A0。 由状态表可知,将数据输入端 D3,
D5,D6,D7 接 ―1‖,其余输入端接 ―0‖,即可实现输出 Y,
如图所示 。 。
CT74LS151功能表选通 选 择 输出
S A0A2 Y
1 0
0
0
0
0 D3
D2
D1
D0
A2
0 D4
0 D5
0 D6
0 D7
0 0
0 1
0 1
0
0
0 01
1
1 00
1 10
1 01
1 11
CT74LS151AB
C
Y
S D7 D6 D5 D4 D3 D2 D1 D0
―1‖
下一页总目录 章目录 返回 上一页
21.11.2 数据分配器将一个数据 分时 分送到多个输出端输出。
数据输入控制信号使能端
D
Y0
Y1
Y2
Y3
S
A1 A0
数据输出端确定芯片是否工作确定将信号送到哪个输出端下一页总目录 章目录 返回 上一页数据分配器的功能表
Y3 Y2 Y1 Y0
使能 控 制 输 出
S A0A1
1 0
0 0 0
0 0 1
1 00
1 10 D
0
0
0
0
0
D
0
0
0
0
0
D
0
0
0
0
0
D
下一页总目录 章目录 返回 上一页
21.12 应用举例
21.12.1 交通信号灯故障检测电路交通信号灯在正常情况下,红灯 (R)亮 ——停车，
黄灯 (Y)亮 ——准备,绿灯 (G)亮 ——通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。
解：
灯亮 —“1” 表示，灯灭 —“0” 表示，
故障 —“1” 表示，正常 —“0” 表示，
输入信号三个，输出信号一个动画下一页总目录 章目录 返回 上一页
(1) 列逻辑状态表
(2) 写出逻辑表达式
R YGGRY
GYRYGRGYRF
(3) 化简可得,
RYGRYGGYRF
为减少所用门数,将上式变换为,
YGG)R ( YGYR
RGG)R ( YGYRF
0 0 0 1
R Y G F
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
下一页总目录 章目录 返回 上一页
(4) 画 逻辑图
F
G
Y
R &
>1
>1
& >1
>1
KA KA
发生故障时,F=1，晶体管导通,继电器 KA
通电，其触点闭合,故障指示灯亮。
21.1 脉冲信号
21.2 晶体管的开关作用
21.3 分立元件门电路
21.6 逻辑代数
21.5 MOS门电路
21.4 TTL门电路
21.7 组合逻辑电路的分析与综合
21.8 加法器
21.9 编码器
21.10 译码器和数字显示
21.10 数据分配器和数据选择器
21.12 应用举例下一页总目录 章目录 返回 上一页
1,掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路,CMOS门电路的特点。
3,会分析和设计简单的组合逻辑电路。
4,理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。
5,学会数字集成电路的使用方法。
本章要求：
2,会用逻辑代数的基本运算法则化简逻辑函数。
第 21章 门电路和组合逻辑电路下一页总目录 章目录 返回 上一页模拟信号,随时间连续变化的信号
21.1 脉冲信号模拟信号数字信号电子电路中的信号
1,模拟信号正弦波信号
t
三角波信号
t
下一页总目录 章目录 返回 上一页处理模拟信号的电路称为模拟电路 。 如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。
在模拟电路中,晶体管三极管通常工作在放大区。
2,脉冲信号是一种跃变信号，并且持续时间短暂。
尖顶波
t
矩形波
t
下一页总目录 章目录 返回 上一页处理数字信号的电路称为数字电路,它注重研究的是输入、输出信号之间的逻辑关系。
在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。
脉冲信号 正脉冲,脉冲跃变后的值比初始值高负脉冲,脉冲跃变后的值比初始值低如：
0
+3V 0
-3V 正脉冲
0
+3V 0
-3V
负脉冲下一页总目录 章目录 返回 上一页脉冲幅度 A
脉冲上升沿 tr 脉冲周期 T
脉冲下降沿 tf
脉冲宽度 tp
脉冲信号的部分参数：
A
0.9A
0.5A
0.1A tp
tr tf
T
实际的矩形波下一页总目录 章目录 返回 上一页
R
21.2 晶体管的开关作用
1,二极管的开关特性导通截止相当于开关断开相当于开关闭合
S
3V
0V
S
R
R
D 3V
0V
下一页总目录 章目录 返回 上一页
2,三极管的开关特性饱和截止
3V
0V uO? 0
相当于开关断开相当于开关闭合
uO? UCC
+UCC
ui
RB
RC
uO
T
uO
+UCC
RC
E
C
uO
+UCC
RC
E
C
3V
0V
下一页总目录 章目录 返回 上一页
21.3 分立元件门电路逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系
(因果关系 )，所以门电路又称为 逻辑门电路 。
21.3.1 门电路的基本概念基本逻辑关系为,与”、“或”、“非” 三种。 下面通过例子说明逻辑电路的概念及,与”、
“或”、“非” 的意义。
下一页总目录 章目录 返回 上一页
220V
+
-
设：开关断开、灯不亮用逻辑,0‖表示，开关闭合、灯亮用 逻辑,1‖表示。
逻辑表达式,Y = A? B
1,―与”逻辑关系
―与” 逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。
0 0
0 1 0
1 1 1
01 0
0
A B YB
Y
A 状态表下一页总目录 章目录 返回 上一页
B
Y220V
A
+
-
2,―或”逻辑关系
―或” 逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。
逻辑表达式,Y = A + B
真值表
0 0
0 1 1
1 1 1
01 1
0
A B Y
下一页总目录 章目录 返回 上一页
3,―非”逻辑关系
―非” 逻辑关系是否定或相反的意思。
逻辑表达式,Y = A
状态表
1 0
1
A Y
0
Y220V A
+
-
R
下一页总目录 章目录 返回 上一页由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，
而是有一定的变化范围。
21.3 分立元件逻辑门电路门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。
门电路主要有：与门、或门、非门、与非门、
或非门、异或门等。
21.3.1 门电路的概念下一页总目录 章目录 返回 上一页电平的高低一般用,1‖和
,0‖两种状态区别，若规定高电平为,1‖，
低电平为,0‖
则称为 正逻辑 。
反之则称为 负逻辑 。若无特殊说明，均采用正逻辑。
1
0
0V
UCC
高电平低电平下一页总目录 章目录 返回 上一页
21.3.2 二极管“与” 门电路1,电路
2,工作原理输入 A,B,C全为高电平,1‖,输出 Y 为,1‖。
输入 A,B,C不全为,1‖,输出 Y为,0‖。
0V
0V
0V3V
+U
12V
R
DA
DC
A
B
Y
DB
C
3V
3V
0V
0 0 0 0
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 1
A B YC
―与” 门逻辑状态表
3V
下一页总目录 章目录 返回 上一页
21.3.2 二极管“与” 门电路
3,逻辑关系,―与” 逻辑即：有,0‖出,0‖，
全,1‖出,1‖
Y=A B C逻辑表达式：
逻辑符号：
&AB
YC
0 0 0 0
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 1
A B YC
―与” 门逻辑状态表下一页总目录 章目录 返回 上一页
21.3.3 二极管“或” 门电路 1,电路
0V
0V
0V3V
3V
3V
3V
0V
0 0 0 0
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 1
A B YC
―或” 门逻辑状态表
3V
-U
12V
R
DA
DC
A
B
Y
DB
C
2,工作原理输入 A,B,C全为低电平,0‖,输出 Y 为,0‖。
输入 A,B,C有一个为,1‖,输出 Y 为,1‖。
下一页总目录 章目录 返回 上一页
21.3.3 二极管“或” 门电路
3,逻辑关系,―或” 逻辑即：有,1‖出,1‖，
全,0‖出,0‖
Y=A+B+C逻辑表达式：
逻辑符号：
A
B Y
C
> 1
0 0 0 0
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 1
A B YC
―或” 门逻辑状态表下一页总目录 章目录 返回 上一页
21.3.4 三极管“非” 门电路
+UCC
-UBB
A RK
RB
RC
YT 1 0
截止饱和逻辑表达式,Y=A
―0‖
10―1‖
1,电路
―0‖
―1‖
A Y
―非” 门逻辑状态表逻辑符号
1A Y
下一页总目录 章目录 返回 上一页
―与非” 门电路有,0‖出,1‖，全,1‖出
,0‖
―与”门
&AB
C
Y
&AB
C
―与非”门
0 0 0 1
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 0
A B YC
―与非” 门逻辑状态表
Y=A B C逻辑表达式：
1 Y
―非”门下一页总目录 章目录 返回 上一页
―或非” 门电路有,1‖出,0‖，全,0‖出
,1‖
1 Y
―非”门 0 0 0 1
0 0 1 0
1 0 1 0
1 1 0 0
1 0 0 0
0 1 1 0
0 1 0 0
1 1 1 0
A B YC
―或非” 门逻辑状态表
―或”门
A
B
C
> 1
―或非”门
Y
A
B
C
> 1
Y=A+B+C逻辑表达式：
下一页总目录 章目录 返回 上一页例：根据输入波形画出输出波形
A
B
Y1
有,0‖出,0‖,全,1‖出
,1‖
有,1‖出,1‖,全,0‖出
,0‖
&A
B Y1
> 1A
B Y2
Y2
下一页总目录 章目录 返回 上一页
21.4 TTL门电路
(三极管 —三极管逻辑门电路 )
TTL门电路是双极型集成电路，与分立元件相比,具有速度快、可靠性高和微型化等优点,目前分立元件电路已被集成电路替代。下面介绍集成,与非”门电路的工作原理、特性和参数。
下一页总目录 章目录 返回 上一页输入级 中间级 输出级
21.4.1 TTL―与非”门电路1,电路
T5
Y
R3 R5
A
B
C
R4R
2R1
T3
T4
T2
+5V
T1
E2
E3
E1 B
等效电路
C
多发射极三极管下一页总目录 章目录 返回 上一页
T5
Y
R3 R5
A
B
C
R4R2R
1
T3 T
4T
2
+5V
T1
―1‖
(3.6V)
(1) 输入全为高电平,1‖(3.6V)时
2,工作原理
4.3V
T2,T5饱和导通钳位 2.1V
E结反偏 截止
―0‖
(0.3V)
负载电流
（灌电流）输入全高,1‖,
输出为低,0‖
1V
下一页总目录 章目录 返回 上一页
T5
Y
R3 R5
A
B
C
R4R2R
1
T3 T
4T
2
+5V
T1
2,工作原理
1V
T2,T5截止负载电流
（拉电流）
(2) 输入端有任一低电平,0‖(0.3V)
(0.3V)
―1‖
―0‖
输入有低,0‖
输出为高,1‖
流过 E结的电流为正向电流
VY? 5-0.7-0.7
=3.6V
5V
下一页总目录 章目录 返回 上一页有,0‖出,1‖
全,1‖出,0‖
―与非”逻辑关系
0 0 0 1
0 0 1 1
1 0 1 1
1 1 0 1
1 0 0 1
0 1 1 1
0 1 0 1
1 1 1 0
A B YC
―与非” 门逻辑状态表
Y=A B C逻辑表达式：
Y
&AB
C
―与非”门下一页总目录 章目录 返回 上一页
(1) 电压传输特性：
输出电压 UO与输入电压 Ui的关系。
C
D E
3,TTL―与非”门特性及参数电压传输特性测试电路
0 1 2 3
1
2
3
4
Ui /V
UO/V
&
+5V
Ui UoV V
A B
下一页总目录 章目录 返回 上一页
A B
C
D E
(2)TTL―与非”门的参数电压传输特性典型值 3.6V，
2.4V为合格典型值 0.3V，
0.4V为合格输出高电平电压 UOH
输出低电平电压 UOL
输出高电平 电压 UOH和输出低电平电压 UOL
UO/V
0 1 2 3
1
2
3
4
Ui /V
下一页总目录 章目录 返回 上一页
A B
D E
低电平噪声容限电压 UNL—保证输出高电平电压不低于额定值 90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）
电压。
UNL=UOFF –UIL
允许叠加干扰定量说明门电路抗干扰能力
UOFF U
OFF是保证输出为额定高电平的 90%时所对应的最大输入低电平电压 。
0.9UOH
输入低电平电压
UIL
0 1 2 3
1
2
3
4
Ui /V
UO/V
下一页总目录 章目录 返回 上一页输入高电平电压 UIH
A B
高电平噪声容限电压 UNH—保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）
电压。
UNH=UIH–UON
允许叠加干扰定量说明门电路抗干扰能力
UON UON是保证输出为额定低电平时所对应的 最小输入高电平电压 。
D E
0 1 2 3
1
2
3
4
Ui /V
UO/V
下一页总目录 章目录 返回 上一页指一个“与非”门能带同类门的最大数目，它表示带负载的能力。对于 TTL―与非”门 NO? 8。
输入高电平电流 IIH和输入低电平电流 IIL
当某一输入端接 高电平,其余输入端接低电 平时,流入该输入端的电流,称为高电平输入电流
IIH（?A）。
当某一输入端接 低电平,其余输入端接高电平时,流出该输入端的电流,称为低电平输入电流
IIL（ mA）。
扇出系数 NO
下一页总目录 章目录 返回 上一页
1
0
当某一输入端接 低电平,其余输入端接高电平时，流出该输入端的电流，称为低电平输入电流
IIL （ mA）。
若要保证输出为高电平，则对电阻值有限制
R IIL< UNL
& &
Y
1
1R
下一页总目录 章目录 返回 上一页平均传输延迟时间 tpd
50%
50%
tpd1 tpd2
2
pt2pt1
pd
ttt?
TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。
输入波形 ui
输出波形 uO
下一页总目录 章目录 返回 上一页
21.4.2 三态输出“与非”
门当控制端为高电平
,1‖时，
实现正常的“与非”
逻辑关系
Y=A?B
―1‖
控制端
D
E
1,电路
T5
Y
R3 R5
A
B
R4R2R
1
T3 T
4T
2
+5V
T1
截止下一页总目录 章目录 返回 上一页
21.4.2 三态输出“与非”门
―0‖
控制端
D
E T5
Y
R3 R5
A
B
R4R2R
1
T3 T
4T
2
+5V
T1
1,电路导通
1V 1V
截止截止当控制端为低电平
,0‖时，
输出 Y处于开路状态，也称为高阻状态。
下一页总目录 章目录 返回 上一页
&
Y
E
B
A
逻辑符号
0 高阻
0 0 1 1
0 1 1 1
1 0 1 1
1 1 1 0
表示任意态
21.4.2 三态输出“与非”门三态输出“与非”状态表
A B E Y
输出高阻
1?E
0?E
ABY?
功能表下一页总目录 章目录 返回 上一页三态门应用,可实现用 一条 总线分时传送几个不同的数据或控制信号。
―1‖
―0‖
―0‖
如图所示：
总线
&A1
B1
E1
&A2
B2
E2
&A3
B3
E3
A1 B1
下一页总目录 章目录 返回 上一页
1,电路 有源负载
& Y
C
B
A
逻辑符号
T5
Y
R3
A
B
C
R2R1
T2
+5V
T1
RL
U
21.4.3 集电极开路“与非”门电路 (OC
门 )
下一页总目录 章目录 返回 上一页
OC门的特点：
1.输出端可直接驱动负载如：
Y
&
C
B
A
KA
+24V
KA
~220
2.几个输出端可直接相联
&A1B
1
C1
Y1
&A2B
2
C2
Y2
&A3B
3
C3
Y3
U
RL
Y
―1‖
―0‖
―0‖
―0‖
―0‖
下一页总目录 章目录 返回 上一页
OC门的特点：
1.输出端可直接驱动负载如：
Y
&
C
B
A
KA
+24V
KA
~220
2.几个输出端可直接相联
&A1B
1
C1
Y1
&A2B
2
C2
Y2
&A3B
3
C3
Y3
U
RL
Y
―1‖
―0‖
―0‖
―1‖
―线与” 功能
0
下一页总目录 章目录 返回 上一页
21.5 MOS门电路
21.5.1 NMOS门电路
1,NMOS―非”门电路?gm1>>gm2
T1的导通电阻
<< T2的导通电阻
―1‖
导通
―0‖
―0‖
―1‖
截止即,T1的导通管压降
<< T2的导通管压降
+UDD
A
Y
T1
T2
负载管驱动管始终导通下一页总目录 章目录 返回 上一页
2,NMOS―与 非”门电路
―1‖―0‖
有,0‖全,1‖
3,NMOS―或 非”门电路有,1‖
―0‖
全,0‖
―1‖Y=A B
Y=A+B
负载管 +UDD
B
Y
T2
T3
A
T1
Y
+UDD
T3
A
T1
B
T2
负载管下一页总目录 章目录 返回 上一页
21.5.2 CMOS门电路
1.CMOS―非” 门电路
D
SG
S
D
G
+UDD
A Y
T1
T2 PMOS管
NMOS管
CMOS 管负载管驱动管
(互补对称管 )
A=―1‖时,T1导通，
T2截止,Y=“0”
A=―0‖时,T1截止，
T2导通,Y=“1”
Y= A
下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
UDD
ui
T1
T2
C
C
uO
控制极控制极
（ 1）电路 （ 2）工作原理设：
3VT?V
10V
0V 可见 ui在 0~10V连续变化时，至少有一个管子导通，传输门打开，
（相当于开关接通）
ui可传输到输出端，即
uO= ui，所以 COMS传输门可以传输模拟信号，
也称为 模拟开关 。
（ 0~7V）
导通
（ 3~10V）
导通下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
UDD
ui
T1
T2
C
C
uO
控制极控制极
0V
10V
可见 ui在 0~10V连续变化时，两管子均截止，
传输门关断，（相当于开关断开） ui不能传输到输出端。
（ 0~10V）
截止截止结论,C=“1”( C=“0”) 时传输门开通。
C=“0”( C=“1”) 时传输门关断。
（ 2）工作原理设：
3VT?V
下一页总目录 章目录 返回 上一页
2.CMOS传输 门电路
TGui uO
C
C
逻辑符号开关电路
TGui ui
C
C
1―1‖
开通
TGui ui
C
C
1―0‖
关断下一页总目录 章目录 返回 上一页
(1) 静态功耗低（每门只有 0.01mW,TTL每门 10mW)
(2) 抗干扰能力强
(3) 扇出系数大
(4) 允许电源电压范围宽 ( 3 ~ 18V )
(1) 速度快
(2) 抗干扰能力强
(3) 带负载能力强下一页总目录 章目录 返回 上一页
21.6 逻辑代数逻辑代数 （又称布尔代数）,它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量,但变量的取值只有,0‖，
,1‖两种，分别称为逻辑,0‖和逻辑,1‖。 这里,0‖和,1‖并不表示数量的大小，而是表示两种相互对立的逻辑状态。
逻辑代数所表示的是 逻辑关系,而不是数量关系。这是它与普通代数的本质区别 。
下一页总目录 章目录 返回 上一页
1,常量与变量的关系
21.6.1 逻辑代数运算法则
2,逻辑代数的基本运算法则自等律 AAAA 10
0-1律 0011 AA
重叠律 AAAAAA
还原律 AA?
互补律 01 AAAA
交换律 ABBAABBA
下一页总目录 章目录 返回 上一页
2,逻辑代数的基本运算法则普通代数不适用！
证,
CBABCAAA
结合律 )()( CBACBA
)()( CBACBA
分配律 CABACBA )(
)()()( CABACBA
)()( CABA
BCBCAA )(
BCBCA )(1
BCA
A+1=1
A A=A.
下一页总目录 章目录 返回 上一页
1 1
0 0
1
1 1
1
1
1
0 0
反演律 BABA BABA
列状态表证明：
A B
0 0
0 1
1 0
1 1
1 1
1 0
0 1
0 0
A B BA? BA? BA? BA?
0 0
0 0
吸收律
(1) A+AB = A
(2) A(A+B) = A 对偶式下一页总目录 章目录 返回 上一页对偶关系,将某逻辑表达式中的 与 (? )换成或
(+)，或 (+)换成与 (? ),得到一个新的逻辑表达式，即为原逻辑式的 对偶式 。 若原逻辑恒等式成立，则其对偶式也成立。
证明,
BAAABA )(
A+AB = A BAABABAA
ABBAA )(
BABAA )(（ 3）
（ 4） 对偶式
ABABA ))((
ABAAB )(（ 5）
（ 6）
对偶式下一页总目录 章目录 返回 上一页
21.6.2 逻辑函数的表示方法表示方法 逻辑式逻辑状态表逻辑图卡诺图下面举例说明这四种表示方法。
例,有一 T形走廊，在相会处有一路灯，在进入走廊的 A,B,C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，
灯灭；三个开关同时闭合，灯亮。设 A,B,C代表三个开关（输入变量）； Y代表灯（输出变量）。
下一页总目录 章目录 返回 上一页
1,列逻辑状态表设：开关闭合其状态为,1‖，断开为,0‖
灯亮状态为,1‖，灯灭为,0‖
用输入、输出变量的逻辑状态
（,1‖或,0‖）
以表格形式来表示逻辑函数。
三输入变量有八种组合状态
n输入变量有 2n种组合状态
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
2,逻辑式取 Y=―1‖( 或 Y=―0‖ ) 列逻辑式取 Y = ―1‖
用,与”“或”“非” 等运算来表达逻辑函数的表达式。
(1)由逻辑状态表写出逻辑式对应于 Y=1,若输入变量为
,1‖，则取输入变量本身 (如
A )； 若输入变量为,0‖则取其反变量 (如 A )。
一种组合中，输入变量之间是“与”关系，
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页各组合之间是“或”关系
ABCCBACBACBAY
2,逻辑式反之，也可由逻辑式列出状态表。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
3,逻辑图
Y
C
B
A &
&
&
&
&&
&
>1
C
B
A
下一页总目录 章目录 返回 上一页
21.6.3 逻辑函数的化简由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若 经过简化，则可使用较少的逻辑门实现同样的逻辑功能。 从而可节省器件，降低成本，提高电路工作的可靠性。
利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。
化简方法 公式法卡诺图法下一页总目录 章目录 返回 上一页
1.用,与非”门构成基本门电路
(2)应用“与非”门构成“或”门电路
(1) 应用“与非”门构成“与”门电路
A
Y&
B
&
B
A
Y
&
&
&
由逻辑代数运算法则,ABABY
由逻辑代数运算法则：
BABABAY
下一页总目录 章目录 返回 上一页
& YA
(3) 应用“与非”门构成“非”门电路
(4) 用“与非”门构成“或非”门
Y
B
A &
&
& &
AY?
由逻辑代数运算法则,BABABAY
下一页总目录 章目录 返回 上一页例 1,化简
2.应用逻辑代数运算法则化简
（ 1）并项法
CABCBACBAABCY
)()( BBCABBAC
CAAC A?
例 2,化简 CBCAABY
（ 2）配项法
)( AACBCAAB
CBACACABAB
CAAB
下一页总目录 章目录 返回 上一页
BABAA
例 3,化简 CBACBAABCY
（ 3）加项法
A B CCBACBAA B C
ACBC
CBCBA )(
CBCBA
CBA
（ 4）吸收法吸收
BAAB
CBACBAY例 4,化简下一页总目录 章目录 返回 上一页例 5,化简
DBCDCBADABA B CY
DBABCDCBAA B C
DBCDCBAAB
DBCDCBAB
)( DCBCDAB
CDBCDAB
)( DADBCDCBAA B C
吸收吸收吸收
BCDAB CDB
吸收下一页总目录 章目录 返回 上一页
3.应用卡诺图化简卡诺图,是与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。
（ 1）最小项,对于 n输入变量有 2n种组合,其相应的乘积项也有 2n个，则每一个 乘积项就称为一个最小项。其特点是每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次。
如：三个变量，有 8种组合，最小项就是 8个，卡诺图也相应有 8个小方格。
在卡诺图的行和列分别标出变量及其状态。
下一页总目录 章目录 返回 上一页
(2) 卡诺图
B
A 0
1
0
1
BA BA
BA BA
二变量
BCA 00
1
0
0m
01 11 10
三变量
1m 3m 2m
4m 5m 7m 6m
二进制数对应的十进制数编号
AB 00
0m
01 11 10
1m 3m 2m
4m 5m 7m 6m
CD
00
01
11
10
四变量
12m 12m 15m 14m
8m 9m 11m 10m
任意两个相邻最小项之间只有一个变量改变下一页总目录 章目录 返回 上一页
( 2)卡诺图
（ a)根据状态表画出卡诺图如,ABC00
1
0
01 11 10
1 1
1 1
将输出变量为,1‖的填入对应的小方格,为
,0‖的可不填。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
( 2)卡诺图
（ b)根据逻辑式画出卡诺图
ABC00
1
0
01 11 10
1 1
1 1
将逻辑式中的最小项分别用,1‖填入对应的小方格。如果逻辑式中最小项不全，可不填。
如,ABCCBACBACBAY
注意,如果逻辑式不是由最小项构成，一般应先化为最小项，或按 例 7方法填写。
下一页总目录 章目录 返回 上一页
( 3)应用卡诺图化简逻辑函数
ABC00
1
0
01 11 10
1
11 1
例 6,ABCCABCBABCAY
用卡诺图表示并化简。
解,? (a)将取值为,1‖的相邻小方格圈成圈，
步骤
1.卡诺图
2.合并最小项
3.写出最简“与或”逻辑式
(b)所圈取值为,1‖的相邻小方格的个数应为 2n,(n=0,1,2…)
下一页总目录 章目录 返回 上一页
( 3)应用卡诺图化简逻辑函数
ABC00
1
0
01 11 10
1
11 1
解：
三个圈最小项分别为：
合并最小项
ABCCBA?
ABCBCA?
CABABC?
BC?
AC?
AB?
写出简化逻辑式
ABACBCY
卡诺图化简法：保留一个圈内最小项的 相同变量，
而消去 相反变量。
下一页总目录 章目录 返回 上一页
00ABC
1
0
01 11 10
1
1
1 1
解：
写出简化逻辑式
CACBY
多余
AB 00 01 11 10CD
00
01
11
10
1 1
1 1
相邻
DBY?
例 6,应用卡诺图化简逻辑函数
CBABCACBACBAY(1)
(2) DCBADCBADCBADCBAY
下一页总目录 章目录 返回 上一页解：
写出简化逻辑式
DBAY
AB 00 01 11 10CD
00
01
11
10
1
例 7,应用卡诺图化简逻辑函数
DBDBCBAAY
1
11 1
1 1 1
1
1
含 A均填,1‖
注意：
1.圈的个数应最少
2.每个“圈”要最大
3.每个“圈”至少要包含一个未被圈过的最小项。
下一页总目录 章目录 返回 上一页
21.7 组合逻辑电路的分析与综合组合逻辑电路,任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。
组合逻辑电路框图
X1
Xn
X2 Y2
Y1
Yn
.,
.组合逻辑电路输入 输出下一页总目录 章目录 返回 上一页
21.7.1 组合逻辑电路的分析
(1) 由逻辑图写出输出端的逻辑表达式
(2) 运用逻辑代数化简或变换
(3) 列逻辑状态表
(4) 分析逻辑功能已知逻辑电路 确定 逻辑功能分析步骤：
下一页总目录 章目录 返回 上一页例 1,分析下图的逻辑功能
(1) 写出逻辑表达式
Y = Y2 Y3 = A AB B AB..,
A B.
.A B.A
.,A BB
Y1,A
B
&&
&
&
Y
Y3
Y2
..
下一页总目录 章目录 返回 上一页
(2) 应用逻辑代数化简
Y = A AB B AB..,
= A AB +B AB.,
= AB +AB
反演律
= A (A+B) +B (A+B).,
反演律
= A AB +B AB.,
下一页总目录 章目录 返回 上一页
(3) 列逻辑状态表
A B Y
0
0
1
1
0
0
1
1
1
0
01
Y= AB +AB
=A B
逻辑式
(4) 分析逻辑功能输入 相同 输出为,0‖,输入 相异 输出为,1‖，
称为,异或”逻辑 关系。这种电路称“异或”
门。
=1A
B Y
逻辑符号下一页总目录 章目录 返回 上一页
(1) 写出逻辑式例 2,分析下图的逻辑功能
,A B.
Y = AB AB.
A?B
化简
&
&
1
1
.BA
Y&
A
B
= AB +AB
下一页总目录 章目录 返回 上一页
(2) 列逻辑状态表
Y= AB +AB
(3) 分析逻辑功能输入 相同 输出为,1‖,输入相异输出为,0‖,
称为“判一致电路” (―同或门” ),可用于判断各输入端的状态是否相同。
=A B
逻辑式
=1A
B Y
逻辑符号
=A B
A B Y
0
0
1
1
0
0
1
0
0
1
11
下一页总目录 章目录 返回 上一页例 3,分析下图的逻辑功能
Y
&
&
1
.
B
A
&
C
1
0
1 A
A
写出逻辑式,=AC +BCY=AC? BC
设,C=1
封锁打开选通 A信号下一页总目录 章目录 返回 上一页
B
Y
&
&
1
.
B
A
&
C
0 0
1
设,C=0封锁选通 B信号打开例 3,分析下图的逻辑功能
B
写出逻辑式,=AC +BCY=AC? BC
下一页总目录 章目录 返回 上一页
21.7.2 组合逻辑电路的综合根据逻辑功能要求 逻辑电路设计
(1) 由逻辑要求，列出逻辑状态表
(2) 由逻辑状态表写出逻辑表达式
(3) 简化和变换逻辑表达式
(4) 画出逻辑图设计步骤如下：
下一页总目录 章目录 返回 上一页例 1,设计一个三变量奇偶检验器。
要求,当输入变量 A,B,C中有奇数个同时为,1‖时，输出为,1‖，否则为,0‖。用“与非”
门实现。
(1) 列逻辑状态表
(2) 写出逻辑表达式取 Y=―1‖( 或 Y=―0‖ ) 列逻辑式取 Y = ―1‖
对应于 Y=1,若输入变量为
,1‖,则取输入变量本身 (如
A )； 若输入变量为,0‖则取其反变量 (如 A )。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
CBACBACBACBAY
ABCCBACBACBAY
BCACBACBACBA
(3) 用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系
ABC00
1
0
01 11 10
1 1
1 1
由卡图诺可知，该函数不可化简。
0 0 0 0
A B C Y
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
下一页总目录 章目录 返回 上一页
(4) 逻辑图
Y
C
B
A0
1
1 0
0
1 1
1
1
1
0
&
&
&
&
&&
&
&
1
0
1
0
下一页总目录 章目录 返回 上一页例 2,某工厂有 A,B,C三个车间和一个自备电站，站内有两台发电机 G1和 G2。 G1的容量是 G2的两倍。如果一个车间开工，只需 G2运行即可满足要求；如果两个车间开工，只需 G1运行，如果三个车间同时开工，则 G1和 G2均需运行。试画出控制 G1和 G2运行的逻辑图。
设,A,B,C分别表示三个车间的开工状态：
开工为,1‖，不开工为,0‖；
G1和 G2运行为,1‖，不运行为,0‖。
(1) 根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取,0‖、,1‖
的含义 。
下一页总目录 章目录 返回 上一页逻辑要求：如果一个车间开工，只需 G2运行即可满足要求；如果两个车间开工，只需 G1运行，如果三个车间同时开工，则 G1
和 G2均需运行。
开工 ―1‖ 不开工 ―0‖
运行 ―1‖ 不运行 ―0‖
(1) 根据逻辑要求列状态表
0
1
1
1
0
0
1
0
1
0
0
0
1
1
0
1
1 0 1
0 0 1
0 1 0
0 1 1
1 0 0
1 1 0
1 1 1
0 0 0
A B C G1 G2
下一页总目录 章目录 返回 上一页
(2) 由状态表写出逻辑式
A B CCABCBABCA1G
A B CCBACBACBA2G
ABC00
1
0
01 11 10
1
11 1
或由卡图诺可得相同结果
ACBCAB1G
(3) 化简逻辑式可得：
1 0 1
0 0 1
0 1 0
0 1 1
1 0 0
1 1 0
1 1 1
0 0 0 0
1
1
1
0
0
1
0
A B C G1 G2
1
0
0
0
1
1
0
1
下一页总目录 章目录 返回 上一页
(4) 用“与非”门构成逻辑电路
ACBCAB1G ACBCAB
A BCCBACBACBA2G
A B CCBACBACBA2G
由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。
ABC 00
1
0
01 11 10
1 1
1 1
下一页总目录 章目录 返回 上一页
(5) 画出逻辑图
A B C A B C
&& & &
&
& & &
&
G1 G2
下一页总目录 章目录 返回 上一页
21.8 加法器
21.8.1 二进制十进制,0~9十个数码，“逢十进一”。
在数字电路中，常用的组合电路有加法器、
编码器、译码器、数据分配器和多路选择器等。
下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。
在数字电路中，为了把电路的两个状态 (―1‖
态和,0‖态 )与数码对应起来，采用 二进制 。
二进制,0,1两个数码，“逢二进一”。
下一页总目录 章目录 返回 上一页
21.8 加法器加法器,实现二进制加法运算的电路进位如：
0 0
0 0
1
1+ 1
0
1
0
1
010
不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现下一页总目录 章目录 返回 上一页
21.8.1 半加器半加：实现两个一位二进制数相加，不考虑来自低位的进位。
A
B两个输入 表示两个同位相加的数两个输出 S
C
表示半加和表示向高位的进位逻辑符号：
半加器：
CO
A
B
S
C
下一页总目录 章目录 返回 上一页半加器逻辑状态表
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
逻辑表达式
BABABAS
ABC?
逻辑图
&
=1.,A
B S
C
ABC?
下一页总目录 章目录 返回 上一页
21.8.2 全加器输入
Ai
表示两个同位相加的数B
i
Ci-1 表示低位来的进位输出 表示本位和表示向高位的进位Ci
Si
全加：实现两个一位二进制数相加，且考虑来自低位的进位。
逻辑符号：
全加器：
Ai
Bi
Ci-1
Si
CiCO
CI
下一页总目录 章目录 返回 上一页
(1) 列逻辑状态表
(2) 写出逻辑式
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii1iiii CBACBACBACBAC
1ii1iiii CACBBA
1iii CBA
Ai Bi Ci-1 Si Ci
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
下一页总目录 章目录 返回 上一页
1ii1iiiii CACBBAC
1iiii CBAS
逻辑图
&
=1
>1
Ai
Ci
Si
Ci-1Bi
&
&
半加器构成的全加器
>1
Bi
Ai
Ci-1 Si
Ci
CO
CO
下一页总目录 章目录 返回 上一页
21.9 编码器把二进制码按一定规律编排，使每组代码具有一特定的含义,称为编码。
具有编码功能的逻辑电路称为编码器。
n 位二进制代码有 2n种组合，可以表示 2n
个信息。
要表示 N个信息所需的二进制代码应满足
2n? N
下一页总目录 章目录 返回 上一页
21.9.1 二进制编码器将输入信号编成二进制代码的电路。
2n个 n位编码器高低电平信号二进制代码下一页总目录 章目录 返回 上一页
(1) 分析要求：
输入有 8个信号,即 N=8，根据 2n? N 的关系，
即 n=3，即输出为三位二进制代码。
例,设计一个编码器，满足以下要求：
(1) 将 I0,I1,… I7 8个信号编成二进制代码。
(2) 编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。
(3) 设输入信号高电平有效。
下一页总目录 章目录 返回 上一页
0 0 1
0 1 1
1 0 1
0 0 0
0 1 0
1 0 0
1 1 0
1 1 1
I0
I1
I2
I3
I4
I5
I6
I7
(2) 列编码表：
输入 输 出Y
2 Y1 Y0
下一页总目录 章目录 返回 上一页
(3) 写出逻辑式并转换成“与非”式
Y2 = I4 + I5 + I6 +I7
= I4 I5 I6 I7.,,
= I4+ I5+ I6+ I7
Y1 = I2+I3+I6+I7
= I2 I3 I6 I7.,,
= I2 + I3 + I6+ I7
Y0 = I1+ I3+ I5+ I7
= I1 I3 I5 I7.,,
= I1 + I3+ I5 + I7
下一页总目录 章目录 返回 上一页
(4) 画出逻辑图
1 0 0 0 0 0 0
0
1 1 1
I7 I6 I5 I4 I3 I1I2
& & &
1 111111
Y2 Y1 Y0
下一页总目录 章目录 返回 上一页将十进制数 0~9 编成二进制代码的电路
21.9.2 二 –十进制编码器表示十进制数
4位10个编码器高低电平信号二进制代码下一页总目录 章目录 返回 上一页列编码表：
四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示 0~9
十个数码，最常用的是 8421码。
0
0
0
输 出输 入
Y1Y2 Y0
0 (I0)
1 (I1)
2 (I2)
3 (I3)
4 (I4)
5 (I5)
6 (I6)
7 (I7)
8 (I8)
9 (I9)
Y3
0
0
0
1
1
1
0
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
1
1
0
0
0
0
0
000
00
1
1 1
8421BCD码编码表下一页总目录 章目录 返回 上一页写出逻辑式并化成“或非”门和“与非”
门
Y3 = I8+I9
.= I4 + I6 I5 +I7Y2 = I4 +I5 +I6 +I7
Y0 = I1 +I3 +I5 +I7 +I9
.= I1+I9 I3 +I7 I5 +I7.
.= I2 + I6 I3 +I7Y1 = I2 +I3 +I6 +I7
下一页总目录 章目录 返回 上一页画出逻辑图
1 0 0000000
111011
0 1 0 0
1 & & &
> 1> 1 > 1 > 1 > 1> 1
I1I2I3I4I5I6I7I8I9
Y3 Y2 Y1 Y0
下一页总目录 章目录 返回 上一页法二：
98983,IIIIY
765476542 IIIIIIIIY
763276321 IIIIIIIIY
97531
975310
IIIII
IIIIIY
7I
下一页总目录 章目录 返回 上一页十键 8421码编码器的逻辑图
+5V
& Y
3
& Y
2
& Y
1
& Y
0
I0 I1 I2 I3 I4 I5 I6 I7 I8 I9
1K?× 10
S0
0 1
S1
2
S2
3
S3
4
S4
5
S5
6
S6
7
S7
8
S8
9
S9
下一页总目录 章目录 返回 上一页当有 两个或两个以上 的信号同时输入编码电路，
电路只能对其中一个优先级别高的信号进行编码。
即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。
21.9.3 优先编码器下一页总目录 章目录 返回 上一页
CT74LS4147 编码器功能表
I9 Y0I8 I7 I6 I5 I4 I3 I2 I1 Y1Y2Y3
1 1 1 1 1 1 1 1 1 1 1 1 1
输 入 (低电平有效 ) 输 出 (8421反码 )
0 0 1 1 0
1 0 0 1 1 1
1 1 0 1 0 0 0
1 1 1 0 1 0 0 1
1 1 1 1 0 1 0 1 0
1 1 1 1 1 0 1 0 1 1
1 1 1 1 1 1 0 1 1 0 0
1 1 1 1 1 1 1 0? 1 1 0 1
1 1 1 1 1 1 1 1 0 1 1 1 0
下一页总目录 章目录 返回 上一页例,CT74LS147集成优先编码器 (10线 -4线 )
T4147引脚图低电平有效
G N D 1287654 YYIIIII
091233CC N YIIIIYU
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
CT74LS4147
下一页总目录 章目录 返回 上一页
21.10 译码器和数字显示译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。
21.10.1 二进制译码器
8个3位译码器二进制代码高低电平信号下一页总目录 章目录 返回 上一页状 态 表例,三位二进制译码器（输出高电平有效）
输 入
A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
输 出下一页总目录 章目录 返回 上一页写出逻辑表达式
Y0=A B C Y1=A B C
Y2=A B C Y3=A B C
Y7=A B C
Y4=A BC
Y6=A B C
Y5=A B C
下一页总目录 章目录 返回 上一页逻辑图
CBA
1 1 1
&& & & && &&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 1 1
1 0 0
1000 0 0 0 0
A
A
B
B
C
C
下一页总目录 章目录 返回 上一页例,利用译码器分时将采样数据送入计算机总线
0A
S
2-4线译码器
A B C D
三态门三态门三态门
0Y 1Y 2Y
三态门时，当 0?S
译码器工作
3Y
1A
AE BE CE DE
下一页总目录 章目录 返回 上一页总线时，当 0?S
译码器工作工作原理,(以 A0A1= 00为例 )
0
0
0
总线
0A
S
2-4线译码器
A B C D
AE BE CE DE三态门三态门三态门
0Y 1Y 2Y
三态门
3Y
1A
脱离总线数据全为,1‖
下一页总目录 章目录 返回 上一页总线
0A
S
2-4线译码器
A B C D
三态门三态门三态门
0Y 1Y 2Y
三态门时，当 0?S
译码器工作
3Y
1A
AE BE CE DE
工作原理,(以 A0A1= 00为例 )
0
0
0
脱离总线数据全为,1‖
下一页总目录 章目录 返回 上一页
CT74LS139型译码器
(a) 外引线排列图； (b) 逻辑图
(a)
GND
1Y3
1Y2
1Y1
1Y0
1A1
1A0
1S
8
7
6
5
4
3
2
1
2Y2
2Y3
2Y1
1Y0
2A1
2A0
2S
+UCC
10
9
16
15
14
13
12
11
CT
74L
S139
(b)
1
1
1
1
1
& Y
0
& Y
1
& Y
2
& Y
3
S
A0
A1
双 2/4 线译码器 A0,A1是输入端
Y0~Y3是输出端 S 是使能端下一页总目录 章目录 返回 上一页输 入 输 出
S A0A1 Y0
1 1
0 0 0
0 0 1
1 00
1 10 1
1
1
0
139功能表
Y1Y2Y3
1
1
1
0
1
1
1
0
1
1
1
0
1
1
1
CT74LS139型 译码器双 2/4 线译码器
A0,A1是输入端
Y0~Y3是输出端
S 是使能端
S = 0时译码器工作输出低电平有效下一页总目录 章目录 返回 上一页
20.10.2 二 -十进制显示译码器在数字电路中，常常需要 把运算结果用十进制数显示出来,这就要用 显示译码器 。
二十进制代码译码器驱动器显示器下一页总目录 章目录 返回 上一页
gf
e
d
c
b
a
1,半导体数码管 由七段发光二极管构成例,共阴极接法
a b c d e f g
0 1 1 0 0 0 0
1 1 0 1 1 0 1
低电平时发光高电平时发光 共阳极接法a b c gd e f
+
共阴极接法
a b c d e f g
下一页总目录 章目录 返回 上一页
2,七段译码显示器
Q3
Q2
Q1
Q0 a
gf
ed
cb译码器二十进制代码
(共阴极 )
1
0
0
1 0
11
11
11
7个4位下一页总目录 章目录 返回 上一页七段显示译码器状态表
gf
e
d
c
b
a Q3 Q2 Q1 Q0 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0
0 0 0 1 0 1 1 0 0 0 0 1
0 0 1 0 1 1 0 1 1 0 1 2
0 0 1 1 1 1 1 1 0 0 1 3
0 1 0 0 0 1 1 0 0 1 1 4
0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 0 1 1 1 1 1 6
0 1 1 1 1 1 1 0 0 0 0 7
1 0 0 0 1 1 1 1 1 1 1 8
1 0 0 1 1 1 1 1 0 1 1 9
输 入 输 出 显示数码下一页总目录 章目录 返回 上一页
BS204
A0
A1
A2
A3
CT74LS247
+5V
来自计数七段译码器和数码管的连接图
510Ω× 7
a
b
c
d
e
f
g
RBI BI
LTA1 1
A2 2
LT 3
BI 4
RBI 5
A3 6
A0 7
GND 8 9
11
10
12
13
14
15
16 +UCC
CT
74
LS2
47
CT74LS247型译码器的外引线排列图
a
b
c
d
e
f
g
动画下一页总目录 章目录 返回 上一页
21.11 数据分配器和数据选择器在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。
使能端多路选择器 多路分配器发送端接收端
IY
D0
D1
D2
D3
S
A1A0
传输线
A0A1
D0
D1
D2
D3
S
数据选择控制数据分配控制下一页总目录 章目录 返回 上一页
21.11.1 数据选择器从 多路 数据中选择其中所需要的 一路 数据输出。
例,四选一数据选择器输入数据输出数据使能端
D0
D1
D2
D3
W
S
A1A0
控制信号下一页总目录 章目录 返回 上一页
1 1
&
1 1
1
&
&
&
>1 Y
D0
D1
D2
D3
A0
A1
S 1 0
0
0
0
0
0
―与”门被封锁，
选择器不工作。
CT74LS153型 4选 1数据选择器下一页总目录 章目录 返回 上一页
1 1
&
1 1
1
&
&
&
>1 Y
D0
D1
D2
D3
A0
A1
S 0 1
D0
0
0
0
―与”门打开，选择器工作。
由控制端决定选择哪一路数据输出。
选中
D0
0
0
1
1 0
0
CT74LS153型 4选 1数据选择器动画下一页总目录 章目录 返回 上一页由逻辑图写出逻辑表达式
SAADSAADSAADSAADY 013012011010
CT74LS153功能表使能 选 通 输出
S A0A1 Y
1 0
0 0 0
0 0 1
1 00
1 10 D3
D2
D1
D0
1S A1 1D3 1D21D11D01W 地
CT74LS153
(双 4选 1)
2D32D22D12D02WA02SUCC
15 14 13 12 11 10 916
1 32 4 5 6 7 8
正常工作。时禁止选择；时,S,Y,S 001 11
多路选择器广泛应用于多路模拟量的采集及 A/D
转换器中。
下一页总目录 章目录 返回 上一页用 2片 CT74LS153多路选择器选择 8路信号
1;00 12 选通芯片,SA
。20,1 22 选通芯片 SA
若 A2A1A0=010,输出选中 1D2路的数据信号。
CT74LS153
(双 4选 1)
2D32D22D12D02WA02SUCC
15 14 13 12 11 10 916
1S A1 1D3 1D21D11D01W地
1 32 4 5 6 7 8
A0A1A2
1
下一页总目录 章目录 返回 上一页
16选 1数据选择器
(1)
1
A2A
1A
0 A0
A1
A2
(2)
≥1 Y
D7D6 D1D0 D15 D14 D9D8...
D15D14..,D9D8
...
D0D1...D6D7
SS
A
B
C
S
Y1 Y3
用 2片 CT74LS151型 8选 1数据选择器构成具有
16选 1功能的数据选择器第二片工作。时 第一片工作时,1 ;,011SS
下一页总目录 章目录 返回 上一页
CT74LS151功能表选通 选 择 输出
S A0A2 Y
1 0
0
0
0
0 D3
D2
D1
D0
A2
0 D4
0 D5
0 D6
0 D7
0 0
0 1
0 1
0
0
0 01
1
1 00
1 10
1 01
1 11
下一页总目录 章目录 返回 上一页例,
用 CT74LS151型 8选 1数据选择器实现逻辑函数式
Y=AB+BC+CA
解：将逻辑函数式用最小项表示
A B CCABCBABCA
BBCAAABCCCBAY
)()()(
将输入变量 A,B,C分别对应地接到数据选择器的选择端 A2,A1,A0。 由状态表可知,将数据输入端 D3,D5,D6,D7 接 ―1‖,其余输入端接 ―0‖,即可实现输出 Y，如图所示。
下一页总目录 章目录 返回 上一页将输入变量 A,B,C分别对应地接到数据选择器的选择端 A2,A1,A0。 由状态表可知,将数据输入端 D3,
D5,D6,D7 接 ―1‖,其余输入端接 ―0‖,即可实现输出 Y,
如图所示 。 。
CT74LS151功能表选通 选 择 输出
S A0A2 Y
1 0
0
0
0
0 D3
D2
D1
D0
A2
0 D4
0 D5
0 D6
0 D7
0 0
0 1
0 1
0
0
0 01
1
1 00
1 10
1 01
1 11
CT74LS151AB
C
Y
S D7 D6 D5 D4 D3 D2 D1 D0
―1‖
下一页总目录 章目录 返回 上一页
21.11.2 数据分配器将一个数据 分时 分送到多个输出端输出。
数据输入控制信号使能端
D
Y0
Y1
Y2
Y3
S
A1 A0
数据输出端确定芯片是否工作确定将信号送到哪个输出端下一页总目录 章目录 返回 上一页数据分配器的功能表
Y3 Y2 Y1 Y0
使能 控 制 输 出
S A0A1
1 0
0 0 0
0 0 1
1 00
1 10 D
0
0
0
0
0
D
0
0
0
0
0
D
0
0
0
0
0
D
下一页总目录 章目录 返回 上一页
21.12 应用举例
21.12.1 交通信号灯故障检测电路交通信号灯在正常情况下,红灯 (R)亮 ——停车，
黄灯 (Y)亮 ——准备,绿灯 (G)亮 ——通行。正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯同时亮，都是故障。
解：
灯亮 —“1” 表示，灯灭 —“0” 表示，
故障 —“1” 表示，正常 —“0” 表示，
输入信号三个，输出信号一个动画下一页总目录 章目录 返回 上一页
(1) 列逻辑状态表
(2) 写出逻辑表达式
R YGGRY
GYRYGRGYRF
(3) 化简可得,
RYGRYGGYRF
为减少所用门数,将上式变换为,
YGG)R ( YGYR
RGG)R ( YGYRF
0 0 0 1
R Y G F
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
下一页总目录 章目录 返回 上一页
(4) 画 逻辑图
F
G
Y
R &
>1
>1
& >1
>1
KA KA
发生故障时,F=1，晶体管导通,继电器 KA
通电，其触点闭合,故障指示灯亮。
