下一页总目录 章目录 返回 上一页第 23章 存储器和可编程逻辑器件
23.1 只读存储器
23.2 随机存取存储器
23.3 可编程逻辑器件下一页总目录 章目录 返回 上一页本章要求
1.了解 ROM,RAM,PROM,EPROM和 ROM
的结构和工作原理及功能的区别。
第 23章 存储器和可编程逻辑器件
2.了解 常用可编程逻辑器件在实际中的应用。
3,会 用可编程逻辑器件 构成简单的逻辑函数下一页总目录 章目录 返回 上一页半导体存储器分类：
按功能只读存储器（ ROM）
随机存取存储器（ RAM）
按元件双极型存储器,速度快，功耗大。
MOS型存储器：速度较慢，功耗小，
集成度高。
下一页总目录 章目录 返回 上一页
23.1 只读存储器
23.1.1 ROM的结构框图只读存储器（ ROM）,它存储 的信息是固定不变的。工作时，只能读出信息，不能随时写入信息。
图 23.1.1 ROM的结构框图存储输出读出电路存储矩阵地址译码器
N× M
位线
（数据线）
字线（选择线）
地址输入
AN-1
A1
A0
...,..
W0
W1
WnN-1
DM-1 D0D1...
...
表示存储容量下一页总目录 章目录 返回 上一页
ROM主要结构存储矩阵地址译码器
1.存储矩阵,由存储单元构成，一个存储单元存储一位二进制数码,1‖或,0‖。存储器是以字为单位进行存储的。图 23.1.1中有 N× M个存储单元。
2.地址译码器,为了存取的方便，给每组存储单元以确定的标号，这个标号称为地址。图 23.1.1中，
W0~WN-1称为字单元的地址选择线，简称字线； 地址译码器根据输入的代码从 W0~WN-1条字线中选择一条字线，确定与地址代码相对应的一组存储单元位置。
被选中的一组存储单元中的各位数码经位线 D0~DM-1
传送到数据输出端。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理图 23.1.2二极管 ROM电路
1
1
A0 A1
字线位线读出电路地址译码器 存储矩阵存储输出地址输入
W0
W1
W2
W3
D0D1D2D3
A1
A0
+U
A0 A1
存,1‖
存,0‖
下一页总目录 章目录 返回 上一页
(1) 存储矩阵
23.1.2 ROM的工作原理
1,二极管构成的 ROM的工作原理图中的存储矩阵有 四条字线和四条位线 。共有十六个交叉点，每个交叉点都可看作一个存储单元。
交叉点处接有二极管时，相当于存,1‖；
交叉点处没有接二极管时，相当于存,0‖；
如：字线 W0与位线有四个交叉点，其中与位线 D0
和 D2交叉处接有二极管。当选中 W0（为高电平）
字线时，两个二极管导通，使位线 D0和 D2为,1‖，
这相当于接有二极管的交叉点存,1‖。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理交叉点处没有接二极管处，相当于存,0‖；
位线 D1和 D3为,0‖，这相当于没接有二极管的交叉点存,0‖。
ROM的特点：存储单元存,0‖还是存,1‖是在设计和制造时已确定，不能改变；而且存入信息后，
即使断开电源，所存信息也不会消失，所以 ROM
也称固定存储器。
(2) 地址译码器图中是一个二极管译码器，两位地址代码 A1A0
可指定 四 个不同的地址。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理四个地址的逻辑式分别为：
010 AAW? 011 AAW?
012 AAW? 013 AAW?
地址译码器特点：
（ 1） N取一译码：即 N条字线中，每次只能选中一条字线。图示电路为四选一译码。
（ 2）最小项译码,n个地址输入变量 A0~An最小项的数目为 N=2n。图示电路最小项为四个。
地址译码器是一个,与” 逻辑阵列下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理表 23.1.1 N取一译码及 ROM存储内容地址码
01 AA
A0A1
0 0
0 1
1 0
1 1
最小项及编号 N取一译码 存储内容
W0W1W2W3 D0D1D2D3
m0
m1
m2
m3
01 AA
01 AA
01 AA
0 0 0 1 0 1 0 1
0 0 1 0 1 0 1 1
0 1 0 0 0 1 0 0
1 0 0 0 1 1 1 0
从图 23.1.2中可看出：
地址译码器是一个,与” 逻辑阵列
010 AAW? 011 AAW? 012 AAW? 013 AAW?
下一页总目录 章目录 返回 上一页
1
1
A0 A1
字线位线读出电路地址译码器 存储矩阵地址输入
W0
W1
W2
W3
D0D1D2D3
A1
A0
+U
A0 A1
23.1.2 ROM的工作原理
―0‖
―0‖
0
0
0
1
导通
0 1 0 1
导通下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理存储矩阵是一个,或” 逻辑阵列
100 WWD 311 WWD
320 WWWD2 313 WWD
W3=A1A0 m
3
m2W2=A1A0
m1W1=A1A0
m0W0=A1A0A
0
A1
地址译码器
D3 D2 D1 D0
图 23.1.3 简化的 ROM存储矩阵阵列图有二极管无二极管下一页总目录 章目录 返回 上一页
2,双极型晶体管和 MOS场效应管构成的存储矩阵图 23.1.4 双极型存储矩阵存,1‖
存,0‖
D3 D2 D1 D0
W2
W1
W0
+UDD
W3
下一页总目录 章目录 返回 上一页
2,双极型晶体管和 MOS场效应管构成的存储矩阵
―1‖
―0‖
―0‖
―0‖
选中
1 1 0 1D
3 D2 D1 D0
W2
W1
W0 +UDD
W3
导通下一页总目录 章目录 返回 上一页
1
D3
1
D2
1
D1
1
D0
W0
W1
W2
W3
负载管
+UDD
图 23.1.5 MOS型存储矩阵
―1‖
―0‖
―0‖
―0‖
选中
0 0 1 0
1 1 0 1
导通下一页总目录 章目录 返回 上一页
1,ROM构成的全加器
23.1.3 ROM的应用在数字系统中 ROM的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。
输入变量 A —— 加数B —— 加数
C0 —— 低位进位数输出变量 S —— 本位和
C0 —— 向高位进位数下一页总目录 章目录 返回 上一页
23.1.3 ROM的应用
A B C0 十进制 最小项 被选中 字线最小项编号位线
S C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
2
3
4
5
6
7
A B C0
A B C0
A
BA C0
A
C0
B C0
B
C0A B
B C0A
C0BA
W0=1
W1=1
W2=1
W3=1
W4=1
W5=1
W6=1
W7=1
m0
m1
m2
m3
m4
m5
m6
m7
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
表 23.1.2全加器逻辑状态及三变量最小项编码下一页总目录 章目录 返回 上一页根据表 23.1.2可得：
7421
0000 mmmm CBACBACBACBAS
7653
0000 mmmm CBACBACBACBAC
WO m
0W
1 m
1W
2 m2W
3 m3W
4 m
4W
5 m
5W
6 m6
W7 m
7
S C
A
B
C
最小项译码器
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
图 23.1.6 ROM构成的全加器下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页
3.ROM构成的字符发生器
23.1.3 ROM的应用字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先存储在 ROM的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显示。
下面用 ROM构成的字符发生器显示字母 R
来说明其工作原理。
下一页总目录 章目录 返回 上一页图 23.1.8 字符显示原理图
(b)
WO
W1
W2
W3
W4
W5
W6
(a)
000
001
010
011
100
101
110
D4D3D2D1D0
行译码器A2
A1
A0
读出电路下一页总目录 章目录 返回 上一页由图可看出该字符显示器由 7行 5 列构成存储矩阵，将字母 R的形状分割成若干部分并在相应的单元存入信息,1‖。当地址输入由 000~110周期地循环变化时,即可逐行扫描各字线,把字线 W0~ W7所存储的字母,R‖的字形信息从位线 D0~ D4读出。
使显示设备一行行的显示出图 23.1.8(b)的字形。
下一页总目录 章目录 返回 上一页
23.2 随机存取存储器随机存取存储器（ RAM）,它能随时从任何一个指定地址的存储单元中取出（读出）信息,也可随时将信息存入（写入）任何一个指定的地址单元中。因此也称为读 /写存储器。
优点,读 /写方便缺点,信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。
下一页总目录 章目录 返回 上一页地址输入
An-1
A0
A1 地址译码器存储矩阵数据线读写 /控制电路读 /写控制 (R/W)
片选 (CS)
输入 /输出
I/O
.,,.,,
23.2.1 RAM的结构和工作原理图 23.2.1 RAM的结构框图下一页总目录 章目录 返回 上一页
1,存储矩阵,由存储单元构成，一个存储单元存储一位二进制数码,1‖或,0‖。与 ROM不同的是 RAM存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成。
2,地址译码器,也是 N取一译码器。
3,读 /写控制电路,当 R/W=1时，执行读操作,R/W=0
时，执行写操作。
4,片选控制,当 CS=0时，选中该片 RAM工作,CS=1
时该片 RAM不工作。
下一页总目录 章目录 返回 上一页
23.2.2 2114静态 RAM
MOS型 RAM
静态 RAM,管子数目多，功耗大，
但只要不断电，信息就永久保存。
动态 RAM,集成度高，功耗小，
但必须定期给电容补充电荷，以防存储信息的丢失。
一般情况下，大容量的存储器使用动态 RAM；
小容量的存储器使用静态 RAM。
下一页总目录 章目录 返回 上一页
9GND
CS 8
A2 7
A1 6
A0 5
A3 4
A4 3
A5 2
A6 1
I/O0
A9
A8
A7
UCC
12
10
11
14
13
15
16
17
18
I/O1
I/O2
I/O3
R/W
RA
M
21
14
图 23.2.2 RAM2114外引线排列图容量,1024字?4位地址线,A9~A0(210=1024)
数据线,I/O3~ I/O0
下一页总目录 章目录 返回 上一页
1.RAM位数的扩展图 23.2.3 RAM2114位数扩展将几片的地址端,R/W端,CS端并接在一起
A9 … A0 R/W CS
RAM2114(1)
I/O3
I/O7 I/O6
I/O2
IO/5
I/O1
I/O4
I/O0
A9 … A0 R/W CS
I/O3 I/O2
RAM2114(2)
I/O1 I/O0
I/O0I/O3 I/O2 I/O1
高四位 低四位
A9
A0
R/W
CS
地址码下一页总目录 章目录 返回 上一页
1,RAM字数的扩展 A11~ A0十二根地址线，
组成 4096字?4位的 RAM
图 23.2.3 RAM2114字数扩展
...
RAM 21114(1)
I/O
(2)
I/O
(3)
I/O
(4)
I/O
A11A10
A11
A10
2/4
线译码器
R/WA
0
A9
I/O3
I/O2I/O
1I/O
0
A11A10
A11A10
A11A10
A9… A 0R/W CS A9… A 0R/W CS A9… A 0R/W CS A9… A 0R/W CS
下一页总目录 章目录 返回 上一页图 23.2.3 RAM2114字数扩展
...
RAM 21114(1)
I/O
(2)
I/O
(3)
I/O
(4)
I/O
A11A10
A11
A10
2/4
线译码器
R/WA
0
A9
I/O3
I/O2I/O
1I/O
0
A11A10
A11A10
A11A10
A9… A0R/W CS A9… A0R/W CS A9… A0R/W CS A9… A0R/W CS
0
0
选中
0
下一页总目录 章目录 返回 上一页可编程逻辑器件（ PLD）它是由用户自行定义功能（编程）的一类逻辑器件的总称。
图 23.3.1 PLD的结构框图输入电路 "与 "阵列 "或 "阵列 输出电路,..
..
.
23.3 可编程逻辑器件下一页总目录 章目录 返回 上一页
PLD中常用逻辑符号的含义在图 (a)中,多个输入端“与”门只用一根输入线表示，称 乘积线 。输入变量 A,B,C的输入线和乘积线的交点有三种情况,(1)黑点,?‖表示该点为固定连接点，用户不能改变。 (2)叉点,?” 表示该点为用户定义编程点，出厂时此点是接通的,用户可根据需要断开或保持接通。 (3)既无黑点,?‖也无叉点,?” 时，表示该点是断开的或编程时擦除的，
其对应的变量 B不是“与”门的输入量。
A B C
&
Y
Y=AC
(a)
A CB
≥1
Y
(b)
Y=A+C
1
Y
(c)
Y1=A Y2=A
A
Y1
Y2
图 23.3.2 PLD阵列中的逻辑符号下一页总目录 章目录 返回 上一页
23.3.1 可编程只读存储器
1.一次编程性只读存储器（ PROM）
厂家制造 PROM时，使存储矩阵（“或”阵列）
的所有存储单元的内容全为,1‖（或,0‖），用户可根据自己的需要自行确定存储单元的内容。
图 23.3.3 由二极管和熔断丝构成的存储单元熔断丝位线字线存储,1‖
存储,0‖
下一页总目录 章目录 返回 上一页图 23.3.4 PROM的阵列图
A2
1 1
A1
1
A0
&
&
&
&
&
&
&
&
≥1
D2 D1
≥1
D0
≥1
"或 "阵列
"与 "阵列
WO
W1
W2
W3
W4
W5
W6
W7
固定“与”
阵列可编程“或”
阵列下一页总目录 章目录 返回 上一页例 1,图 23.3.5是用 PROM构成的阶梯波信号发生器，输出电压 u0的波形由 P图。 ROM存储的内容决定。今需生产图 23.3.6所示阶梯波信号，试列出
PROM的编码表并画出 PROM的编程阵列。说明：
图中电子开关由 PROM位线电平控制，当 D=1时，
开关接基准电压 -UR;当 D=0时，开关接地。
解,(1)根据反相加法运算电路可得出阶梯波电压 u0
)24(8 I0I1I2I3 uuuu
)248( I0I1I2I30 uRRuR/ RuR/ RuR/ Ru
R0123 )24(8 UDDDD
下一页总目录 章目录 返回 上一页
u10 R
R/2u11
R/4u12
R/8u13
A0 D0
D1A1
D2A2
D3A3
PROM
二进制计数器
C
–UR
R
R2
–
+
∞△
+ +
-u0RD
电子开关图 23.3.5 用 PROM构成阶梯波发生器uO
10 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 C
4UR
8UR
图 23.3.6 阶梯波下一页总目录 章目录 返回 上一页
uoC
0
1
2
3
4
5
6
7
A0
表 23.3.1 PROM的编程表
9
10
11
12
8
A1A2A3 D0D1D2D3
0 0 0 0 0 1 0 0
0 0 0 1 0 1 0 1
0 0 1 0 0 1 1 0
0 0 1 1 0 1 1 1
0 1 0 0 1 0 0 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 0 1
1 0 0 0 0 1 0 0
1 0 0 1 0 0 1 1
1 0 1 0 0 0 1 0
1 0 1 1 0 0 0 1
1 1 0 0 0 0 0 0
4UR
5UR
6UR
7UR
8UR
7UR
6UR
5UR
4UR
2UR
1UR
0
3UR
(2)由电压 u0的关系式及其波形列出 PROM的编程表下一页总目录 章目录 返回 上一页
1 1 1 1 m15
1 1 1 0 m141 1 0 1 m13
1 1 0 0 m12
1 0 1 1 m11
1 0 1 0 m10
1 0 0 1 m91 0 0 0 m8
0 1 1 1 m7
0 1 1 0 m60 1 0 1 m5
0 1 0 0 m40 0 1 1 m3
0 0 1 0 m2
0 0 0 1 m1
0 0 0 0 m0
A3
A2
A1
A0
D3D2D1D0
地址译码器图 23.3.7 PROM 阵列图
(3)由 PROM编程表画出 PROM的编程阵列图下一页总目录 章目录 返回 上一页例 2,试用 PROM产生一组逻辑函数。
CAY?0 CBAY?1
DCBDCBADCBAY2
解,(1)由于 PROM的地址译码器是固定的最小项“与”阵列，所以需将 Y0~ Y2各式化为最小项形式。
7632
0 )()()(
mmmm
DCBACDBADBCABCDA
DDCBADDBCABBCAY
下一页总目录 章目录 返回 上一页
1312
1 )(
mm
DCBADCBADDCABY
141076
2 )(
mmmm
DBCADA B CB C DADCBA
AADBCB C DADCBAY
(3)由 Y0~ Y2最小项画出 PROM的编程阵列图下一页总目录 章目录 返回 上一页图 23.3.8用 PROM 产生一组逻辑函数固定“与”
阵列
DCBA A
1
1
B
1
C
1
D
Y0
Y1
Y2
m2 m3 m6 m7 m10m12m13m14
可编程“或”
阵列
1312 mm?
下一页总目录 章目录 返回 上一页
2,可改写型只读存储器 (EPROM）
PROM只能 一次 编程，而 EPROM则可多次 擦去并重新写入 新内容。
擦除方法：在 EPROM器件外壳上有透明的石英窗口，用紫外线（或 X射线）照射，即可完成擦除操作。
3,电可改型只读存储器 (EEPROM）
尽管 EPROM能实现擦除重写的目的，但由于紫外线照射时间和照度均有一定要求，擦除的速度也比较慢，为此，又产生了 EEPROM。
下一页总目录 章目录 返回 上一页
23.3.2 可编程逻辑阵列（ PLA）
PLA与 PROM的结构相似，其区别在于 PLA译码器部分也可由用户自己编程。
1
A2
1
A1
1
A0
&
&
&
&
&
&
≥1
D2 D1
≥1
D0
≥1
图 23.3.9 PLA阵列图可编程“或”
阵列可编程“与”
阵列下一页总目录 章目录 返回 上一页例 3,试用 PLA产生例 2的一组逻辑函数。
CAY?0 CBAY?1
DCBDCBADCBAY2
解,(1)由于 PLA 的“与”阵列和“或”阵列均可编程。因此，需将 Y0~ Y2的“与或”逻辑函数式化简，然后分别对其“与”阵列和“或”阵列进行编程。
CAY?0 CBAY?1
BCADAC
DBCADA B CB C DADCBA
AADBCB C DADCBAY
)(2
下一页总目录 章目录 返回 上一页图 23.3.10 用 PLA产生一组逻辑函数
1
A
1
B
1
C
1
D
Y0
Y1
Y2可编程“与” 阵列与 PROM阵列的编程相比 PLA的编程简捷得多可编程“与”
阵列下一页总目录 章目录 返回 上一页
23.3.3通用阵列逻辑（ GAL）
通用阵列逻辑（ GAL） 是一种可多次编程、
可电擦除 的通用逻辑器件，它具有功能很强的可编程的输出级，能灵活地改变工作模式。
GAL既能用作组合逻辑器件，也能时序逻辑器件；
其输出引脚既能用作输出端，也能配置成输入端。
此外，它还可以设置加密位。由于 GAL芯片内部电路结构复杂，具体分析从略。
23.1 只读存储器
23.2 随机存取存储器
23.3 可编程逻辑器件下一页总目录 章目录 返回 上一页本章要求
1.了解 ROM,RAM,PROM,EPROM和 ROM
的结构和工作原理及功能的区别。
第 23章 存储器和可编程逻辑器件
2.了解 常用可编程逻辑器件在实际中的应用。
3,会 用可编程逻辑器件 构成简单的逻辑函数下一页总目录 章目录 返回 上一页半导体存储器分类：
按功能只读存储器（ ROM）
随机存取存储器（ RAM）
按元件双极型存储器,速度快，功耗大。
MOS型存储器：速度较慢，功耗小，
集成度高。
下一页总目录 章目录 返回 上一页
23.1 只读存储器
23.1.1 ROM的结构框图只读存储器（ ROM）,它存储 的信息是固定不变的。工作时，只能读出信息，不能随时写入信息。
图 23.1.1 ROM的结构框图存储输出读出电路存储矩阵地址译码器
N× M
位线
（数据线）
字线（选择线）
地址输入
AN-1
A1
A0
...,..
W0
W1
WnN-1
DM-1 D0D1...
...
表示存储容量下一页总目录 章目录 返回 上一页
ROM主要结构存储矩阵地址译码器
1.存储矩阵,由存储单元构成，一个存储单元存储一位二进制数码,1‖或,0‖。存储器是以字为单位进行存储的。图 23.1.1中有 N× M个存储单元。
2.地址译码器,为了存取的方便，给每组存储单元以确定的标号，这个标号称为地址。图 23.1.1中，
W0~WN-1称为字单元的地址选择线，简称字线； 地址译码器根据输入的代码从 W0~WN-1条字线中选择一条字线，确定与地址代码相对应的一组存储单元位置。
被选中的一组存储单元中的各位数码经位线 D0~DM-1
传送到数据输出端。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理图 23.1.2二极管 ROM电路
1
1
A0 A1
字线位线读出电路地址译码器 存储矩阵存储输出地址输入
W0
W1
W2
W3
D0D1D2D3
A1
A0
+U
A0 A1
存,1‖
存,0‖
下一页总目录 章目录 返回 上一页
(1) 存储矩阵
23.1.2 ROM的工作原理
1,二极管构成的 ROM的工作原理图中的存储矩阵有 四条字线和四条位线 。共有十六个交叉点，每个交叉点都可看作一个存储单元。
交叉点处接有二极管时，相当于存,1‖；
交叉点处没有接二极管时，相当于存,0‖；
如：字线 W0与位线有四个交叉点，其中与位线 D0
和 D2交叉处接有二极管。当选中 W0（为高电平）
字线时，两个二极管导通，使位线 D0和 D2为,1‖，
这相当于接有二极管的交叉点存,1‖。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理交叉点处没有接二极管处，相当于存,0‖；
位线 D1和 D3为,0‖，这相当于没接有二极管的交叉点存,0‖。
ROM的特点：存储单元存,0‖还是存,1‖是在设计和制造时已确定，不能改变；而且存入信息后，
即使断开电源，所存信息也不会消失，所以 ROM
也称固定存储器。
(2) 地址译码器图中是一个二极管译码器，两位地址代码 A1A0
可指定 四 个不同的地址。
下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理四个地址的逻辑式分别为：
010 AAW? 011 AAW?
012 AAW? 013 AAW?
地址译码器特点：
（ 1） N取一译码：即 N条字线中，每次只能选中一条字线。图示电路为四选一译码。
（ 2）最小项译码,n个地址输入变量 A0~An最小项的数目为 N=2n。图示电路最小项为四个。
地址译码器是一个,与” 逻辑阵列下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理表 23.1.1 N取一译码及 ROM存储内容地址码
01 AA
A0A1
0 0
0 1
1 0
1 1
最小项及编号 N取一译码 存储内容
W0W1W2W3 D0D1D2D3
m0
m1
m2
m3
01 AA
01 AA
01 AA
0 0 0 1 0 1 0 1
0 0 1 0 1 0 1 1
0 1 0 0 0 1 0 0
1 0 0 0 1 1 1 0
从图 23.1.2中可看出：
地址译码器是一个,与” 逻辑阵列
010 AAW? 011 AAW? 012 AAW? 013 AAW?
下一页总目录 章目录 返回 上一页
1
1
A0 A1
字线位线读出电路地址译码器 存储矩阵地址输入
W0
W1
W2
W3
D0D1D2D3
A1
A0
+U
A0 A1
23.1.2 ROM的工作原理
―0‖
―0‖
0
0
0
1
导通
0 1 0 1
导通下一页总目录 章目录 返回 上一页
23.1.2 ROM的工作原理存储矩阵是一个,或” 逻辑阵列
100 WWD 311 WWD
320 WWWD2 313 WWD
W3=A1A0 m
3
m2W2=A1A0
m1W1=A1A0
m0W0=A1A0A
0
A1
地址译码器
D3 D2 D1 D0
图 23.1.3 简化的 ROM存储矩阵阵列图有二极管无二极管下一页总目录 章目录 返回 上一页
2,双极型晶体管和 MOS场效应管构成的存储矩阵图 23.1.4 双极型存储矩阵存,1‖
存,0‖
D3 D2 D1 D0
W2
W1
W0
+UDD
W3
下一页总目录 章目录 返回 上一页
2,双极型晶体管和 MOS场效应管构成的存储矩阵
―1‖
―0‖
―0‖
―0‖
选中
1 1 0 1D
3 D2 D1 D0
W2
W1
W0 +UDD
W3
导通下一页总目录 章目录 返回 上一页
1
D3
1
D2
1
D1
1
D0
W0
W1
W2
W3
负载管
+UDD
图 23.1.5 MOS型存储矩阵
―1‖
―0‖
―0‖
―0‖
选中
0 0 1 0
1 1 0 1
导通下一页总目录 章目录 返回 上一页
1,ROM构成的全加器
23.1.3 ROM的应用在数字系统中 ROM的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。
输入变量 A —— 加数B —— 加数
C0 —— 低位进位数输出变量 S —— 本位和
C0 —— 向高位进位数下一页总目录 章目录 返回 上一页
23.1.3 ROM的应用
A B C0 十进制 最小项 被选中 字线最小项编号位线
S C
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
1
2
3
4
5
6
7
A B C0
A B C0
A
BA C0
A
C0
B C0
B
C0A B
B C0A
C0BA
W0=1
W1=1
W2=1
W3=1
W4=1
W5=1
W6=1
W7=1
m0
m1
m2
m3
m4
m5
m6
m7
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
表 23.1.2全加器逻辑状态及三变量最小项编码下一页总目录 章目录 返回 上一页根据表 23.1.2可得：
7421
0000 mmmm CBACBACBACBAS
7653
0000 mmmm CBACBACBACBAC
WO m
0W
1 m
1W
2 m2W
3 m3W
4 m
4W
5 m
5W
6 m6
W7 m
7
S C
A
B
C
最小项译码器
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
0CBA
图 23.1.6 ROM构成的全加器下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页下一页总目录 章目录 返回 上一页
3.ROM构成的字符发生器
23.1.3 ROM的应用字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先存储在 ROM的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显示。
下面用 ROM构成的字符发生器显示字母 R
来说明其工作原理。
下一页总目录 章目录 返回 上一页图 23.1.8 字符显示原理图
(b)
WO
W1
W2
W3
W4
W5
W6
(a)
000
001
010
011
100
101
110
D4D3D2D1D0
行译码器A2
A1
A0
读出电路下一页总目录 章目录 返回 上一页由图可看出该字符显示器由 7行 5 列构成存储矩阵，将字母 R的形状分割成若干部分并在相应的单元存入信息,1‖。当地址输入由 000~110周期地循环变化时,即可逐行扫描各字线,把字线 W0~ W7所存储的字母,R‖的字形信息从位线 D0~ D4读出。
使显示设备一行行的显示出图 23.1.8(b)的字形。
下一页总目录 章目录 返回 上一页
23.2 随机存取存储器随机存取存储器（ RAM）,它能随时从任何一个指定地址的存储单元中取出（读出）信息,也可随时将信息存入（写入）任何一个指定的地址单元中。因此也称为读 /写存储器。
优点,读 /写方便缺点,信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。
下一页总目录 章目录 返回 上一页地址输入
An-1
A0
A1 地址译码器存储矩阵数据线读写 /控制电路读 /写控制 (R/W)
片选 (CS)
输入 /输出
I/O
.,,.,,
23.2.1 RAM的结构和工作原理图 23.2.1 RAM的结构框图下一页总目录 章目录 返回 上一页
1,存储矩阵,由存储单元构成，一个存储单元存储一位二进制数码,1‖或,0‖。与 ROM不同的是 RAM存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成。
2,地址译码器,也是 N取一译码器。
3,读 /写控制电路,当 R/W=1时，执行读操作,R/W=0
时，执行写操作。
4,片选控制,当 CS=0时，选中该片 RAM工作,CS=1
时该片 RAM不工作。
下一页总目录 章目录 返回 上一页
23.2.2 2114静态 RAM
MOS型 RAM
静态 RAM,管子数目多，功耗大，
但只要不断电，信息就永久保存。
动态 RAM,集成度高，功耗小，
但必须定期给电容补充电荷，以防存储信息的丢失。
一般情况下，大容量的存储器使用动态 RAM；
小容量的存储器使用静态 RAM。
下一页总目录 章目录 返回 上一页
9GND
CS 8
A2 7
A1 6
A0 5
A3 4
A4 3
A5 2
A6 1
I/O0
A9
A8
A7
UCC
12
10
11
14
13
15
16
17
18
I/O1
I/O2
I/O3
R/W
RA
M
21
14
图 23.2.2 RAM2114外引线排列图容量,1024字?4位地址线,A9~A0(210=1024)
数据线,I/O3~ I/O0
下一页总目录 章目录 返回 上一页
1.RAM位数的扩展图 23.2.3 RAM2114位数扩展将几片的地址端,R/W端,CS端并接在一起
A9 … A0 R/W CS
RAM2114(1)
I/O3
I/O7 I/O6
I/O2
IO/5
I/O1
I/O4
I/O0
A9 … A0 R/W CS
I/O3 I/O2
RAM2114(2)
I/O1 I/O0
I/O0I/O3 I/O2 I/O1
高四位 低四位
A9
A0
R/W
CS
地址码下一页总目录 章目录 返回 上一页
1,RAM字数的扩展 A11~ A0十二根地址线，
组成 4096字?4位的 RAM
图 23.2.3 RAM2114字数扩展
...
RAM 21114(1)
I/O
(2)
I/O
(3)
I/O
(4)
I/O
A11A10
A11
A10
2/4
线译码器
R/WA
0
A9
I/O3
I/O2I/O
1I/O
0
A11A10
A11A10
A11A10
A9… A 0R/W CS A9… A 0R/W CS A9… A 0R/W CS A9… A 0R/W CS
下一页总目录 章目录 返回 上一页图 23.2.3 RAM2114字数扩展
...
RAM 21114(1)
I/O
(2)
I/O
(3)
I/O
(4)
I/O
A11A10
A11
A10
2/4
线译码器
R/WA
0
A9
I/O3
I/O2I/O
1I/O
0
A11A10
A11A10
A11A10
A9… A0R/W CS A9… A0R/W CS A9… A0R/W CS A9… A0R/W CS
0
0
选中
0
下一页总目录 章目录 返回 上一页可编程逻辑器件（ PLD）它是由用户自行定义功能（编程）的一类逻辑器件的总称。
图 23.3.1 PLD的结构框图输入电路 "与 "阵列 "或 "阵列 输出电路,..
..
.
23.3 可编程逻辑器件下一页总目录 章目录 返回 上一页
PLD中常用逻辑符号的含义在图 (a)中,多个输入端“与”门只用一根输入线表示，称 乘积线 。输入变量 A,B,C的输入线和乘积线的交点有三种情况,(1)黑点,?‖表示该点为固定连接点，用户不能改变。 (2)叉点,?” 表示该点为用户定义编程点，出厂时此点是接通的,用户可根据需要断开或保持接通。 (3)既无黑点,?‖也无叉点,?” 时，表示该点是断开的或编程时擦除的，
其对应的变量 B不是“与”门的输入量。
A B C
&
Y
Y=AC
(a)
A CB
≥1
Y
(b)
Y=A+C
1
Y
(c)
Y1=A Y2=A
A
Y1
Y2
图 23.3.2 PLD阵列中的逻辑符号下一页总目录 章目录 返回 上一页
23.3.1 可编程只读存储器
1.一次编程性只读存储器（ PROM）
厂家制造 PROM时，使存储矩阵（“或”阵列）
的所有存储单元的内容全为,1‖（或,0‖），用户可根据自己的需要自行确定存储单元的内容。
图 23.3.3 由二极管和熔断丝构成的存储单元熔断丝位线字线存储,1‖
存储,0‖
下一页总目录 章目录 返回 上一页图 23.3.4 PROM的阵列图
A2
1 1
A1
1
A0
&
&
&
&
&
&
&
&
≥1
D2 D1
≥1
D0
≥1
"或 "阵列
"与 "阵列
WO
W1
W2
W3
W4
W5
W6
W7
固定“与”
阵列可编程“或”
阵列下一页总目录 章目录 返回 上一页例 1,图 23.3.5是用 PROM构成的阶梯波信号发生器，输出电压 u0的波形由 P图。 ROM存储的内容决定。今需生产图 23.3.6所示阶梯波信号，试列出
PROM的编码表并画出 PROM的编程阵列。说明：
图中电子开关由 PROM位线电平控制，当 D=1时，
开关接基准电压 -UR;当 D=0时，开关接地。
解,(1)根据反相加法运算电路可得出阶梯波电压 u0
)24(8 I0I1I2I3 uuuu
)248( I0I1I2I30 uRRuR/ RuR/ RuR/ Ru
R0123 )24(8 UDDDD
下一页总目录 章目录 返回 上一页
u10 R
R/2u11
R/4u12
R/8u13
A0 D0
D1A1
D2A2
D3A3
PROM
二进制计数器
C
–UR
R
R2
–
+
∞△
+ +
-u0RD
电子开关图 23.3.5 用 PROM构成阶梯波发生器uO
10 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 C
4UR
8UR
图 23.3.6 阶梯波下一页总目录 章目录 返回 上一页
uoC
0
1
2
3
4
5
6
7
A0
表 23.3.1 PROM的编程表
9
10
11
12
8
A1A2A3 D0D1D2D3
0 0 0 0 0 1 0 0
0 0 0 1 0 1 0 1
0 0 1 0 0 1 1 0
0 0 1 1 0 1 1 1
0 1 0 0 1 0 0 0
0 1 0 1 0 1 1 1
0 1 1 0 0 1 1 0
0 1 1 1 0 1 0 1
1 0 0 0 0 1 0 0
1 0 0 1 0 0 1 1
1 0 1 0 0 0 1 0
1 0 1 1 0 0 0 1
1 1 0 0 0 0 0 0
4UR
5UR
6UR
7UR
8UR
7UR
6UR
5UR
4UR
2UR
1UR
0
3UR
(2)由电压 u0的关系式及其波形列出 PROM的编程表下一页总目录 章目录 返回 上一页
1 1 1 1 m15
1 1 1 0 m141 1 0 1 m13
1 1 0 0 m12
1 0 1 1 m11
1 0 1 0 m10
1 0 0 1 m91 0 0 0 m8
0 1 1 1 m7
0 1 1 0 m60 1 0 1 m5
0 1 0 0 m40 0 1 1 m3
0 0 1 0 m2
0 0 0 1 m1
0 0 0 0 m0
A3
A2
A1
A0
D3D2D1D0
地址译码器图 23.3.7 PROM 阵列图
(3)由 PROM编程表画出 PROM的编程阵列图下一页总目录 章目录 返回 上一页例 2,试用 PROM产生一组逻辑函数。
CAY?0 CBAY?1
DCBDCBADCBAY2
解,(1)由于 PROM的地址译码器是固定的最小项“与”阵列，所以需将 Y0~ Y2各式化为最小项形式。
7632
0 )()()(
mmmm
DCBACDBADBCABCDA
DDCBADDBCABBCAY
下一页总目录 章目录 返回 上一页
1312
1 )(
mm
DCBADCBADDCABY
141076
2 )(
mmmm
DBCADA B CB C DADCBA
AADBCB C DADCBAY
(3)由 Y0~ Y2最小项画出 PROM的编程阵列图下一页总目录 章目录 返回 上一页图 23.3.8用 PROM 产生一组逻辑函数固定“与”
阵列
DCBA A
1
1
B
1
C
1
D
Y0
Y1
Y2
m2 m3 m6 m7 m10m12m13m14
可编程“或”
阵列
1312 mm?
下一页总目录 章目录 返回 上一页
2,可改写型只读存储器 (EPROM）
PROM只能 一次 编程，而 EPROM则可多次 擦去并重新写入 新内容。
擦除方法：在 EPROM器件外壳上有透明的石英窗口，用紫外线（或 X射线）照射，即可完成擦除操作。
3,电可改型只读存储器 (EEPROM）
尽管 EPROM能实现擦除重写的目的，但由于紫外线照射时间和照度均有一定要求，擦除的速度也比较慢，为此，又产生了 EEPROM。
下一页总目录 章目录 返回 上一页
23.3.2 可编程逻辑阵列（ PLA）
PLA与 PROM的结构相似，其区别在于 PLA译码器部分也可由用户自己编程。
1
A2
1
A1
1
A0
&
&
&
&
&
&
≥1
D2 D1
≥1
D0
≥1
图 23.3.9 PLA阵列图可编程“或”
阵列可编程“与”
阵列下一页总目录 章目录 返回 上一页例 3,试用 PLA产生例 2的一组逻辑函数。
CAY?0 CBAY?1
DCBDCBADCBAY2
解,(1)由于 PLA 的“与”阵列和“或”阵列均可编程。因此，需将 Y0~ Y2的“与或”逻辑函数式化简，然后分别对其“与”阵列和“或”阵列进行编程。
CAY?0 CBAY?1
BCADAC
DBCADA B CB C DADCBA
AADBCB C DADCBAY
)(2
下一页总目录 章目录 返回 上一页图 23.3.10 用 PLA产生一组逻辑函数
1
A
1
B
1
C
1
D
Y0
Y1
Y2可编程“与” 阵列与 PROM阵列的编程相比 PLA的编程简捷得多可编程“与”
阵列下一页总目录 章目录 返回 上一页
23.3.3通用阵列逻辑（ GAL）
通用阵列逻辑（ GAL） 是一种可多次编程、
可电擦除 的通用逻辑器件，它具有功能很强的可编程的输出级，能灵活地改变工作模式。
GAL既能用作组合逻辑器件，也能时序逻辑器件；
其输出引脚既能用作输出端，也能配置成输入端。
此外，它还可以设置加密位。由于 GAL芯片内部电路结构复杂，具体分析从略。
