第三章 逻辑门电路
§ 1 逻辑门电路
§ 2 TTL集成门电路
§ 3 MOS集成门电路
§ 1 逻辑门电路门：具有开关作用。
门电路：具有控制信号通过或不通过能力的电路。
一、器件的开关作用开关特性体现开关作用 → 静态特性转换过程 → 动态特性理想开关特性
Z＝ 0 → 短路、相当开关闭合
Z＝ ∞ → 断路、相当开关断开二、半导体二极管的开关特性
D R
DU
iV
+
－
⒈ 开关作用
D正偏 → 导通 → UD很小 → 电路导通
UD ≈0.7V,硅管
UD ≈0.3V,锗管
D反偏 → 截止 → UD很大 → 电路断开注,讲课如不特殊说明,均以硅管为例,
⒉ 动态特性
D正偏时,PN结电阻较小。加上反压后，形成较大的 I2；尔后，随着结电阻的增加，反向电流逐渐减小，
直至漏电流 Is。
D R
DU
iV
+
－
iV
t
1V
2V
DI
t1I
2I ret
21.0 I
Is
反向恢复过程,
反向恢复时间 tre
说明,⑴ 转换时间：截止 →导通 较小导通 →截止较大故 D的开关时间以 tre来衡量。
⑵ Vi的最高频率以 10 tre来取值。
所需的时间。电流由,I1.0RVI 222
三、半导体三极管的开关特性
⒈ 开关作用
10K
Vcc=5V
1k
Vo
β =30
iV T
截止饱和放大
Vbe Vbc
反偏 反偏,ib＝ ic ＝ 0，开关断开。
正偏 反偏,ic ＝ βib,线性放大。
正偏 正偏,ib >Ibs,开关闭合。
VVRR VIi ces
C
cc
C
cesccbsb 7.0,VV
⒈ 开关作用（续）
临界饱和：
饱和系数：
10K
Vcc=5V
1k
Y
β =30
iV T
bs
b
I
iB?
B越大，饱和越深；
反之饱和则浅
VVR VIIi c e s
C
c e scccbsb 7.0,V
C
cccbsb
R
IIi
7.0V
说明,因所以，临界饱和电流是由外电路（ Rc）决定的，
Rc不同，临界饱和电流是不一样的。
Vbc＝ 0 V 时,T处于临界饱和例 1:计算图示电路的临界饱和电流。
β =30
Vces=0.7V
Rb
iV T
Rc
Re
ic↓
ib→
ie↓
Vcc
Vo
eC
c e scc
bs
c e sccebsCbs
c e scceeCs
C
eec e scc
s
RR
VV
I
VVRIRI
VVRIRI
R
R－IVV
I
）＋＋（
＝
＝）＋＋（即：
＝＋
解：
1
1
c
c
⒉ 动态特性
T从：
截止 →导通,建立电荷需要时间
→ton
导通 →截止存储电荷消散需要时间
→toff
开关时间,
说明,⑴ 转换时间：截止 →导通 时间 ton较小导通 →截止时间 toff较大
⑵ toff中 ts占主要部分。
max9.0 cI
max1.0 cI
dt rt st ft
ci
t0
iV
t
0
fso ff
rdon
ttt
ttt
开启 延时 上升关闭 存储 下降四、基本门电路对应三种基本逻辑运算，有三种基本门电路
⒈ 二极管与门（ D与门）
⑴ 电路
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
⑵ 原理
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止电路分析要求出输入的各种组合与输出的关系电位表：
⒈ 二极管与门 (续 )
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 0
1 0 0
1 1 1
实现了与逻辑功能
⑶ 符号
A
BF&
国标 惯用 国外
A
B F
A
B F
⒉ 二极管或门（ D或门）
⑴ 电路
5V A
0V B
F
R
D1
D2
⑵ 原理
VA VB VF D1 D2
0V 0V 0V 止 止
0V 5V 4.3V 止 通
5V 0V 4.3V 通 止
5V 5V 4.3V 通 通电位表：
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 1
1 0 1
1 1 1
实现了或逻辑功能
⑶ 符号国标 惯用 国外
F
A
B
≥1 A
B F＋
A
B F
⒊ 晶体管非门 (反相器 )
⑶ 符号
⑴ 电路
⑵ 原理
VA VF T
0V 5V 止
5V 0.3V 通电位表,真值表,
A F
0 1
1 0
实现了非逻辑功能
A
Rb
Rc
Vcc( 5V)
F
T
国标 惯用 国外
FA
1 A F FA
⒋ 复合门把单级门电路 级联 起来,构成复合门,如,与非门、或非门等等 。
异或门
Y Y与非门
Y
A
B
Y或非门异或非门
Y Y
Y Y
国标 惯用 国外
A
B
A
B
A
B
A
B
A
B
A
B
A
B
Y&
Y
1
Y=1
Y=
A
B
A
B
A
B
A
B
⒈ 正逻辑 门电路的输入、输出电压定义为：
⒉ 负逻辑说明,⑴前面所述基本门电路均以正逻辑定义。
⑵同一个逻辑门电路，在不同逻辑定义下，
实现的逻辑功能不同。
⑶数字系统中，不是采用正逻辑就是采用负逻辑，而 不能混合使用 。
本书中采用 正 逻辑系统。
低电位 → 0
高电位 → 1
门电路的输入、输出电压定义为,低电位 → 1高电位 → 0
五、逻辑约定正负逻辑约定举例
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止正逻辑
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
电位表：
A B F
0 0 0
0 1 0
1 0 0
1 1 1
负逻辑
A B F
1 1 1
1 0 1
0 1 1
0 0 0
真值表 真值表正与逻辑 负或逻辑
F＝ AB F＝ A＋ B
等价
⒊ 正负逻辑转换 （只需了解）
⑴ 依据,
BAFBAF
BAFABF
一个门的输入和输出同时取反，则：
正逻辑 ←→ 负逻辑
⑵ 目的：
⑶ 方法,从后往前的奇数级上，输入、输出都取反，且与门 →或门，或门 →与门，即可化简电路。
化简和转换电路。
Y
&A
B
&
& & &
C
D E F
正负逻辑转换举例
HECDABY
Y
&A
B
&
& & &
C
D E F
1.奇数级，前后取反
2.相互抵消
3.与门 → 或门
≥1
≥1
Y
&A
B
&
&
C
D E H
1
1
HCD EABE
HECDABY
)(
§ 2 TTL集成门电路 (与非门 )
二极管 ----晶体三极管逻辑门（ DTL）
集 晶体三极管 ----晶体三极管逻辑门 （ TTL）
成 双极型 射极耦合逻辑门 （ ECL）
逻 集成注入逻辑门电路 （ ）
辑 N沟道 MOS门 (NMOS)
门 单极型 (MOS型 ) P 沟道 MOS门 (PMOS)
互补 MOS门 (CMOS)
LI2
集成门电路按开关元件分类集成,把晶体管、电阻、和导线等封装在一个芯片上。
一、电路
CBAF
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管
T1和基极电组 R1组成,它实现了输入变量 A,B,C
的与运算 。
B
F
R
D1
D3
Vcc（ 5V）
D2
A
C
D4
中间级是放大级，由 T2,R2
和 R3组成,T2
的集电极 C2和发射极 E2可以分提供两个相位相反的电压信号
C2
E2
输出级：由 T3,T4,T5和 R4、
R5组成，其中 T3,T4构成复合管，与 T5组成推拉式输出结构
，具有较强的负载能力。
“0”
1V
Vb1=0.3+0.7=1V
三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1V
V
V
3.6
3.6
0.3
二、工作原理
T1深饱和
T2截止
T5截止
1,输入有低电平（ 0.3V）时不足以让
T2,T5导通
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
“0”
1V
uou
o=5-uR2-ube3-ube4?3.6V高电平！
1,输入有低电平（ 0.3V）时 (续 )
T1深饱和
T2截止
T5截止 T3微饱和
T4放大结论 1:输入有低时,输出为高
T1:倒置全饱和导通
Vb1=2.1V
Vc1=1.4V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.6V）时
2.1V
1.4V
T1管,Ve1=3.6V
Vb1=2.1V
Vc1=1.4V
T1管在倒置工作状态
3.6V
T2,T5管饱和导通,
Vce2=0.3V
所以,Vc2=1V→T3:放大
Vb4=0.3V → T4:截止
0.3V
T2:饱和
T5:饱和
T3:放大
T4:截止放大
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C 饱和
uF=0.3V
2,输入全为高电平（ 3.6V）时 (续 )
饱和
3.6V
T1:倒置
T2:饱和
T5:饱和
T3:放大
T4:截止结论 2:输入全高时,输出为低
T5饱和,
Vce5=0.3V
工作原理小结,
1,输入有低电平（ 0.3V）时
VF=3.6V
2,输入全为高电平（ 3.6V）时
VF=0.3V
T1:倒置
T2:饱和
T3:放大
T4:截止
T5:饱和
T1深饱和
T2截止
T3微饱和
T4放大
T5截止
CBAF3,逻辑功能
3,输入多发射极的作用
TTL集成门在输入级采用 晶体管 多发射极,
其作用是,
1.参数一致性好 ;
2.缩小体积 ;
3.缩短 T2从饱和向截止的转换时间 → 加速转换过程 。
(即加速输入由全,1”→→ 输入有,0”的转换过程 )
输入多发射极的作用（续）
+5V
3.6
0.3
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
b1 c
13.6V
Vc
3.6V 饱和饱和饱和到截止，基区电荷需要消散时间
1V
放大区集电极电流
1.4V
基区电荷迅速消散
T2截止,Vc2电压升高,T3导通，
做电压跟随 → T4进入放大。
集电极电流加大，
T5迅速截止由于多发射极输入级的存在,T1在转换瞬间进入放大状态，加速了 T2
的状态转换，从而加速了整个电路的工作速度。
VA=
VB=
输出级采用 推挽电路 不仅 提供比较大的带负载能力,而且 在接容性负载的状态转换时，可以产生比较大的充放电电流，产生陡峭的上升或下降沿，也提高了整体电路的开关速度。
4,推挽输出电路的作用
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
“1”
“1”
“1”
RL
5V
饱和截止
T5深度饱和，集电极电流可以全部用于驱动负载。
输出电阻为 T5的饱和 c-e 电阻，阻值很小，带负载能力强。
⑴ 输出为低电平时,
容性负载时,放电较快,
形成陡峭的下降沿。
RL
Co
⑵ 输出为高电平时：
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
“0”
“1”
“1”
RL
截止
T4处在放大区，工作在射极输出状态，
组成 电压跟随器,跟随 VCC，输出稳定，带负载能力强。
容性负载时,充电较快,
形成陡峭的上升沿。
Co
TTL集成电路的外特性：
电压传输特性 VO = f(Vi)
输入 /输出特性
VOH输出高电平,VOL输出低电平，
VOFF关门电平，
VON开门电平：
VT门坎电平,噪声容限,VNH,VNL。
⒈ 输入伏安特性 ii = f（ Vi）
⒉ 输入负载特性 Vi = f（ Ri）
开门电阻 RON,关门电阻 ROFF
⒊ 输出特性 Vo = f（ io ）
⑴ 输出低电平,⑵ 输出高电平
⑴ 输入短路电流 IIS ⑵ 输入漏电流 IIH
⑶ 灌电流 ⑷ 拉电流
⑶ 扇出系数三、电压传输特性
Vi
Vo&
V V
VCC
输出电压 VO随输入电压 Vi变化的关系曲线,即 VO = f(Vi)。
测试电路传输特性曲线V0(V)
Vi(V)1 2 3
3.6V B C
D E
0.6V 1.4V
0
A
⒈ 电压传输特性电压传输特性分析
V0(V)
Vi(V)1 2 3
3.6V B C
D E
0.6V 1.4V
0
A
BC段,线性区，当 0.6V≤V i≤1.3V,
0.7V≤V b2＜ 1.4V时,T2开始导通,T5
仍截止,VC2随 Vb2升高而下降，经 T3,T4
两级射随器使 VO下降。
AB段,截止区,当 VI≤0.6V,Vb1≤1.3V 时，
T2,T5截止，输出高电平 VOH = 3.6V
CD段,转折,Vi=1.4V,T2、
T5饱和。
DE段,饱和区,Vi>1.4V
VO＝ 0.3V
⒉ 几个参数
VOH输出高电平：
VOL输出低电平：
与非门输入有低时,Vo ＝ VOH
产品规范值,VOH≥2.4V
典 型 值,VOH＝ 3.5V
标准高电平,VOH=VSH=2.4V
与非门输入全高时,Vo ＝ VOL
产品规范值,VOL≤0.4V
典 型 值,VOL＝ 0.3V
标准高低平,VOL=VSL=0.4V
1,VOH 和 VOL都是对具体门输出高、低电平 电压值 的要求。
2.高电平表示一种状态，低电平表示另一种状态，
一种状态对应一定的电压范围，而不是一个固定值。
说明：
0V
5V
2.4V
VSL
VSH
0.4V
几个参数（续）
VOFF关门电平：
VON开门电平：
VT门坎电平：
与非门在保证输出为高电平时，
允许的最大输入低电平值。 VOFF＝ 0.8V
与非门在保证输出为低电平时，
允许的最小输入高电平值。 VON＝ 2 V
VVVV O F FONT 4.12
此时输入有低此时输入全高
⒊ 噪声容限
VSH
VON
VOFF
VSL
VNH
VNL
1
1
0 0
定义：
高电平噪声容限
VNH ＝ VSH － VON
＝ 2.4－ 2＝ 0.4V
低电平噪声容限
VNL ＝ VOFF － VSL
＝ 0.8－ 0.4V＝ 0.4V
在保证 输出 高、低电平 性质 不变的条件下，输入电平的允许波动范围称为 输入端噪声容限 。
四、输入 /输出特性
⒈ 输入伏安特性：输入电压与输入电流之间的关系曲线,
即 ii= f（ Vi）
+5V
R2R13k
T2T
1V
i
IR1
Ii
-1.4mA 1.4V
ii
3.6V
iVI
IS
IIH=50μA
测试电路 特性曲线输入伏安特性 (续 1)
⑴ 输入短路电流 IIS Vi = 0V时由输入端流出的电流。
m A,K,R VVI beCCIS 413 705
1
1
+5V
R2R13k
T2T
1V
i
IR1
Ii
IIS
-1.4mA
Vi = 0～ 1.4V时,
IC1变化很小,Ii的绝对值也只略有减少。
×
ii
3.6V
iV
1.4V
设定正方向输入有低,
T2截止。
输入伏安特性 (续 2)
⑵ 输入漏电流 IIH（输入高电平电流）
+5V
R2R13k
T2T
1V
i
IR1
Ii
-1.4mA
IC1
假定正方向
Vi = 3.6V时,由输入端流入的电流。
IIH=50μA
ii
3.6V
iVI
IS
1.4V
IIH
Vi ≥1.4V时,T2始导通,IC1迅速增大 → Ii迅速减小。
= 3.6V 输入全高,T1倒置，
Ii流入 T1
条件：前级输出为 低电平。
R1
T1
+5V
前级 后级对前级而言，电流灌入，称 灌电流，
约 1.4mA（＝ IIS）
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
输入伏安特性 (续 3)
⑶ 灌电流
R1
T1
+5V
前级 后级反偏
+5V
R4R2
R5
T3
T4
⑷ 拉 电流输入伏安特性 (续 4)
条件：前级输出为 高电平。
对前级而言，电流流出，称 拉电流，
约 50μA （＝ IIH）
3.6V
即输入端通过电阻 R接地时的特性输入端
,1”,“0”？
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
⒉ 输入负载特性
ViRI
Vi<VT=1.4V 时,相当输入低电平,
所以输出为高电平。
)U5(RR RV 1be
1i
R
R
3
3.4
R较小时
R增大时 RV
i=VT 时，输入变高，
输出变低电平。此时 Vi≡1.4V。
1.4V
iV
R0
+5VR
1
3k
T1ABC
Ri V
i
Vi=VT 时,T2,T5
导通,Vb1＝ 2.1V,使
Vi钳在 1.4V。
R单位,KΩ
1,悬空的输入端 （ Ri＝ ∞） 相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平（如 Vcc）。
开门电阻 RON
关门电阻 ROFF
在保证与非门输出为 低 时，
允许输入电阻 R的最 小 值。
在保证与非门输出为 高 时，
允许输入电阻 R的最 大 值。
RON＝ 2 KΩ
ROFF＝ 0.8 KΩ
当 RI≥RON时,
相当输入高电平。
当 RI≤ROFF时,
相当输入低电平。
⒊ 输出特性
⑴ 输出低电平说明,
⑴ 输出为低,灌电流负载。
IL F
T4
T5
RL
VCC
IL0
VOL
20mA
0.4V
⑵ T5饱和,Rce5很小,故 IL上升时,VOL
上升很慢,基本呈线性关系。
⑶ 当 VOL＞ VSL＝ 0.4V后,低 电平输出逻辑关系被破坏,故 IL灌 受限制。
⑵ 输出高电平
+5V
F
R4
R5
T3
T4
T5 RL
IL
说明,
⑴ 输出为高,拉电流负载。
⑵ IL较小时,T3处在浅饱和区 (VCE3 较大 )，
IL↑ → IR4 ↑ → VR4 ↑ → VCE3 ↓ →V O基本不变。
⑶ 当 IL＞ 5mA后,T3进入饱和区，
VCE3＝ VCES3保持不变,VO随 IL上升而下降。
IL0
VO
3.6V
2.4V
20mA5mA
IR4
⑷ 当 VOL＜ VSH＝ 2.4V后,高 电平输出逻辑关系被破坏,故 IL拉 受限制。
门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1
前级输出为 高电平时 —拉电流负载。
IiH1
IiH3
IiH2
IOH
⑶ 扇出系数因 IL拉 受限制，故负载数量有限。
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时 —灌电流负载。
因 IL灌 受限制，故负载数量有限。
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 8。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数有限，一般 N灌 ＞ N拉 。
⑴ 工作速度
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)(21 21 pdpdpd ttt
⒈ 主要性能五、主要性能和主要参数改进措施主要取决于存储时间 ts，
5管门电路 tpd＝ 40ns
有源泄放抗饱和电路
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
TTL与非门的改进存在问题,TTL门电路工作速度相对较快,但由于当输出为低电平时 T5工作在深度饱和状态,当输出由低转为高电平,由于在基区和集电区有存储电荷不能马上消散,而影响工作速度 。
★ 有源泄放由 T6,R6和 R3构成的有源泄放电路来代替
T2射极电阻 R3
● T2,T5同时导通,
因此电压传输特性曲线过渡区变窄,曲线变陡,输入低电平噪声容限 VNL提高了 0.7V
左右 。
● 减少了电路的开启时间缩短了电路关闭时间 。
平均 tpd＝ 6～ 10ns
R3 R6
T6
可能工作在饱和状态下的晶体管 T1,T2、
T3,T5都用带有 肖特基势垒二极管 （ SBD）
的三极管代替,以限制其饱和深度,提高工作速度 。
平均 tpd＝ 2～ 4ns
★ 抗饱和电路
SBD特点：
① 与普通二极管一样,具有单项导电性；
② 开启电压低,约 0.4V；
③ 多数载流子导电,电荷存储效应小 。
原理,当 Vbc＝ 0.4V
时,SBD导通,将 Ib分流,
避免 T进入深饱和。
原理,当 bc＝
时,SBD导通 将 分流避免 进入深饱和。
⒈ 主要性能（续）
⑵ 负载能力：
⑷ 空载功耗,
⑶ 抗干扰能力,
扇出系数 N＝ 8
低电平抗干扰能力 VNL＝ 0.4V
高电平抗干扰能力 VNH＝ 0.4V
截止功耗 POFF,较小导通功耗 PON,较大,PON =几十毫瓦
⑴ 工作速度,典型 tpd＝ 40ns
⒉ 主要参数,自学
⒊ TTL系列说明发展方向,
S:抗饱和L:低功耗H:高速 A:先进工艺通用系列 74系列54系列军品,-55℃ ～ 125 ℃
工品,-40℃ ～ 85 ℃
民品,0℃ ～ 75 ℃
TTL
10ns/10mw
7400
HTTL
6ns/22mw
74H00
STTL
3ns/19mw
74S00
ASTTL
1.5ns/19mw
74AS00
LTTL
33ns/1mw
74L00
LSTTL
10ns/2mw
74LS00
ALSTTL
4ns/1mw
74ALS00
高速、低功耗
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
六、二种特殊门
⒈ 集电极开路门 (OC门 )
⑴ 电路无 T3,T4VCC2
RL 负载电阻
VCC1
1.正常使用时，输出端必须外接负载电阻 RL。
2,VCC1和 VCC2可以不等。 集电极悬空普通门电路 集电极开路门电路
F AB
C
&
⑵ 符号
&A
B
C
F
CBAF
&
&
&
VCC
F1
F2
F3
F
F=F1F2F3
RL
输出级
VCC
RL
T5
T5
T5
F
直接将两个逻辑门的输出连接起来，实现与的逻辑功能。
⑶ OC门的用途1) 实现,线与,功能
F=F1F2F3?
任一导通
F=0
VCC
RL
F1
F2
F3
F
(1)F1,F2,F3
有低电平时全部截止
F=1
F=F1F2F3?
所以：
F=F1F2F3
VCC
RL
F1
F2
F3
F
(2)F1,F2,F3
全部高电平时
2)电平转移功能
TTL电平
,1”→3.6V
“0”→0.3V
转移电平
,1”≈10V
“0” ≈ 0V
&
VCC2 =10V
F1
F?
RL
VCC1=5V
⑷ 上拉电阻 RL的确定
RL的取值范围根据其所带负载而定。
VOH(min)≤VCC-RLIRL
( VIH(min) )
如图所示电路，假设输出都为高电平时如果 RL取值太大，
则 RL上的分压太大，
可能使负载的输入被拉低到规定值以下，引起逻辑错误。
这里必须限制 RL的最大值。
A1
B1
&
An
Bn
&
&
&
VCC
n m
…
…
…
…
IOH
IOH
IIH
IIH
IRL
IOH,OC门的截止漏电流
R
L
RL≤
VCC- VOH(min)
mIIH+nIOH
假设有一个输出是低电平
IOL
IIS
IRL
VOL(max)≥VCC － IRLRL
( VIL(max) )
IRL=IOL－ mIIS
如果 RL太小,RL上的电压降不够，则会使输出的低电平被抬高到规定值以上，
出现逻辑错误。
A1
B1
&
An
Bn
&
&
&
VCC
n m
…
…
…
…
IIS,输入为低电平时的电流，
也称短路电流此处没有 n，因为前级只要有一个门输出为低，线与结果即为低。
RL≥ VCC-VOL(max)I
OL-mIIS
例：求上拉电阻大小
IOH=200μA; IOL=16mA
IIS=1mA; IIH=40μA
VCC=5V; VOH(min)=3V; VOL(max)=0.4V
RL≤(VCC-VOH (min)) / (2IOH+3IIH)
=(5-3)/(2× 0.2+9× 0.04)
=2.63(kΩ)
RL≥(VCC-VOL (max))/(IOL-3IIS)
=(5-0.4)/(16-9× 1)
=0.35(kΩ)
RL在允许的范围以内应该尽可能得取 较小 的值，这样可以提高门电路的开关速度。可以取 RL=1k
RL≥
VCC-VOL(max)
IOL-mIISRL≤
VCC- VOH (min)
mIIH+nIOH
VCC
&
&
&
&
&
⒉ 三态门电路通常数字逻辑是二值的，即仅 0,1值，
其所对应电路的输出电平是高、低两种状态。
在实际电路中，还有一种输出为高阻抗的状态
(既非高电平又非低电平的状态 ),被称之为第三状态。于是数字电路的输出就有,0,1和 Z
（高阻）的三种状态。具有这种功能输出的电路称三态逻辑电路或称 三态门电路 。
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
⑴ 电路
E称为控制端、使能端
1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
⑵ 原理
E
结论,E＝ 1时，电路具备自身逻辑功能
E=1
截止截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
⑵ 原理（续）
E
0
导通结论,E＝ 0时，电路输出为高阻状态。
F＝ Z（高阻）
1V1V
E=0
输出高阻
0?E
1?E
ABF?
功能表低电平起作用
⑶ 符号高电平起作用输出高阻
0?E
1?E ABF?
功能表
&A
B
F
E
&A
B
F
E
分时控制各个门的 CS端，就可以让各个门的输出信号分别进入总线。
同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态
⑷ 三态门用途
０
０
1
……
总线
&A3B3
CS3
&A2B2
CS2
&A1B1
CS1
&A4
B4
注意和 OC门 线与 的区别！！
—— 总线连接电路
422 BBAF?
两个三态门组成的电路，
门 1为低电平使能门 2为高电平使能
——实现数据的 双向传输
E=0，门 1导通，门 2禁止，
数据从 A?B
E=1，门 2导通，门 1禁止，
数据从 B?A
⑷ 三态门用途（续）
§ 3 CMOS集成门电路知识复习：
⒈ MOS管分类
PMOS管,结构简单,工作速度低,负电源工作。
NMOS管,工艺复杂，正电源工作。
CMOS管,PMOS管和 NMOS管组成互补电路。
⒉ 工作区
TTL,截止 放大 饱和
CMOS,截止 饱和 非饱和相当开关电路,断开 接通
⒊ 符号及导通条件
VN
D
S
G
S
D
G VP
PMOS管 NMOS管
VGS＜ VTP 时导通取,VTP =－ 2V
VGS＞ VTN 时导通取,VTN =2V
即,|VGS |＞ |VTP |= 2V
时导通
⑴ 静态功耗小。（约 10μW）
⑵ 允许电源电压范围宽。（ 3?18V）
⑶ 扇出系数大。（带同类负载 N≥50）
⑷ 抗噪容限大。（ Vth=1/2VDD）
⒋ CMOS电路 的特点最大提供电流 1.5mA
⑸ 速度较低。（ tpd=40 nS）
CMOS电路导通时阻抗较大（ >1KΩ），由于分布电容 Co的存在，电平高低变化时充放电较慢，影响其工作速度。
NMOS管驱动管
PMOS管负载管一,CMOS反相器
VDD
A F
SP
DN
GP VP
VN
DP
SN
GN
漏极相连做输出端
PMOS管的衬底总是接到电路的 最高电位
NMOS管的衬底总是接到电路的 最低电位柵 极 相 连做输入端
⒈ 电路
A=1
导通截止
V０ =0V
即 F＝ 0
VDD
A F
VP
VN
⒉ 工作原理 设 VDD＝ 10V,A＝ 1时,VA＝ 10V
A＝ 0时,VA＝ 0 V
VgsP=0 V
VgsN=10 V
⒉ 工作原理（续）
A=0
截止导通
V０ =10V
即 F＝ 1
VDD
A F
VP
VN
设 VDD＝ 10V,A＝ 1时,VA＝ 10V
A＝ 0时,VA＝ 0 V
VgsP=－ 10 V
VgsN=0 V
A VP VN F
0 导通 截止 1
1 截止 导通 0
结论：
VDD
C D
A B
1/2VDD
1/2VDD
VDD
O
vO
vI
VTPVTN
⑴ 电压传输特性
AB段,VP导通,VN截止。
VO=VOH≈VDD
CD段,VN导通,VP截止。
VO=VOL≈0
CMOS反相器的电压传输特性接近于理想的反相器。
BC段,VP,VN都导通，
VP,VN内阻变化，
VO= VDD?0
⒊ 电压电流传输特性 )(,)(
iDio VfiVfV
VDD
A F
VP
VN
⑵ 电流传输特性：
A B C D
1/2VDD VDD vI
iD
O
VTN VTP
AB段,CD段：
曲线对应 VP,VN中只有一管导通的情况,CMOS
管截止状态的漏极电流极小，接近于零。
BC段：
VP,VN两管都导通，工作在饱和区（ 放大状态 ），
VI=1/2VDD时电阻最小，电流达到最大值。
思考：
图示电路中，输入端 A
具有怎样的逻辑值。
（＝ 1？或 ＝ 0？）
VDD
A F
R
VP
VN
二,CMOS与非门
VDD
VP2 VP1
VN2
VN1
A
B
F
⒈ 电路负载管并联驱动管串联
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
A=0,B=0:
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
VgsP1= VgsP2 = － 10 V
VgsN1= VgsN2 = 0 V
VN1,VN2：截止
VP1,VP2：导通
F=1
0
0
1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2,导通
VP1,VN2,截止
F=1
0
1
1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=1
1
0
1
A=1,B=0:
VP1,VN2,导通
VN1,VP2,截止
F=1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
1
0
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=1
A=1,B=0:
VP1,VN2：截止
VN1,VP2：导通
F=1
A=1,B=1:
VP1,VP2：截止
VN1,VN2：导通
F=0
⒉ 工作原理（续）
_ _ _ _ABY?逻辑关系,
A B VP1 VP2 VN1 VN2 F
0 0 导通 导通 截止 截止 1
0 1 导通 截止 截止 导通 1
1 0 截止 导通 导通 截止 1
1 1 截止 截止 导通 导通 0
负载管 驱动管三,CMOS或非门
⒈ 电路
VDD
VP2
VP1
VN2VN1
A
B
F
负载管串联驱动管并联
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
VgsN1= VgsN2 = 0 V
VgsP1= VgsP2 = － 10 V
0
0
1
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止 0
1
0
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
0
0
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
A=1,B=0,F=0
VP1,VN2：截止
VN1,VP2：导通
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
1
0
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
A=1,B=0,F=0
VP1,VN2：截止
VN1,VP2：导通
A=1,B=1:
VP1,VP2：截止
VN1,VN2：导通
F=0
⒉ 工作原理（续）
_ _ _ _ _ _ _BAY逻辑关系,
A B VP1 VP2 VN1 VN2 F
0 0 导通 导通 截止 截止 1
0 1 导通 截止 截止 导通 0
1 0 截止 导通 导通 截止 0
1 1 截止 截止 导通 导通 0
负载管 驱动管四,CMOS传输门 (TG)
由两个对称的 MOS管组成。传输模拟信号的模拟开关：
VO≈VI
+5V
-5V
VP
VN
C
C
vI vO
vI vO
C
C
TG
1,电路栅极（ g）：控制端源极（ S）：输入漏极（ D）：输出符号：
g
g
S D
⒉ 工作原理
⑴ C=－ 5V,C= +5V:
所以,VP,VN都 截止 。即：
VI无论如何变化,VI,VO
之间呈现高阻状态，传输门断开。
设,VI＝－ 5V ～＋ 5V
TNg s N VVVV 100)55(5 ～～＋
TPg s P VVVV 010)55(5 ～～＋
－ 5V
5V +5V
-5V
VP
VN
C
C
vI vO
g
s
g
VP,VGSP ≤VTP=－ 2V
VN,VGSN ≥ VTN =2V导通条件
⒉ 工作原理（续 1）
⑵ C=＋ 5V,C= － 5V:
设,VI＝－ 5V ～＋ 5V
VVV g s N 010)55(5 ～～＋
VVV gsP 100)55(5 ～～＋
5V
－ 5V
VV 210 ～
VV 02 ～
VN 导通
VN 截止
VV 20?～
VV 102 ～
VP 截止
VP 导通
VI＝－ 5V ～＋ 3V
VI＝＋ 3V ～＋ 5V
VI＝－ 5V ～ － 3V
VI＝ － 3V ～＋ 5V
+5V
-5V
VP
VN
C
C
vI vO
g
s
g
VP,VGSP ≤VTP=－ 2V
VN,VGSN ≥ VTN =2V导通条件导通 截止
＋ 3V ＋ 5V－ 5V
截止 导通
－ 5V － 3V ＋ 5V
⒉ 工作原理（续 2）
vI0
VN管
VP管结论,C=＋ 5V,C= － 5V时，在 vI＝ － 5V ～＋ 5V范围内，
VN和 VP 总有一个管子导通，所以 VO≈VI 。
3,CMOS双向模拟开关
TG
C
vI/vO vO/vI
C
vI/vO vO/vISW
⑴ 由 CMOS反相器和
CMOS传输门组成
⑵ MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。
⑶ 功能：
C＝ 1时，传输门导通，
内阻 R＝ 1KΩ。
C＝ 0时，传输门截止，
内阻 R＝ 109Ω。
1
⑷ 运用：双向传输模拟信号。
五,CMOS系列器件
4000系列,基本 CMOS门电路
4000B / 4500 / 5000 系列,改进 CMOS门电路
74HC/74HCT系列,高速 CMOS门电路，引脚与 TTL兼容
Bi-CMOS (74BCT)系列门电路,
输入部分使用 CMOS电路，输出部分使用
TTL电路，同时具有 CMOS门电路的低功耗和
TTL电路的高速度，兼容 TTL门电路，传输延迟可以低到 1ns以下。
CC4011 中国造
MC4011 美,摩托罗拉
CD4011 美,无线电公司
HD4011 日,日立公司
（ 4011,2输入端 4与非门）
六,逻辑门电路应用中的几个问题
⑴ 接口的原则：
无论何种门电路互连，都需要满足电压和电流的接口条件。
驱动门 (前 ) 负载门 (后 )
电压接口电流接口
VOH > VIH
VOL < VIL
IOL > nIIL 灌电流
IOH > n’IIH 拉电流
1,CMOS门电路与 TTL门电路的接口以上数据是在 VCC=VDD=+5V时的值可以看出在 TTL门驱动 CMOS门 时 VOH(TTL)<VIH(CMOS),电压不匹配，其他情况的电压都是匹配的。
CMOS门驱动 TTL门 时,IOL(CMOS)<IIL(TTL)电流不能匹配，
具体电路中由于负载个数的影响也可能出现不匹配。
⑵ TTL门驱动 CMOS门
TTL的输出高电平和 CMOS的输入高电平不匹配。
1） VDD≈VCC时，外加上拉电阻，把 VOH(TTL)拉上来，达到
VIH(CMOS)的要求外加上拉电阻后,TTL门在输出高电平时 T4,T5都截止，输出电压约为 VDD。
VOH=VDD-R (IO+IIH)
其中 Io是 T5截止时的漏电流
IO,IIH都很小所以,R一般为
1k~4.7k即可。此时 VOH被提升到接近 VDD。
VDD
R
IO
VCC
R4
R5
T3
T4
T5
IIH
需要上拉到比较高的电压，普通 TTL门电路不能承受。
如 VDD=15V,则 VIL约 11V。这种情况可以使用 OC门加上拉电阻的方法实现。计算方法如前。
VCC
T2
T3
VDD
还可以使用专门的接口电路如 CC40109:
74HCT系列 CMOS逻辑门电路
VIH=2V，可以直接驱动
2） VDD>>VCC时
R
OC门 CMOS门
3）加晶体管驱动
VDDVCC
R4
R5
T3
T4
T5
RC
Rb
T
T：采用 NPN管,β＞ 100
RC,500Ω～ 1.5K Ω
Rb,4.7K Ω ～ 10K Ω
⑶ CMOS门驱动 TTL门
IOL(CMOS)<IIL(TTL)，电流不匹配
1) 并联若干驱动门增加其电流负载能力。
2) 使用 CMOS驱动器，例如 IOL>3.2mA的 CC4010，
IOL>16mA的 CC40107等。
3) 使用分立元件自行搭制电流放大电路（电路同前）。
4） 74HCT/74HC系列 CMOS门电路可以直接驱动 TTL门电路。
⒉ 门电路驱动其它负载
⑴ 驱动 LED
TTL门电路 IOH很小,不适于用拉电流驱动。
关键是要向 LED提供足够的电流，才能使 LED点亮设 LED需要的点亮电流为 ID。
拉电流,
D
FOH
I
VVR
灌电流：
D
OLFCC
I
VVVR
R=?
拉电流驱动
1
VCC
R=?
灌电流驱动
1
加晶体管驱动 LED
VCC
R
1
Rb
T
T：采用 NPN管,β＞ 100
R,200 Ω ～ 500Ω
Rb,4.7K Ω ～ 10K Ω
感性负载主要指继电器，主要是 驱动电流 能力不足。
1）可以使用门电路并联的方法。
2）常用晶体管驱动。
1
Rb
T
VCC
继电器R
T：采用 NPN管,β＞ 100
R：根据选择的继电器来决定
Rb,4.7K Ω ～ 10K Ω
反并联二极管防止继电器断开时产生高反压而损坏器件。
⑵ 驱动感性负载
⒊ 多余端处理防止干扰信号引入、稳定可靠；不改变电路的工作状态。
TTL门电路悬空相当于接高电平；
CMOS门电路输入悬空会由于干扰破坏原来的逻辑状态。
常用方法：
与输入（与门、与非门、与或非门）：
接高电平（ VCC）
并联悬空（ TTL）
或输入（或门、或非门）,接地电平（ GND）
原则：
⒋ CMOS器件应用注意
⑵ 焊接时人体及工具（电烙铁）要求接地。
⑴ 采用绝缘栅工艺，易感应电荷，导致器件击穿，
不要触摸管脚，尤其不要摩擦。
本章要求：
1.熟练掌握各种门的功能、外特性、主要性能参数
（速度、负载能力、抗干扰能力、功耗）。
2.熟练掌握特殊门（ OC门、三态门、传输门）的特点、用途。
3.了解各种门的结构原理。
作业,3－ 1
3－ 5 （ F2,F4）
3－ 6
思考,3－ 8
3－ 9
本章完例 1,P78题图 3.7
X或 Y ＝ 1时 → V5截止,V6饱和 → F＝ 0
+5V
F
V2
V5
V1
V6
A
B
V3
C
D
V4
X Y
X＝ Y ＝ 0时 → V5饱和,V6截止 → F＝ 1
CDAB
YXF
VD
例 2 P80题图 3－ 13 (b)
ABBA
'B'A'F
_ _ _ _ _ _ _
_ _ _ _ _ _ _
2
AB'FF 22
VDD
VP2
VP1
VN2VN1
A’
B’
F2’ 1
1
A
B
F2
1
例 2 P80题图 3－ 13 (a) VDD
VP2
VP1
VN2VN1
A’
B’
F1’
ABBA
'B'A'F
_ _ _ _ _ _ _
_ _ _ _ _ _ _
1
AB'FF 11
1
1
A
B
1
F1
1
§ 1 逻辑门电路
§ 2 TTL集成门电路
§ 3 MOS集成门电路
§ 1 逻辑门电路门：具有开关作用。
门电路：具有控制信号通过或不通过能力的电路。
一、器件的开关作用开关特性体现开关作用 → 静态特性转换过程 → 动态特性理想开关特性
Z＝ 0 → 短路、相当开关闭合
Z＝ ∞ → 断路、相当开关断开二、半导体二极管的开关特性
D R
DU
iV
+
－
⒈ 开关作用
D正偏 → 导通 → UD很小 → 电路导通
UD ≈0.7V,硅管
UD ≈0.3V,锗管
D反偏 → 截止 → UD很大 → 电路断开注,讲课如不特殊说明,均以硅管为例,
⒉ 动态特性
D正偏时,PN结电阻较小。加上反压后，形成较大的 I2；尔后，随着结电阻的增加，反向电流逐渐减小，
直至漏电流 Is。
D R
DU
iV
+
－
iV
t
1V
2V
DI
t1I
2I ret
21.0 I
Is
反向恢复过程,
反向恢复时间 tre
说明,⑴ 转换时间：截止 →导通 较小导通 →截止较大故 D的开关时间以 tre来衡量。
⑵ Vi的最高频率以 10 tre来取值。
所需的时间。电流由,I1.0RVI 222
三、半导体三极管的开关特性
⒈ 开关作用
10K
Vcc=5V
1k
Vo
β =30
iV T
截止饱和放大
Vbe Vbc
反偏 反偏,ib＝ ic ＝ 0，开关断开。
正偏 反偏,ic ＝ βib,线性放大。
正偏 正偏,ib >Ibs,开关闭合。
VVRR VIi ces
C
cc
C
cesccbsb 7.0,VV
⒈ 开关作用（续）
临界饱和：
饱和系数：
10K
Vcc=5V
1k
Y
β =30
iV T
bs
b
I
iB?
B越大，饱和越深；
反之饱和则浅
VVR VIIi c e s
C
c e scccbsb 7.0,V
C
cccbsb
R
IIi
7.0V
说明,因所以，临界饱和电流是由外电路（ Rc）决定的，
Rc不同，临界饱和电流是不一样的。
Vbc＝ 0 V 时,T处于临界饱和例 1:计算图示电路的临界饱和电流。
β =30
Vces=0.7V
Rb
iV T
Rc
Re
ic↓
ib→
ie↓
Vcc
Vo
eC
c e scc
bs
c e sccebsCbs
c e scceeCs
C
eec e scc
s
RR
VV
I
VVRIRI
VVRIRI
R
R－IVV
I
）＋＋（
＝
＝）＋＋（即：
＝＋
解：
1
1
c
c
⒉ 动态特性
T从：
截止 →导通,建立电荷需要时间
→ton
导通 →截止存储电荷消散需要时间
→toff
开关时间,
说明,⑴ 转换时间：截止 →导通 时间 ton较小导通 →截止时间 toff较大
⑵ toff中 ts占主要部分。
max9.0 cI
max1.0 cI
dt rt st ft
ci
t0
iV
t
0
fso ff
rdon
ttt
ttt
开启 延时 上升关闭 存储 下降四、基本门电路对应三种基本逻辑运算，有三种基本门电路
⒈ 二极管与门（ D与门）
⑴ 电路
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
⑵ 原理
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止电路分析要求出输入的各种组合与输出的关系电位表：
⒈ 二极管与门 (续 )
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 0
1 0 0
1 1 1
实现了与逻辑功能
⑶ 符号
A
BF&
国标 惯用 国外
A
B F
A
B F
⒉ 二极管或门（ D或门）
⑴ 电路
5V A
0V B
F
R
D1
D2
⑵ 原理
VA VB VF D1 D2
0V 0V 0V 止 止
0V 5V 4.3V 止 通
5V 0V 4.3V 通 止
5V 5V 4.3V 通 通电位表：
0→ 低电位
1→ 高电位真值表,
A B F
0 0 0
0 1 1
1 0 1
1 1 1
实现了或逻辑功能
⑶ 符号国标 惯用 国外
F
A
B
≥1 A
B F＋
A
B F
⒊ 晶体管非门 (反相器 )
⑶ 符号
⑴ 电路
⑵ 原理
VA VF T
0V 5V 止
5V 0.3V 通电位表,真值表,
A F
0 1
1 0
实现了非逻辑功能
A
Rb
Rc
Vcc( 5V)
F
T
国标 惯用 国外
FA
1 A F FA
⒋ 复合门把单级门电路 级联 起来,构成复合门,如,与非门、或非门等等 。
异或门
Y Y与非门
Y
A
B
Y或非门异或非门
Y Y
Y Y
国标 惯用 国外
A
B
A
B
A
B
A
B
A
B
A
B
A
B
Y&
Y
1
Y=1
Y=
A
B
A
B
A
B
A
B
⒈ 正逻辑 门电路的输入、输出电压定义为：
⒉ 负逻辑说明,⑴前面所述基本门电路均以正逻辑定义。
⑵同一个逻辑门电路，在不同逻辑定义下，
实现的逻辑功能不同。
⑶数字系统中，不是采用正逻辑就是采用负逻辑，而 不能混合使用 。
本书中采用 正 逻辑系统。
低电位 → 0
高电位 → 1
门电路的输入、输出电压定义为,低电位 → 1高电位 → 0
五、逻辑约定正负逻辑约定举例
VA VB VF D1 D2
0V 0V 0.7V 通 通
0V 5V 0.7V 通 止
5V 0V 0.7V 止 通
5V 5V 5 V 止 止正逻辑
5V A
0V B
F
R
D1
D2
Vcc（ 5V）
电位表：
A B F
0 0 0
0 1 0
1 0 0
1 1 1
负逻辑
A B F
1 1 1
1 0 1
0 1 1
0 0 0
真值表 真值表正与逻辑 负或逻辑
F＝ AB F＝ A＋ B
等价
⒊ 正负逻辑转换 （只需了解）
⑴ 依据,
BAFBAF
BAFABF
一个门的输入和输出同时取反，则：
正逻辑 ←→ 负逻辑
⑵ 目的：
⑶ 方法,从后往前的奇数级上，输入、输出都取反，且与门 →或门，或门 →与门，即可化简电路。
化简和转换电路。
Y
&A
B
&
& & &
C
D E F
正负逻辑转换举例
HECDABY
Y
&A
B
&
& & &
C
D E F
1.奇数级，前后取反
2.相互抵消
3.与门 → 或门
≥1
≥1
Y
&A
B
&
&
C
D E H
1
1
HCD EABE
HECDABY
)(
§ 2 TTL集成门电路 (与非门 )
二极管 ----晶体三极管逻辑门（ DTL）
集 晶体三极管 ----晶体三极管逻辑门 （ TTL）
成 双极型 射极耦合逻辑门 （ ECL）
逻 集成注入逻辑门电路 （ ）
辑 N沟道 MOS门 (NMOS)
门 单极型 (MOS型 ) P 沟道 MOS门 (PMOS)
互补 MOS门 (CMOS)
LI2
集成门电路按开关元件分类集成,把晶体管、电阻、和导线等封装在一个芯片上。
一、电路
CBAF
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
多发射极输入级中间倒相级推挽输出级输入级由多发射极晶体管
T1和基极电组 R1组成,它实现了输入变量 A,B,C
的与运算 。
B
F
R
D1
D3
Vcc（ 5V）
D2
A
C
D4
中间级是放大级，由 T2,R2
和 R3组成,T2
的集电极 C2和发射极 E2可以分提供两个相位相反的电压信号
C2
E2
输出级：由 T3,T4,T5和 R4、
R5组成，其中 T3,T4构成复合管，与 T5组成推拉式输出结构
，具有较强的负载能力。
“0”
1V
Vb1=0.3+0.7=1V
三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1V
V
V
3.6
3.6
0.3
二、工作原理
T1深饱和
T2截止
T5截止
1,输入有低电平（ 0.3V）时不足以让
T2,T5导通
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
“0”
1V
uou
o=5-uR2-ube3-ube4?3.6V高电平！
1,输入有低电平（ 0.3V）时 (续 )
T1深饱和
T2截止
T5截止 T3微饱和
T4放大结论 1:输入有低时,输出为高
T1:倒置全饱和导通
Vb1=2.1V
Vc1=1.4V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
2,输入全为高电平（ 3.6V）时
2.1V
1.4V
T1管,Ve1=3.6V
Vb1=2.1V
Vc1=1.4V
T1管在倒置工作状态
3.6V
T2,T5管饱和导通,
Vce2=0.3V
所以,Vc2=1V→T3:放大
Vb4=0.3V → T4:截止
0.3V
T2:饱和
T5:饱和
T3:放大
T4:截止放大
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C 饱和
uF=0.3V
2,输入全为高电平（ 3.6V）时 (续 )
饱和
3.6V
T1:倒置
T2:饱和
T5:饱和
T3:放大
T4:截止结论 2:输入全高时,输出为低
T5饱和,
Vce5=0.3V
工作原理小结,
1,输入有低电平（ 0.3V）时
VF=3.6V
2,输入全为高电平（ 3.6V）时
VF=0.3V
T1:倒置
T2:饱和
T3:放大
T4:截止
T5:饱和
T1深饱和
T2截止
T3微饱和
T4放大
T5截止
CBAF3,逻辑功能
3,输入多发射极的作用
TTL集成门在输入级采用 晶体管 多发射极,
其作用是,
1.参数一致性好 ;
2.缩小体积 ;
3.缩短 T2从饱和向截止的转换时间 → 加速转换过程 。
(即加速输入由全,1”→→ 输入有,0”的转换过程 )
输入多发射极的作用（续）
+5V
3.6
0.3
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
b1 c
13.6V
Vc
3.6V 饱和饱和饱和到截止，基区电荷需要消散时间
1V
放大区集电极电流
1.4V
基区电荷迅速消散
T2截止,Vc2电压升高,T3导通，
做电压跟随 → T4进入放大。
集电极电流加大，
T5迅速截止由于多发射极输入级的存在,T1在转换瞬间进入放大状态，加速了 T2
的状态转换，从而加速了整个电路的工作速度。
VA=
VB=
输出级采用 推挽电路 不仅 提供比较大的带负载能力,而且 在接容性负载的状态转换时，可以产生比较大的充放电电流，产生陡峭的上升或下降沿，也提高了整体电路的开关速度。
4,推挽输出电路的作用
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
“1”
“1”
“1”
RL
5V
饱和截止
T5深度饱和，集电极电流可以全部用于驱动负载。
输出电阻为 T5的饱和 c-e 电阻，阻值很小，带负载能力强。
⑴ 输出为低电平时,
容性负载时,放电较快,
形成陡峭的下降沿。
RL
Co
⑵ 输出为高电平时：
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
“0”
“1”
“1”
RL
截止
T4处在放大区，工作在射极输出状态，
组成 电压跟随器,跟随 VCC，输出稳定，带负载能力强。
容性负载时,充电较快,
形成陡峭的上升沿。
Co
TTL集成电路的外特性：
电压传输特性 VO = f(Vi)
输入 /输出特性
VOH输出高电平,VOL输出低电平，
VOFF关门电平，
VON开门电平：
VT门坎电平,噪声容限,VNH,VNL。
⒈ 输入伏安特性 ii = f（ Vi）
⒉ 输入负载特性 Vi = f（ Ri）
开门电阻 RON,关门电阻 ROFF
⒊ 输出特性 Vo = f（ io ）
⑴ 输出低电平,⑵ 输出高电平
⑴ 输入短路电流 IIS ⑵ 输入漏电流 IIH
⑶ 灌电流 ⑷ 拉电流
⑶ 扇出系数三、电压传输特性
Vi
Vo&
V V
VCC
输出电压 VO随输入电压 Vi变化的关系曲线,即 VO = f(Vi)。
测试电路传输特性曲线V0(V)
Vi(V)1 2 3
3.6V B C
D E
0.6V 1.4V
0
A
⒈ 电压传输特性电压传输特性分析
V0(V)
Vi(V)1 2 3
3.6V B C
D E
0.6V 1.4V
0
A
BC段,线性区，当 0.6V≤V i≤1.3V,
0.7V≤V b2＜ 1.4V时,T2开始导通,T5
仍截止,VC2随 Vb2升高而下降，经 T3,T4
两级射随器使 VO下降。
AB段,截止区,当 VI≤0.6V,Vb1≤1.3V 时，
T2,T5截止，输出高电平 VOH = 3.6V
CD段,转折,Vi=1.4V,T2、
T5饱和。
DE段,饱和区,Vi>1.4V
VO＝ 0.3V
⒉ 几个参数
VOH输出高电平：
VOL输出低电平：
与非门输入有低时,Vo ＝ VOH
产品规范值,VOH≥2.4V
典 型 值,VOH＝ 3.5V
标准高电平,VOH=VSH=2.4V
与非门输入全高时,Vo ＝ VOL
产品规范值,VOL≤0.4V
典 型 值,VOL＝ 0.3V
标准高低平,VOL=VSL=0.4V
1,VOH 和 VOL都是对具体门输出高、低电平 电压值 的要求。
2.高电平表示一种状态，低电平表示另一种状态，
一种状态对应一定的电压范围，而不是一个固定值。
说明：
0V
5V
2.4V
VSL
VSH
0.4V
几个参数（续）
VOFF关门电平：
VON开门电平：
VT门坎电平：
与非门在保证输出为高电平时，
允许的最大输入低电平值。 VOFF＝ 0.8V
与非门在保证输出为低电平时，
允许的最小输入高电平值。 VON＝ 2 V
VVVV O F FONT 4.12
此时输入有低此时输入全高
⒊ 噪声容限
VSH
VON
VOFF
VSL
VNH
VNL
1
1
0 0
定义：
高电平噪声容限
VNH ＝ VSH － VON
＝ 2.4－ 2＝ 0.4V
低电平噪声容限
VNL ＝ VOFF － VSL
＝ 0.8－ 0.4V＝ 0.4V
在保证 输出 高、低电平 性质 不变的条件下，输入电平的允许波动范围称为 输入端噪声容限 。
四、输入 /输出特性
⒈ 输入伏安特性：输入电压与输入电流之间的关系曲线,
即 ii= f（ Vi）
+5V
R2R13k
T2T
1V
i
IR1
Ii
-1.4mA 1.4V
ii
3.6V
iVI
IS
IIH=50μA
测试电路 特性曲线输入伏安特性 (续 1)
⑴ 输入短路电流 IIS Vi = 0V时由输入端流出的电流。
m A,K,R VVI beCCIS 413 705
1
1
+5V
R2R13k
T2T
1V
i
IR1
Ii
IIS
-1.4mA
Vi = 0～ 1.4V时,
IC1变化很小,Ii的绝对值也只略有减少。
×
ii
3.6V
iV
1.4V
设定正方向输入有低,
T2截止。
输入伏安特性 (续 2)
⑵ 输入漏电流 IIH（输入高电平电流）
+5V
R2R13k
T2T
1V
i
IR1
Ii
-1.4mA
IC1
假定正方向
Vi = 3.6V时,由输入端流入的电流。
IIH=50μA
ii
3.6V
iVI
IS
1.4V
IIH
Vi ≥1.4V时,T2始导通,IC1迅速增大 → Ii迅速减小。
= 3.6V 输入全高,T1倒置，
Ii流入 T1
条件：前级输出为 低电平。
R1
T1
+5V
前级 后级对前级而言，电流灌入，称 灌电流，
约 1.4mA（＝ IIS）
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
输入伏安特性 (续 3)
⑶ 灌电流
R1
T1
+5V
前级 后级反偏
+5V
R4R2
R5
T3
T4
⑷ 拉 电流输入伏安特性 (续 4)
条件：前级输出为 高电平。
对前级而言，电流流出，称 拉电流，
约 50μA （＝ IIH）
3.6V
即输入端通过电阻 R接地时的特性输入端
,1”,“0”？
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
⒉ 输入负载特性
ViRI
Vi<VT=1.4V 时,相当输入低电平,
所以输出为高电平。
)U5(RR RV 1be
1i
R
R
3
3.4
R较小时
R增大时 RV
i=VT 时，输入变高，
输出变低电平。此时 Vi≡1.4V。
1.4V
iV
R0
+5VR
1
3k
T1ABC
Ri V
i
Vi=VT 时,T2,T5
导通,Vb1＝ 2.1V,使
Vi钳在 1.4V。
R单位,KΩ
1,悬空的输入端 （ Ri＝ ∞） 相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平（如 Vcc）。
开门电阻 RON
关门电阻 ROFF
在保证与非门输出为 低 时，
允许输入电阻 R的最 小 值。
在保证与非门输出为 高 时，
允许输入电阻 R的最 大 值。
RON＝ 2 KΩ
ROFF＝ 0.8 KΩ
当 RI≥RON时,
相当输入高电平。
当 RI≤ROFF时,
相当输入低电平。
⒊ 输出特性
⑴ 输出低电平说明,
⑴ 输出为低,灌电流负载。
IL F
T4
T5
RL
VCC
IL0
VOL
20mA
0.4V
⑵ T5饱和,Rce5很小,故 IL上升时,VOL
上升很慢,基本呈线性关系。
⑶ 当 VOL＞ VSL＝ 0.4V后,低 电平输出逻辑关系被破坏,故 IL灌 受限制。
⑵ 输出高电平
+5V
F
R4
R5
T3
T4
T5 RL
IL
说明,
⑴ 输出为高,拉电流负载。
⑵ IL较小时,T3处在浅饱和区 (VCE3 较大 )，
IL↑ → IR4 ↑ → VR4 ↑ → VCE3 ↓ →V O基本不变。
⑶ 当 IL＞ 5mA后,T3进入饱和区，
VCE3＝ VCES3保持不变,VO随 IL上升而下降。
IL0
VO
3.6V
2.4V
20mA5mA
IR4
⑷ 当 VOL＜ VSH＝ 2.4V后,高 电平输出逻辑关系被破坏,故 IL拉 受限制。
门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1
前级输出为 高电平时 —拉电流负载。
IiH1
IiH3
IiH2
IOH
⑶ 扇出系数因 IL拉 受限制，故负载数量有限。
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时 —灌电流负载。
因 IL灌 受限制，故负载数量有限。
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 8。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数有限，一般 N灌 ＞ N拉 。
⑴ 工作速度
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)(21 21 pdpdpd ttt
⒈ 主要性能五、主要性能和主要参数改进措施主要取决于存储时间 ts，
5管门电路 tpd＝ 40ns
有源泄放抗饱和电路
+5V
F
R4R2R1
T2
R5
R3
T3
T4T
1
T5
TTL与非门的改进存在问题,TTL门电路工作速度相对较快,但由于当输出为低电平时 T5工作在深度饱和状态,当输出由低转为高电平,由于在基区和集电区有存储电荷不能马上消散,而影响工作速度 。
★ 有源泄放由 T6,R6和 R3构成的有源泄放电路来代替
T2射极电阻 R3
● T2,T5同时导通,
因此电压传输特性曲线过渡区变窄,曲线变陡,输入低电平噪声容限 VNL提高了 0.7V
左右 。
● 减少了电路的开启时间缩短了电路关闭时间 。
平均 tpd＝ 6～ 10ns
R3 R6
T6
可能工作在饱和状态下的晶体管 T1,T2、
T3,T5都用带有 肖特基势垒二极管 （ SBD）
的三极管代替,以限制其饱和深度,提高工作速度 。
平均 tpd＝ 2～ 4ns
★ 抗饱和电路
SBD特点：
① 与普通二极管一样,具有单项导电性；
② 开启电压低,约 0.4V；
③ 多数载流子导电,电荷存储效应小 。
原理,当 Vbc＝ 0.4V
时,SBD导通,将 Ib分流,
避免 T进入深饱和。
原理,当 bc＝
时,SBD导通 将 分流避免 进入深饱和。
⒈ 主要性能（续）
⑵ 负载能力：
⑷ 空载功耗,
⑶ 抗干扰能力,
扇出系数 N＝ 8
低电平抗干扰能力 VNL＝ 0.4V
高电平抗干扰能力 VNH＝ 0.4V
截止功耗 POFF,较小导通功耗 PON,较大,PON =几十毫瓦
⑴ 工作速度,典型 tpd＝ 40ns
⒉ 主要参数,自学
⒊ TTL系列说明发展方向,
S:抗饱和L:低功耗H:高速 A:先进工艺通用系列 74系列54系列军品,-55℃ ～ 125 ℃
工品,-40℃ ～ 85 ℃
民品,0℃ ～ 75 ℃
TTL
10ns/10mw
7400
HTTL
6ns/22mw
74H00
STTL
3ns/19mw
74S00
ASTTL
1.5ns/19mw
74AS00
LTTL
33ns/1mw
74L00
LSTTL
10ns/2mw
74LS00
ALSTTL
4ns/1mw
74ALS00
高速、低功耗
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
六、二种特殊门
⒈ 集电极开路门 (OC门 )
⑴ 电路无 T3,T4VCC2
RL 负载电阻
VCC1
1.正常使用时，输出端必须外接负载电阻 RL。
2,VCC1和 VCC2可以不等。 集电极悬空普通门电路 集电极开路门电路
F AB
C
&
⑵ 符号
&A
B
C
F
CBAF
&
&
&
VCC
F1
F2
F3
F
F=F1F2F3
RL
输出级
VCC
RL
T5
T5
T5
F
直接将两个逻辑门的输出连接起来，实现与的逻辑功能。
⑶ OC门的用途1) 实现,线与,功能
F=F1F2F3?
任一导通
F=0
VCC
RL
F1
F2
F3
F
(1)F1,F2,F3
有低电平时全部截止
F=1
F=F1F2F3?
所以：
F=F1F2F3
VCC
RL
F1
F2
F3
F
(2)F1,F2,F3
全部高电平时
2)电平转移功能
TTL电平
,1”→3.6V
“0”→0.3V
转移电平
,1”≈10V
“0” ≈ 0V
&
VCC2 =10V
F1
F?
RL
VCC1=5V
⑷ 上拉电阻 RL的确定
RL的取值范围根据其所带负载而定。
VOH(min)≤VCC-RLIRL
( VIH(min) )
如图所示电路，假设输出都为高电平时如果 RL取值太大，
则 RL上的分压太大，
可能使负载的输入被拉低到规定值以下，引起逻辑错误。
这里必须限制 RL的最大值。
A1
B1
&
An
Bn
&
&
&
VCC
n m
…
…
…
…
IOH
IOH
IIH
IIH
IRL
IOH,OC门的截止漏电流
R
L
RL≤
VCC- VOH(min)
mIIH+nIOH
假设有一个输出是低电平
IOL
IIS
IRL
VOL(max)≥VCC － IRLRL
( VIL(max) )
IRL=IOL－ mIIS
如果 RL太小,RL上的电压降不够，则会使输出的低电平被抬高到规定值以上，
出现逻辑错误。
A1
B1
&
An
Bn
&
&
&
VCC
n m
…
…
…
…
IIS,输入为低电平时的电流，
也称短路电流此处没有 n，因为前级只要有一个门输出为低，线与结果即为低。
RL≥ VCC-VOL(max)I
OL-mIIS
例：求上拉电阻大小
IOH=200μA; IOL=16mA
IIS=1mA; IIH=40μA
VCC=5V; VOH(min)=3V; VOL(max)=0.4V
RL≤(VCC-VOH (min)) / (2IOH+3IIH)
=(5-3)/(2× 0.2+9× 0.04)
=2.63(kΩ)
RL≥(VCC-VOL (max))/(IOL-3IIS)
=(5-0.4)/(16-9× 1)
=0.35(kΩ)
RL在允许的范围以内应该尽可能得取 较小 的值，这样可以提高门电路的开关速度。可以取 RL=1k
RL≥
VCC-VOL(max)
IOL-mIISRL≤
VCC- VOH (min)
mIIH+nIOH
VCC
&
&
&
&
&
⒉ 三态门电路通常数字逻辑是二值的，即仅 0,1值，
其所对应电路的输出电平是高、低两种状态。
在实际电路中，还有一种输出为高阻抗的状态
(既非高电平又非低电平的状态 ),被称之为第三状态。于是数字电路的输出就有,0,1和 Z
（高阻）的三种状态。具有这种功能输出的电路称三态逻辑电路或称 三态门电路 。
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
⑴ 电路
E称为控制端、使能端
1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
⑵ 原理
E
结论,E＝ 1时，电路具备自身逻辑功能
E=1
截止截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
⑵ 原理（续）
E
0
导通结论,E＝ 0时，电路输出为高阻状态。
F＝ Z（高阻）
1V1V
E=0
输出高阻
0?E
1?E
ABF?
功能表低电平起作用
⑶ 符号高电平起作用输出高阻
0?E
1?E ABF?
功能表
&A
B
F
E
&A
B
F
E
分时控制各个门的 CS端，就可以让各个门的输出信号分别进入总线。
同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态
⑷ 三态门用途
０
０
1
……
总线
&A3B3
CS3
&A2B2
CS2
&A1B1
CS1
&A4
B4
注意和 OC门 线与 的区别！！
—— 总线连接电路
422 BBAF?
两个三态门组成的电路，
门 1为低电平使能门 2为高电平使能
——实现数据的 双向传输
E=0，门 1导通，门 2禁止，
数据从 A?B
E=1，门 2导通，门 1禁止，
数据从 B?A
⑷ 三态门用途（续）
§ 3 CMOS集成门电路知识复习：
⒈ MOS管分类
PMOS管,结构简单,工作速度低,负电源工作。
NMOS管,工艺复杂，正电源工作。
CMOS管,PMOS管和 NMOS管组成互补电路。
⒉ 工作区
TTL,截止 放大 饱和
CMOS,截止 饱和 非饱和相当开关电路,断开 接通
⒊ 符号及导通条件
VN
D
S
G
S
D
G VP
PMOS管 NMOS管
VGS＜ VTP 时导通取,VTP =－ 2V
VGS＞ VTN 时导通取,VTN =2V
即,|VGS |＞ |VTP |= 2V
时导通
⑴ 静态功耗小。（约 10μW）
⑵ 允许电源电压范围宽。（ 3?18V）
⑶ 扇出系数大。（带同类负载 N≥50）
⑷ 抗噪容限大。（ Vth=1/2VDD）
⒋ CMOS电路 的特点最大提供电流 1.5mA
⑸ 速度较低。（ tpd=40 nS）
CMOS电路导通时阻抗较大（ >1KΩ），由于分布电容 Co的存在，电平高低变化时充放电较慢，影响其工作速度。
NMOS管驱动管
PMOS管负载管一,CMOS反相器
VDD
A F
SP
DN
GP VP
VN
DP
SN
GN
漏极相连做输出端
PMOS管的衬底总是接到电路的 最高电位
NMOS管的衬底总是接到电路的 最低电位柵 极 相 连做输入端
⒈ 电路
A=1
导通截止
V０ =0V
即 F＝ 0
VDD
A F
VP
VN
⒉ 工作原理 设 VDD＝ 10V,A＝ 1时,VA＝ 10V
A＝ 0时,VA＝ 0 V
VgsP=0 V
VgsN=10 V
⒉ 工作原理（续）
A=0
截止导通
V０ =10V
即 F＝ 1
VDD
A F
VP
VN
设 VDD＝ 10V,A＝ 1时,VA＝ 10V
A＝ 0时,VA＝ 0 V
VgsP=－ 10 V
VgsN=0 V
A VP VN F
0 导通 截止 1
1 截止 导通 0
结论：
VDD
C D
A B
1/2VDD
1/2VDD
VDD
O
vO
vI
VTPVTN
⑴ 电压传输特性
AB段,VP导通,VN截止。
VO=VOH≈VDD
CD段,VN导通,VP截止。
VO=VOL≈0
CMOS反相器的电压传输特性接近于理想的反相器。
BC段,VP,VN都导通，
VP,VN内阻变化，
VO= VDD?0
⒊ 电压电流传输特性 )(,)(
iDio VfiVfV
VDD
A F
VP
VN
⑵ 电流传输特性：
A B C D
1/2VDD VDD vI
iD
O
VTN VTP
AB段,CD段：
曲线对应 VP,VN中只有一管导通的情况,CMOS
管截止状态的漏极电流极小，接近于零。
BC段：
VP,VN两管都导通，工作在饱和区（ 放大状态 ），
VI=1/2VDD时电阻最小，电流达到最大值。
思考：
图示电路中，输入端 A
具有怎样的逻辑值。
（＝ 1？或 ＝ 0？）
VDD
A F
R
VP
VN
二,CMOS与非门
VDD
VP2 VP1
VN2
VN1
A
B
F
⒈ 电路负载管并联驱动管串联
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
A=0,B=0:
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
VgsP1= VgsP2 = － 10 V
VgsN1= VgsN2 = 0 V
VN1,VN2：截止
VP1,VP2：导通
F=1
0
0
1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2,导通
VP1,VN2,截止
F=1
0
1
1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=1
1
0
1
A=1,B=0:
VP1,VN2,导通
VN1,VP2,截止
F=1
⒉ 工作原理
VDD
VP2 VP1
VN2
VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
1
0
A=0,B=0:
VN1,VN2：截止
VP1,VP2：导通
F=1
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=1
A=1,B=0:
VP1,VN2：截止
VN1,VP2：导通
F=1
A=1,B=1:
VP1,VP2：截止
VN1,VN2：导通
F=0
⒉ 工作原理（续）
_ _ _ _ABY?逻辑关系,
A B VP1 VP2 VN1 VN2 F
0 0 导通 导通 截止 截止 1
0 1 导通 截止 截止 导通 1
1 0 截止 导通 导通 截止 1
1 1 截止 截止 导通 导通 0
负载管 驱动管三,CMOS或非门
⒈ 电路
VDD
VP2
VP1
VN2VN1
A
B
F
负载管串联驱动管并联
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
VgsN1= VgsN2 = 0 V
VgsP1= VgsP2 = － 10 V
0
0
1
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止 0
1
0
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
0
0
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
A=1,B=0,F=0
VP1,VN2：截止
VN1,VP2：导通
⒉ 工作原理
VDD
VP2
VP1
VN2VN1
A
B
F
设 VDD＝ 10V,A＝ B＝ 1时,VA＝ VB＝ 10V
A＝ B＝ 0时,VA＝ VB＝ 0 V
1
1
0
A=0,B=0:
VP1,VP2：导通
F=1
VN1,VN2：截止
A=0,B=1:
VN1,VP2：截止
VP1,VN2：导通
F=0
A=1,B=0,F=0
VP1,VN2：截止
VN1,VP2：导通
A=1,B=1:
VP1,VP2：截止
VN1,VN2：导通
F=0
⒉ 工作原理（续）
_ _ _ _ _ _ _BAY逻辑关系,
A B VP1 VP2 VN1 VN2 F
0 0 导通 导通 截止 截止 1
0 1 导通 截止 截止 导通 0
1 0 截止 导通 导通 截止 0
1 1 截止 截止 导通 导通 0
负载管 驱动管四,CMOS传输门 (TG)
由两个对称的 MOS管组成。传输模拟信号的模拟开关：
VO≈VI
+5V
-5V
VP
VN
C
C
vI vO
vI vO
C
C
TG
1,电路栅极（ g）：控制端源极（ S）：输入漏极（ D）：输出符号：
g
g
S D
⒉ 工作原理
⑴ C=－ 5V,C= +5V:
所以,VP,VN都 截止 。即：
VI无论如何变化,VI,VO
之间呈现高阻状态，传输门断开。
设,VI＝－ 5V ～＋ 5V
TNg s N VVVV 100)55(5 ～～＋
TPg s P VVVV 010)55(5 ～～＋
－ 5V
5V +5V
-5V
VP
VN
C
C
vI vO
g
s
g
VP,VGSP ≤VTP=－ 2V
VN,VGSN ≥ VTN =2V导通条件
⒉ 工作原理（续 1）
⑵ C=＋ 5V,C= － 5V:
设,VI＝－ 5V ～＋ 5V
VVV g s N 010)55(5 ～～＋
VVV gsP 100)55(5 ～～＋
5V
－ 5V
VV 210 ～
VV 02 ～
VN 导通
VN 截止
VV 20?～
VV 102 ～
VP 截止
VP 导通
VI＝－ 5V ～＋ 3V
VI＝＋ 3V ～＋ 5V
VI＝－ 5V ～ － 3V
VI＝ － 3V ～＋ 5V
+5V
-5V
VP
VN
C
C
vI vO
g
s
g
VP,VGSP ≤VTP=－ 2V
VN,VGSN ≥ VTN =2V导通条件导通 截止
＋ 3V ＋ 5V－ 5V
截止 导通
－ 5V － 3V ＋ 5V
⒉ 工作原理（续 2）
vI0
VN管
VP管结论,C=＋ 5V,C= － 5V时，在 vI＝ － 5V ～＋ 5V范围内，
VN和 VP 总有一个管子导通，所以 VO≈VI 。
3,CMOS双向模拟开关
TG
C
vI/vO vO/vI
C
vI/vO vO/vISW
⑴ 由 CMOS反相器和
CMOS传输门组成
⑵ MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。
⑶ 功能：
C＝ 1时，传输门导通，
内阻 R＝ 1KΩ。
C＝ 0时，传输门截止，
内阻 R＝ 109Ω。
1
⑷ 运用：双向传输模拟信号。
五,CMOS系列器件
4000系列,基本 CMOS门电路
4000B / 4500 / 5000 系列,改进 CMOS门电路
74HC/74HCT系列,高速 CMOS门电路，引脚与 TTL兼容
Bi-CMOS (74BCT)系列门电路,
输入部分使用 CMOS电路，输出部分使用
TTL电路，同时具有 CMOS门电路的低功耗和
TTL电路的高速度，兼容 TTL门电路，传输延迟可以低到 1ns以下。
CC4011 中国造
MC4011 美,摩托罗拉
CD4011 美,无线电公司
HD4011 日,日立公司
（ 4011,2输入端 4与非门）
六,逻辑门电路应用中的几个问题
⑴ 接口的原则：
无论何种门电路互连，都需要满足电压和电流的接口条件。
驱动门 (前 ) 负载门 (后 )
电压接口电流接口
VOH > VIH
VOL < VIL
IOL > nIIL 灌电流
IOH > n’IIH 拉电流
1,CMOS门电路与 TTL门电路的接口以上数据是在 VCC=VDD=+5V时的值可以看出在 TTL门驱动 CMOS门 时 VOH(TTL)<VIH(CMOS),电压不匹配，其他情况的电压都是匹配的。
CMOS门驱动 TTL门 时,IOL(CMOS)<IIL(TTL)电流不能匹配，
具体电路中由于负载个数的影响也可能出现不匹配。
⑵ TTL门驱动 CMOS门
TTL的输出高电平和 CMOS的输入高电平不匹配。
1） VDD≈VCC时，外加上拉电阻，把 VOH(TTL)拉上来，达到
VIH(CMOS)的要求外加上拉电阻后,TTL门在输出高电平时 T4,T5都截止，输出电压约为 VDD。
VOH=VDD-R (IO+IIH)
其中 Io是 T5截止时的漏电流
IO,IIH都很小所以,R一般为
1k~4.7k即可。此时 VOH被提升到接近 VDD。
VDD
R
IO
VCC
R4
R5
T3
T4
T5
IIH
需要上拉到比较高的电压，普通 TTL门电路不能承受。
如 VDD=15V,则 VIL约 11V。这种情况可以使用 OC门加上拉电阻的方法实现。计算方法如前。
VCC
T2
T3
VDD
还可以使用专门的接口电路如 CC40109:
74HCT系列 CMOS逻辑门电路
VIH=2V，可以直接驱动
2） VDD>>VCC时
R
OC门 CMOS门
3）加晶体管驱动
VDDVCC
R4
R5
T3
T4
T5
RC
Rb
T
T：采用 NPN管,β＞ 100
RC,500Ω～ 1.5K Ω
Rb,4.7K Ω ～ 10K Ω
⑶ CMOS门驱动 TTL门
IOL(CMOS)<IIL(TTL)，电流不匹配
1) 并联若干驱动门增加其电流负载能力。
2) 使用 CMOS驱动器，例如 IOL>3.2mA的 CC4010，
IOL>16mA的 CC40107等。
3) 使用分立元件自行搭制电流放大电路（电路同前）。
4） 74HCT/74HC系列 CMOS门电路可以直接驱动 TTL门电路。
⒉ 门电路驱动其它负载
⑴ 驱动 LED
TTL门电路 IOH很小,不适于用拉电流驱动。
关键是要向 LED提供足够的电流，才能使 LED点亮设 LED需要的点亮电流为 ID。
拉电流,
D
FOH
I
VVR
灌电流：
D
OLFCC
I
VVVR
R=?
拉电流驱动
1
VCC
R=?
灌电流驱动
1
加晶体管驱动 LED
VCC
R
1
Rb
T
T：采用 NPN管,β＞ 100
R,200 Ω ～ 500Ω
Rb,4.7K Ω ～ 10K Ω
感性负载主要指继电器，主要是 驱动电流 能力不足。
1）可以使用门电路并联的方法。
2）常用晶体管驱动。
1
Rb
T
VCC
继电器R
T：采用 NPN管,β＞ 100
R：根据选择的继电器来决定
Rb,4.7K Ω ～ 10K Ω
反并联二极管防止继电器断开时产生高反压而损坏器件。
⑵ 驱动感性负载
⒊ 多余端处理防止干扰信号引入、稳定可靠；不改变电路的工作状态。
TTL门电路悬空相当于接高电平；
CMOS门电路输入悬空会由于干扰破坏原来的逻辑状态。
常用方法：
与输入（与门、与非门、与或非门）：
接高电平（ VCC）
并联悬空（ TTL）
或输入（或门、或非门）,接地电平（ GND）
原则：
⒋ CMOS器件应用注意
⑵ 焊接时人体及工具（电烙铁）要求接地。
⑴ 采用绝缘栅工艺，易感应电荷，导致器件击穿，
不要触摸管脚，尤其不要摩擦。
本章要求：
1.熟练掌握各种门的功能、外特性、主要性能参数
（速度、负载能力、抗干扰能力、功耗）。
2.熟练掌握特殊门（ OC门、三态门、传输门）的特点、用途。
3.了解各种门的结构原理。
作业,3－ 1
3－ 5 （ F2,F4）
3－ 6
思考,3－ 8
3－ 9
本章完例 1,P78题图 3.7
X或 Y ＝ 1时 → V5截止,V6饱和 → F＝ 0
+5V
F
V2
V5
V1
V6
A
B
V3
C
D
V4
X Y
X＝ Y ＝ 0时 → V5饱和,V6截止 → F＝ 1
CDAB
YXF
VD
例 2 P80题图 3－ 13 (b)
ABBA
'B'A'F
_ _ _ _ _ _ _
_ _ _ _ _ _ _
2
AB'FF 22
VDD
VP2
VP1
VN2VN1
A’
B’
F2’ 1
1
A
B
F2
1
例 2 P80题图 3－ 13 (a) VDD
VP2
VP1
VN2VN1
A’
B’
F1’
ABBA
'B'A'F
_ _ _ _ _ _ _
_ _ _ _ _ _ _
1
AB'FF 11
1
1
A
B
1
F1
1
