第八章 半导体存储器主要内容
★ 了解半导体存储器的结构、特点和功能
★ RAM,ROM的应用存储器概述存储器是数字系统和电子计算机的重要组成部分；
功能：存放数据、指令等信息。
按材料分类
1) 磁介质类 —— 软磁盘、硬盘、磁带
2) 光介质类 —— CD,DVD
3) 半导体介质类 —— ROM,RAM等按功能分类主要分 RAM和 ROM两类，不过界线逐渐模糊。
RAM,SRAM,DRAM,
ROM,掩模 ROM,PROM,EPROM,EEPROM,FLASH ROM
性能指标
1)存储容量 —— 一般用字位数表示,即字数 × 位数；
如,256× 8bit=2048位。
2)存取时间 —— 存储器操作的速度。
本课主要讲述半导体介质类器件半导体存储器
—— 存放 大量 二进制信息的半导体器件。分为,ROM,RAM。
一、只读存储器 ROM （ read only memory）
ROM ～ 是存储固定信息的存储器件，即先把信息或数据写入存储器中，在正常工作时，它存储的数据是固定不变的，只能读出，不能写入。
（ ROM是存储器结构最简单的一种。）
特点,①只能读出，不能写入；
②属于组合电路，电路简单，集成度高；
③具有信息的不易失性；
④存取时间在 20ns～ 50ns。
缺点,只适应存储固定数据的场合。
ROM的分类
(1)按制造工艺分二极管 ROM
双极型 ROM(三极管 )
单极型 (MOS)
(2)按存储内容写入方式分掩膜 ROM(固定 ROM)—— 厂家固化内容；
可编程 ROM（ PROM） —— 用户首次写入时决定内容。
（ 一次写入式 ）
可编程,光 可擦除 ROM（ EPROM） — 可根据需要改写数据；
可编程,电 可擦除 ROM（ EEPROM 即 E2PROM）
快闪存储器 FLASH ROM
1、腌膜 ROM(固化 ROM)
采用腌膜工艺制作 ROM时，其存储的数据是由制作过程中的腌膜板决定的。这种腌膜板是按照用户的要求而专门设计的。因此，腌膜 ROM在出厂时内部存储的数据就,固化,在里面了，使用时无法再更改。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
（ 1）基本构成
① 地址译码器的作用将输入的地址代码译成相应的控制信号，
利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
② 存储矩阵是由存储单元排列而成，可以由二极管、三极管或
MOS管构成。每个单元存放一位二值代码。 每一个或一组存储单元对应一个地址代码 。
③ 输出缓冲器的作用,Ⅰ,提高存储器的带负载能力，将高、
低电平转换标准的逻辑电平；
Ⅱ,实现对输出的三态控制，以便与系统总线连接。
（ 2）举例 4× 4存储器
2位地址代码 A1,A0给出 4个不同地址,4个地址代码分别译出 W0～ W3上的 高电平 信号。
位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
Vcc
A1
A0
W3
二极管与门作译码
A1A0＝ 00 W0＝ 1；
A1A0＝ 01 W1＝ 1；
A1A0＝ 10 W2＝ 1；
A1A0＝ 11 W3＝ 1；
（ 2）举例 4× 4存储器（续）
存储矩阵由 4个二极管或门组成，
当 W0～ W3线上给出 高电平 信号时，
会在 D0～ D3输出一个二值代码位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
D3’
W3
W1
二极管或门作编码器
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
W0～ W3：字线
D0～ D3：位线（数据线）
A0,A1：地址线
（ 2）举例 4× 4存储器（续）
位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
字线和位线的每个交叉点都是一个存储单元，在交叉点上接二极管相当于存 1，没接二极管相当于存 0，交叉点的数目就是存储容量，写成,字数 × 位数,的形式
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
存储内容真值表地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
＝ m1＋ m3
＝ m0＋ m2＋ m3
＝ m1＋ m3
＝ m0＋ m1
地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
1A
1A
0A
0A
D3
D2
D1
D0
与阵列或阵列
W1W0 W2 W3
简化 ROM点阵图字输出,D3D2D1D0随着地址的不同有不同的数据。
位输出,D3,D2,D1,D0每根位线，由不同的最小项组成，
可实现组合逻辑函数。
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
输出方式
2 PROM(可编程 ROM)
☆ PROM只能写一次，一旦写入就不能修改（ OTP型 ）。
☆ 基本结构同掩模 ROM，由存储矩阵、地址译码和输出电路组成。
☆ 出厂时在存储矩阵地所有交叉点上都做有存储单元，一般存 1。
☆存数方法：熔丝法和击穿法。
熔丝法图示
e
熔丝
cb
Vcc
字线位线加高电压将熔丝化断，
即可将原有的 1改写为 0。
3 EPROM,E2PROM,FLASH ROM
☆ 电擦除，一般芯片内部带有升压电路，可以直接读写 EEPROM，
☆擦除时间短 (ms级 )，可对 单个 存储单元擦除。
☆读出,5V；擦除,20V；写入,20V。
EPROM：光擦除可编程 ROM
E2PROM：电擦除可编程 ROM
FLASH ROM：电擦除可编程 ROM
☆ 紫外线照射擦除，时间长 10～ 20分钟
☆ 整片 擦除
☆写入一般需要专门的工具
☆ 结合 EPROM和 EEPROM的特点，构成的电路形式简单，集成度高，可靠性好。
☆ 擦除时间短 (μs 级 ),整片 擦除、或 分块 擦除。
☆ 读出,5V；写入,12V；擦除,12V(整块擦除 )
EPROME2PROM
二,随机存储器 RAM （ random access memory ）
RAM—— 在工作过程中，既可从存储器的任意单元读出信息，
又可以把外界信息写入任意单元，因此它被称为随机存储器 (或读写存储器 )。读写速度很快。但一般有易失性，数据掉电后就消失。
RAM 按功能可分为
RAM 按所用器件可分为
RAM 优点,读写方便，具有信息的灵活性。
缺点,一般有易失性，数据掉电后就消失。
静态 (SRAM)
动态 (DRAM)
双极型
MOS型
1.SRAM的基本结构
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出输入信号（三组）：地址输入、控制输入和数据输入输出信号（一组）：数据输出
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储矩阵,有许多存储单元排列而成，每个存储单元存一位二值信息（ 0,1），在译码器和读 /写电路的控制下，既可以写入 1或 0，又可以将存储的数据读出。
由于存储器的容量巨大，在存储器中使用双译码形式，就是地址分成行列两组，以简化电路。分行列译码，用两条线来共同选择存储单元。
R/W=1，读出
R/W=0，写入
CS=0，工作
CS=1，高阻
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出例,1024X4 SRAM（ 2114）
A3
A4
A5
A6
A7
A8
行地址译码器列地址译码器存储矩阵读写控制电路
CS
R/W
数据输入 /输出
A0 A1 A2 A9
I/O0
I/O1
I/O2
I/O3
地址线,10根,A0 ～ A9
数据线,4根,I/O0 ～ I/O3
控制线,2根,片选,0有效； 读写控制CS WR/
★ 每个由 X,Y共同选中的单元中实际包含了 4个 1位数据存储单元表示 4位数据。
★ 行选择线有 32条 (含 5根地址线 )，列选择线 8条 (含 3根地址线 ),
一共可以有 32× 8=256个组合总的存储容量就是 256× 4。
256× 4RAM存储矩阵行地址译码器列地址译码器
A0
A1
A2
A3
A5 A6 A7
A4
1024× 4 RAM
列控制门数据线行选择
26＝ 64
列选择
24＝ 16
1024× 4RAM存储矩阵行地址译码器列地址译码器
&
&
G1 G2
G3
D D
R/W
CS
I/O
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
RAM操作时序要求：
了解时序图
☆ SRAM体积大不易高密度集成，
大容量存储器一般都采用 DRAM
☆ DRAM存储依赖 MOS管栅极的寄生电容效应原理制成的。
2,DRAM
☆ C上电荷也不能长时间维持，
所以还必须定时对电容充电，称为 再生 或 刷新 。
说明,ROM无 R/W，位扩展其余端的连接与 RAM相同 。
三、存储器容量扩展
1、位扩展
CS
R/W
地址并联,I/O独立第 1片 第 4片
4096× 4RAM扩展成 4096× 16的存储器系统
A11
A0
R/W
CS
D0 D15
方法：
2、字扩展
OI /
R/W
地址并联,CS独立例,4片 8K× 8位 RAM扩展成 32K× 8位 RAM
32K有 15条地址线,8K芯片本身用 13条，另两条译码后作为片选。
000’0000’0000’0000～
001’1111’1111’1111
即 0000H～ 1FFFH；
Ⅰ
Ⅱ
Ⅲ
ⅣA0～ A12
R/W
A13
A14
D0～ D7
/Y0
/Y1
/Y2
/Y3
第 Ⅰ 片地址范围：
第 Ⅱ 片地址范围：
2000H～ 3FFFH
第 Ⅲ 片地址范围：
4000H～ 5FFFH
第 Ⅳ 片地址范围：
6000H～ 7FFFH
方法：
四、存储器的基本应用
1,字应用 —— 由地址读出对应的字，
例实现 B码 → G码的转换。
二进制 G3 G2 G1 G0
0000 0 0 0 0
0001 0 0 0 1
0010 0 0 1 1
0011 0 0 1 0
0100 0 1 1 0
0101 0 1 1 1
0110 0 1 0 1
0111 0 1 0 0
1000 1 1 0 0
1001 1 1 0 1
1010 1 1 1 1
1011 1 1 1 0
1100 1 0 1 0
1101 1 0 1 1
1110 1 0 0 1
1111 1 0 0 0
B3
B3
B2
B2
B1
B1
B0
B0
0 5 10 15
G3
G2
G1
G0
用 PROM实现 2× 2快速乘法器
D3 D2 D1 D0
A1 A0 B1 B0
解：
A1A0 ----被乘数,B1B0 ----乘数，作为
PROM的地址；
D3D2D1D0 ----乘积，作为 ROM的内容存放在相应的存储单元。
ROM 容量为 16× 4位。
例：用适当容量的 PROM实现 2× 2快速乘法器。
如果要实现 m× n快速乘法器，
PROM的容量至少为：
字 × 位＝ 2m+n× （ m＋ n）。
全加器
)7,6,5,3(
)7,4,2,1(
mC
mS
i
i
0 5 10 15
组合逻辑函数的实现：
①基本门电路；
②译码器；
③数据选择器；
④ ROM
Ai
Ai
Bi
Bi
Ci-1
Ci-1
Si
Ci
Ai Ai Bi Bi C-1 C-1 Si Ci
两种表示形式例 1 用 ROM实现全加器
2,位应用 —— 实现组合函数
0 1 2 3 4 5 6 7
例 2 用 ROM实现将 8421BCD码转换为七段数字显示译码电路
8421BCD a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
B3
B3
B2
B2
B1
B1
B0
B0
0 1 2 3 4 5 6 7 8 9
a
b
c
d
e
f
g
【 例 】 试用 PROM实现字符发生器（或字符译码器）。
图 5-13 字符 R的显示电路
D4 D3 D2 D1 D0
A2 A1 A0
0Y
1Y
2Y
3Y
4Y
5Y
6Y
7Y
A0
A1
A2
SA
CS
BS
模 7 计数器 CP
W0
W1
W2
W3
W4
W5
W6
74138
7× 5 LED点阵
D4 D3 D2 D1 D0
1
PROM
视觉暂留原理本章要求
熟练掌握半导体存储器的分类、特点；
熟练掌握 ROM的应用（字应用、位应用）；
熟练掌握半导体存储器的扩展方法（字扩展、位扩展）；
掌握 ROM,RAM的基本结构和概念。
作业,8.3
8.5
8.7
8.8
本章完
1024× 4 RAM
列控制门行控制门在内部数据线行选择
26＝ 64
列选择
24＝ 16
1024× 4RAM存储矩阵行地址译码器列地址译码器
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
★ 了解半导体存储器的结构、特点和功能
★ RAM,ROM的应用存储器概述存储器是数字系统和电子计算机的重要组成部分；
功能：存放数据、指令等信息。
按材料分类
1) 磁介质类 —— 软磁盘、硬盘、磁带
2) 光介质类 —— CD,DVD
3) 半导体介质类 —— ROM,RAM等按功能分类主要分 RAM和 ROM两类，不过界线逐渐模糊。
RAM,SRAM,DRAM,
ROM,掩模 ROM,PROM,EPROM,EEPROM,FLASH ROM
性能指标
1)存储容量 —— 一般用字位数表示,即字数 × 位数；
如,256× 8bit=2048位。
2)存取时间 —— 存储器操作的速度。
本课主要讲述半导体介质类器件半导体存储器
—— 存放 大量 二进制信息的半导体器件。分为,ROM,RAM。
一、只读存储器 ROM （ read only memory）
ROM ～ 是存储固定信息的存储器件，即先把信息或数据写入存储器中，在正常工作时，它存储的数据是固定不变的，只能读出，不能写入。
（ ROM是存储器结构最简单的一种。）
特点,①只能读出，不能写入；
②属于组合电路，电路简单，集成度高；
③具有信息的不易失性；
④存取时间在 20ns～ 50ns。
缺点,只适应存储固定数据的场合。
ROM的分类
(1)按制造工艺分二极管 ROM
双极型 ROM(三极管 )
单极型 (MOS)
(2)按存储内容写入方式分掩膜 ROM(固定 ROM)—— 厂家固化内容；
可编程 ROM（ PROM） —— 用户首次写入时决定内容。
（ 一次写入式 ）
可编程,光 可擦除 ROM（ EPROM） — 可根据需要改写数据；
可编程,电 可擦除 ROM（ EEPROM 即 E2PROM）
快闪存储器 FLASH ROM
1、腌膜 ROM(固化 ROM)
采用腌膜工艺制作 ROM时，其存储的数据是由制作过程中的腌膜板决定的。这种腌膜板是按照用户的要求而专门设计的。因此，腌膜 ROM在出厂时内部存储的数据就,固化,在里面了，使用时无法再更改。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
（ 1）基本构成
① 地址译码器的作用将输入的地址代码译成相应的控制信号，
利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器。
A0
Ai
地址译码器
…..
存储矩阵输出缓冲器地址输入三态控制输入数据输出
② 存储矩阵是由存储单元排列而成，可以由二极管、三极管或
MOS管构成。每个单元存放一位二值代码。 每一个或一组存储单元对应一个地址代码 。
③ 输出缓冲器的作用,Ⅰ,提高存储器的带负载能力，将高、
低电平转换标准的逻辑电平；
Ⅱ,实现对输出的三态控制，以便与系统总线连接。
（ 2）举例 4× 4存储器
2位地址代码 A1,A0给出 4个不同地址,4个地址代码分别译出 W0～ W3上的 高电平 信号。
位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
Vcc
A1
A0
W3
二极管与门作译码
A1A0＝ 00 W0＝ 1；
A1A0＝ 01 W1＝ 1；
A1A0＝ 10 W2＝ 1；
A1A0＝ 11 W3＝ 1；
（ 2）举例 4× 4存储器（续）
存储矩阵由 4个二极管或门组成，
当 W0～ W3线上给出 高电平 信号时，
会在 D0～ D3输出一个二值代码位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
D3’
W3
W1
二极管或门作编码器
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
W0～ W3：字线
D0～ D3：位线（数据线）
A0,A1：地址线
（ 2）举例 4× 4存储器（续）
位输出线
1
1
1
1
1
1
Vcc
A1
A0
D3
D2
D1
D0W3W2W1W0
地址译码器存储矩阵
EN
D3’
字线和位线的每个交叉点都是一个存储单元，在交叉点上接二极管相当于存 1，没接二极管相当于存 0，交叉点的数目就是存储容量，写成,字数 × 位数,的形式
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
存储内容真值表地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
＝ m1＋ m3
＝ m0＋ m2＋ m3
＝ m1＋ m3
＝ m0＋ m1
地 址 数 据
A1 A0 D3 D2 D1 D0
0 0
0 1
1 0
1 1
0 1 0 1
1 0 1 1
0 1 0 0
1 1 1 0
1A
1A
0A
0A
D3
D2
D1
D0
与阵列或阵列
W1W0 W2 W3
简化 ROM点阵图字输出,D3D2D1D0随着地址的不同有不同的数据。
位输出,D3,D2,D1,D0每根位线，由不同的最小项组成，
可实现组合逻辑函数。
D3＝ W1＋ W3
D2＝ W0＋ W2＋ W3
D1＝ W1＋ W3
D0＝ W0＋ W1
输出方式
2 PROM(可编程 ROM)
☆ PROM只能写一次，一旦写入就不能修改（ OTP型 ）。
☆ 基本结构同掩模 ROM，由存储矩阵、地址译码和输出电路组成。
☆ 出厂时在存储矩阵地所有交叉点上都做有存储单元，一般存 1。
☆存数方法：熔丝法和击穿法。
熔丝法图示
e
熔丝
cb
Vcc
字线位线加高电压将熔丝化断，
即可将原有的 1改写为 0。
3 EPROM,E2PROM,FLASH ROM
☆ 电擦除，一般芯片内部带有升压电路，可以直接读写 EEPROM，
☆擦除时间短 (ms级 )，可对 单个 存储单元擦除。
☆读出,5V；擦除,20V；写入,20V。
EPROM：光擦除可编程 ROM
E2PROM：电擦除可编程 ROM
FLASH ROM：电擦除可编程 ROM
☆ 紫外线照射擦除，时间长 10～ 20分钟
☆ 整片 擦除
☆写入一般需要专门的工具
☆ 结合 EPROM和 EEPROM的特点，构成的电路形式简单，集成度高，可靠性好。
☆ 擦除时间短 (μs 级 ),整片 擦除、或 分块 擦除。
☆ 读出,5V；写入,12V；擦除,12V(整块擦除 )
EPROME2PROM
二,随机存储器 RAM （ random access memory ）
RAM—— 在工作过程中，既可从存储器的任意单元读出信息，
又可以把外界信息写入任意单元，因此它被称为随机存储器 (或读写存储器 )。读写速度很快。但一般有易失性，数据掉电后就消失。
RAM 按功能可分为
RAM 按所用器件可分为
RAM 优点,读写方便，具有信息的灵活性。
缺点,一般有易失性，数据掉电后就消失。
静态 (SRAM)
动态 (DRAM)
双极型
MOS型
1.SRAM的基本结构
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出输入信号（三组）：地址输入、控制输入和数据输入输出信号（一组）：数据输出
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出存储矩阵,有许多存储单元排列而成，每个存储单元存一位二值信息（ 0,1），在译码器和读 /写电路的控制下，既可以写入 1或 0，又可以将存储的数据读出。
由于存储器的容量巨大，在存储器中使用双译码形式，就是地址分成行列两组，以简化电路。分行列译码，用两条线来共同选择存储单元。
R/W=1，读出
R/W=0，写入
CS=0，工作
CS=1，高阻
A0
Ai
行地址译码器
…..
列地址译码器
Ai+1 An-1……
存储矩阵读写控制电路
CS
R/W
I/O
地址输入 控制输入数据输入 /输出例,1024X4 SRAM（ 2114）
A3
A4
A5
A6
A7
A8
行地址译码器列地址译码器存储矩阵读写控制电路
CS
R/W
数据输入 /输出
A0 A1 A2 A9
I/O0
I/O1
I/O2
I/O3
地址线,10根,A0 ～ A9
数据线,4根,I/O0 ～ I/O3
控制线,2根,片选,0有效； 读写控制CS WR/
★ 每个由 X,Y共同选中的单元中实际包含了 4个 1位数据存储单元表示 4位数据。
★ 行选择线有 32条 (含 5根地址线 )，列选择线 8条 (含 3根地址线 ),
一共可以有 32× 8=256个组合总的存储容量就是 256× 4。
256× 4RAM存储矩阵行地址译码器列地址译码器
A0
A1
A2
A3
A5 A6 A7
A4
1024× 4 RAM
列控制门数据线行选择
26＝ 64
列选择
24＝ 16
1024× 4RAM存储矩阵行地址译码器列地址译码器
&
&
G1 G2
G3
D D
R/W
CS
I/O
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
RAM操作时序要求：
了解时序图
☆ SRAM体积大不易高密度集成，
大容量存储器一般都采用 DRAM
☆ DRAM存储依赖 MOS管栅极的寄生电容效应原理制成的。
2,DRAM
☆ C上电荷也不能长时间维持，
所以还必须定时对电容充电，称为 再生 或 刷新 。
说明,ROM无 R/W，位扩展其余端的连接与 RAM相同 。
三、存储器容量扩展
1、位扩展
CS
R/W
地址并联,I/O独立第 1片 第 4片
4096× 4RAM扩展成 4096× 16的存储器系统
A11
A0
R/W
CS
D0 D15
方法：
2、字扩展
OI /
R/W
地址并联,CS独立例,4片 8K× 8位 RAM扩展成 32K× 8位 RAM
32K有 15条地址线,8K芯片本身用 13条，另两条译码后作为片选。
000’0000’0000’0000～
001’1111’1111’1111
即 0000H～ 1FFFH；
Ⅰ
Ⅱ
Ⅲ
ⅣA0～ A12
R/W
A13
A14
D0～ D7
/Y0
/Y1
/Y2
/Y3
第 Ⅰ 片地址范围：
第 Ⅱ 片地址范围：
2000H～ 3FFFH
第 Ⅲ 片地址范围：
4000H～ 5FFFH
第 Ⅳ 片地址范围：
6000H～ 7FFFH
方法：
四、存储器的基本应用
1,字应用 —— 由地址读出对应的字，
例实现 B码 → G码的转换。
二进制 G3 G2 G1 G0
0000 0 0 0 0
0001 0 0 0 1
0010 0 0 1 1
0011 0 0 1 0
0100 0 1 1 0
0101 0 1 1 1
0110 0 1 0 1
0111 0 1 0 0
1000 1 1 0 0
1001 1 1 0 1
1010 1 1 1 1
1011 1 1 1 0
1100 1 0 1 0
1101 1 0 1 1
1110 1 0 0 1
1111 1 0 0 0
B3
B3
B2
B2
B1
B1
B0
B0
0 5 10 15
G3
G2
G1
G0
用 PROM实现 2× 2快速乘法器
D3 D2 D1 D0
A1 A0 B1 B0
解：
A1A0 ----被乘数,B1B0 ----乘数，作为
PROM的地址；
D3D2D1D0 ----乘积，作为 ROM的内容存放在相应的存储单元。
ROM 容量为 16× 4位。
例：用适当容量的 PROM实现 2× 2快速乘法器。
如果要实现 m× n快速乘法器，
PROM的容量至少为：
字 × 位＝ 2m+n× （ m＋ n）。
全加器
)7,6,5,3(
)7,4,2,1(
mC
mS
i
i
0 5 10 15
组合逻辑函数的实现：
①基本门电路；
②译码器；
③数据选择器；
④ ROM
Ai
Ai
Bi
Bi
Ci-1
Ci-1
Si
Ci
Ai Ai Bi Bi C-1 C-1 Si Ci
两种表示形式例 1 用 ROM实现全加器
2,位应用 —— 实现组合函数
0 1 2 3 4 5 6 7
例 2 用 ROM实现将 8421BCD码转换为七段数字显示译码电路
8421BCD a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 0 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
B3
B3
B2
B2
B1
B1
B0
B0
0 1 2 3 4 5 6 7 8 9
a
b
c
d
e
f
g
【 例 】 试用 PROM实现字符发生器（或字符译码器）。
图 5-13 字符 R的显示电路
D4 D3 D2 D1 D0
A2 A1 A0
0Y
1Y
2Y
3Y
4Y
5Y
6Y
7Y
A0
A1
A2
SA
CS
BS
模 7 计数器 CP
W0
W1
W2
W3
W4
W5
W6
74138
7× 5 LED点阵
D4 D3 D2 D1 D0
1
PROM
视觉暂留原理本章要求
熟练掌握半导体存储器的分类、特点；
熟练掌握 ROM的应用（字应用、位应用）；
熟练掌握半导体存储器的扩展方法（字扩展、位扩展）；
掌握 ROM,RAM的基本结构和概念。
作业,8.3
8.5
8.7
8.8
本章完
1024× 4 RAM
列控制门行控制门在内部数据线行选择
26＝ 64
列选择
24＝ 16
1024× 4RAM存储矩阵行地址译码器列地址译码器
&
&
G1 G2
G3
D D
R/W
CS
I/O
1
0
0
0
1
D/D连接存储器内部的各个存储单元，既做数据输入，也作数据输出，可以从 D上读取存储器的内容，也可以向存储器内部写入。
输入输出控制电路
③ CS=0,R/W=0时,
G1,G2开通,G3三态,I/O上的数据被同时送到 D/D上，改变存储单元内部内容。
② CS=0,R/W=1时,
G1,G2三态,G3开通
D端数据输出到 I/O线上
① CS=1时,
G1,G2,G3都是高阻，
存储器与输入 /输出线完全隔离存储体
