（ 2-1）
第二章 门电路
§ 2.1 概述
§ 2.2 半导体二极管和三极管的开关特性
§ 2.4 TTL门电路
§ 2.6 CMOS门电路
§ 2.3 最简单的与、或、非门电路
（ 2-2）
§ 2.1 概述门电路是用以实现逻辑关系的电子电路。与我们所讲过的基本逻辑关系相对应，
门电路主要有,与门,或门,非门,与非门,或非门,与或非门,异或门 等。
在数字电路中，一般用高电平代表 1、
低点平代表 0，即所谓的 正逻辑系统 。
§ 2.1 概述一、高电平 低电平：
数字信号是一种二值信号,用两个电平 (高电平和低电平 )分别来表示两个逻辑值 (逻辑 1和逻辑 0)。
高电平低电平
Vcc
Vo
VI
图 2.1,1
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
- 0
- 1
- 0
- 1
- 0逻辑 1
逻辑 0
逻辑 1
逻辑 0
逻辑 1
正逻辑图 2.1.2 逻辑信号负逻辑二、正逻辑与负逻辑,
（ 2-5）
在实际工作时，只要区分高、低电平就可以知道表示的逻辑状态，而高、低电平都有一个允许范围，所以对数字电路中元器件参数精度的要求，还是对于电源稳定性要求要比模拟电路要低一些。
一、半导体二极管：
1.二极管的 伏安特性,
U+(V)
I
死区电压硅管 0.5V,锗管 0.1V。
导通压降,
硅管
0.6~0.7V,锗管 0.2~0.3V。
反向击穿电压 U(BR)
死区电压正向反向
+(mA)
I- (uA)
U-(V)
图 2.2.1
F
KD
V
F
I F V
F LR
I
(a ) (b )
R L
图 2.2.2 二极管加正向电压二、二极管的开关特性：
1．二极管开关的静态特性：
加正向电压 VF时，二极管导通，管压降 VD可忽略。二极管相当于一个闭合的开关。
K
L
D
V
R
I S
RV RLR
(a ) (b )
图 2.2.3 二极管加反向电压加反向电压 VR时，二极管截止，反向电流 IS 可忽略。二极管相当于一个断开的开关。
反向恢复时间,tre＝ ts十 tt
t0
VF
VR
vi
t1
t0
IF
IR ts
tt
0.1IR
i
(b)
(d)
+
－
D
RLiv i
(a) tF S
(c)
i
I
0
I
t1
t1图 2.2.4
2．二极管开关的动态特性：
+ ￡
P No 2?
L pn
L
D μ? ×ó
D¨
¨?è ·? 2¨?è ·? 2?
P
N
(a )
(b)
x
图 2.2.5 加正向电压时二极管存储电荷的分布同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。
反向恢复时间,tre＝ ts十 tt
产生反向恢复过程的原因：
反向恢复时间 tre就是存储电荷消散所需要的时间。
（ 2-10）
1
00V
Vcc
只要能判断高低电平即可
K开 ------Vo=1,输出高电平
K合 ------Vo=0,输出低电平
Vi
Vo
K
Vcc
R
可用三极管代替
（ 2-11）
§ 2.2 半导体二极管和三极管的开关特性
2.2.1 半导体二极管的开关特性
YD
+
-
VCC
R
vI
+
-
vo
二极管的开关电路
1,理想情况下：
当 vI=vIH=vcc时，则 D
截止,vo=voH=vc ;
当 vI=vIL=0时，则导通,vo=voL=0 。
（ 2-12）
v
i
0
2,二极管的实际伏安特性如下图所示式中 IS 为反向饱和电流,V 为二极管两端的电压降,VT =kT/q 称为温度的电压当量,k为玻耳兹曼常数,q 为电子电荷量,T 为热力学温度。对于室温（相当 T=300 K），则有 VT=26 mV。
)1(eIi TV
v
S
根据理论推导，二极管的伏安特性曲线可用下式表示：
（ 2-13）
3,二极管伏安特性的实用近似方法
+
VON
-
+ -
VON=0.7V( 硅管 )
VON=0.2V( 锗管 )
+
rd
-
+ -
1.三极管的 输入特性 工作压降,硅管UBE?0.6~0.7V,锗管 UBE?0.2~0.3V。
二、半导体三极管：
IB(?A)
UBE(V)
20
40
60
80
0.4 0.8
UCE?1V
死区电压，硅管
0.5V，锗管 0.1V。
图 2.2.6
2.三极管的 输出特性,
IC(mA )
1
2
3
4
UCE(V)3 6 9 12
IB=0
20?A
40?A
60?A
80?A
100?A
图 2.2.7
（ 2）放大状态：当 VI为正值且大于死区电压时,三极管导通,有
b
I
b
BEIB RVR VVI
此时，若调节 Rb↓,则 IB↑,IC↑,VCE↓,工作点沿着负载线由 A点 → B
点 → C点 → D点向上移动。在此期间，三极管工作在放大区,其特点为
IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏，集电结反偏,
+V
￡
+
T1
2
3b
c
e
R
R
b
CC
I
V
i
B
i
C
C
C
i
I
B1
B2
I
I
B3
B4
I
I
B5
B
I =0
= I BS
A
B
C
D
E
CE
v
CC
V
CC
V /R
C
CS
I
0,7V
(a ) (b )
三极管的三种工作状态,
图 2.2.8
（ 1）截止状态：当 VI小于三极管发射结死区电压时,IB＝ ICBO≈0,
IC＝ ICEO≈0,VCE≈ VCC，三极管工作在截止区，对应图 2.2.8（ b）中的 A点。
三极管工作在截止状态的条件为,发射结反偏或小于死区电压,
（ 3） 饱和状态：保持 VI不变,继续减小 Rb,当 VCE ＝
0.7V时,集电结变为零偏,称为临界饱和状态,对应图 1.4.5（ b） 中的 E点 。 此时的集电极电流称为集电极饱和电流,用 ICS表示,基极电流称为基极临界饱和电流,用 IBS表示,有,
若再减小 Rb,IB会继续增加,但 IC已接近于最大值
VCC/RC,不会再增加,三极管进入饱和状态 。 饱和时的
VCE电压称为饱和压降 VCES,其典型值为,VCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
（ 2-18）
2.2.2 半导体三极管的开关特性
Vcc
RC
RB
vo
-
+
vI
-
+
iB iC
1.三极管的基本开关电路截止条件,v5.0v
BE?
截止特点,
导通特点,
导通条件,
CCo
CB
vv
0ii
BSB Ii?
0vv )S a t(CEo
一,双极型三极管的开关特性
t
t r
t
0.1
0.9
t
v
V
0
1
I
V
2
i
C
I
CS
I
CE O
i
C
CS
I
CS
I
CS
I
t
f
t
S
t
d
( a )
( b)
( c )
（ 1） 延迟时间 td——
从输入信号 vi正跳变的瞬间开始，到集电极电流 iC
（ 2） 上升时间 tr——
集电极电流从 0.1ICS上升到 0.9ICS所需的时间。
（ 3） 存储时间 ts——
从输入信号 vi下跳变的瞬间开始，到集电极电流 iC
下降到 0.9ICS所需的时间。
（ 4） 下降时间 tf——
集电极电流从 0.9ICS下降到 0.1ICS所需的时间。
图 1.4.7 BJT开关的动态特性
（ a）输入电压波形 （ b）理想的集电极电流波形 （ c）实际的集电极电流波形
3．三极管的开关特性：
（ 2-20）
Vcc
RC
RB
vo
-
+
vI
-
+
iB iC
B
I
B R
7.0v
i
例如,
C
CC
C
)S a t(CECC
BS R
v
R
vv
I
VCES≈0.3V 。
三极管工作在饱和状态的电流条件为,IB＞ IBS
（ 2-21）
2.三极管的开关等效电路
b
e
c
截止状态
c
b
e
饱和导通状态
（ 2-22）
R1
R2A
F
+ucc uA
t
uF
t
+ucc 0.3V
3,三极管的动态开关特性：
（ 2-23）
二,MOS管的开关特性
1,MOS管的基本开关电路
vDD
vi
vo
RD
D
-
+
G
-
+
S
（１）当 vi=vGS<vGS(th)时，
MOS管工作在截止区：
只要负载电阻 RD远远小于
MOS管的截止内阻 ROFF,则输出电压
DD0 VV?
（其中,vGS(th)为 MOS管的开启电压）
（ 2-24）
vDD
vi
vo
RD
D
-
+
G
-
+
S
（２）当 vi=vGS远大于 vGS(th)时，
MOS管的导通内阻 RON变得很小（通常在１ K?以内），只要
RD>>RON,则开关电路的输出端将为低电平 vOL,且 vOL?0
即输出电压
0V 0?
（ 2-25）
２,MOS管的开关等效电路截止状态 饱和导通状态
D
G
S
ci
D
G
S
ci RON
其中,RON约在 １ K?以下； Ci的数值约为几皮法。
（ 2-26）
§ 2.3 最简单的与、或、非门电路
2.3.1 二极管与门
A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3.7V3V 3V
YD1
D2
A
B
VCC
R
功能表硅二极管
（ 2-27）
A B Y
0 0 0
0 １ 0
１ 0 0
１ １ １
真值表优点：简单缺点：（１）输出电平的偏移
（２）负载电阻的改变影响输出的高电平
A
B &
Y
A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3V 3V 3.7V
功能表
（ 2-28）
2.3.2 二极管或门功能表D1
Y
D2
A
B
R
硅二极管
A／ v
0 0 0
0 3 2.3
3 0 2.3
3 3 2.3
B／ v Y／ v
（ 2-29）
A B Y
0 0 0
0 １ 1
１ 0 1
１ １ １
优点：简单缺点：输出电平的偏移
A／ v
0 0 0
0 3 2.3
3 0 2.3
3 3 2.3
B／ v Y／ v
A
B
Y?1
功能表 真值表
（ 2-30）
vEE为负电源
A Y
3V 0,3
0V v
cc
2.3.3 三极管非门
Rc
(vo)R1A
Y
VCC
vEE
(vi)
R2
1 Y
（ 2-31）
Rc
(vo)R1A
Y
VCC=5v
vEE=-8v
(vi)
R2
例 2.3.1:已知 RC=1K?,R1=3.3K?,R2=10K?,
=2,VCE(sat)=0.1v,输入的高低电平分别为
VIH=5v,VIL=0v,求输出电平。
解：首先利用戴维南定理将发射结的外接电路化简为如下的等效电路
e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
（ 2-32）
VI e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
3.33.13 V8VVRRR VVVV II1
21
EEI
IB?
K5.2RR RRR
21
21
B
当 VI=VIH=０ V时，
V0.23.33.13 V800V B
三极管截止,V0=5V时。
（ 2-33）
e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
当 VI=VIH=5V时，
V8.13.33.13 V855V B
mV44.0R VVi
B
BEB
B?
mV25.0
R
VVI
C
)s a t(CECC
Bs
满足,三极管饱和,V0=VCE(sat)=0。
BsB Ii?
因此，电路参数的设计是合理的。
（ 2-34）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
（ 2-35）
1、体积大、工作不可靠。
2、需要不同电源。
3、各种门的输入、输出电平不匹配。
（ 2-36）
§ 2.４ TTL集成门电路
2.4.1 TTL反相器的电路结构和工作原理与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，
而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为
DTL,TTL,HTL,MOS管 集成门电路。
（ 2-37）
一、电路结构
AY?
(v0)
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
（ 2-38）
1、输入为低电平（ 0.2V）时
0.9V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
uo=5-uR2-ube3-ube4?3.4V高电平！
0.2V
PN N
（ 2-39）
2、输入高电平（ 3.4V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
uY=0.2V
AY?
（ 2-40）
u0(V)
ui(V)1 2 3
UOH
(3.4V)
UOL
(0.2V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.2V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低点平二、电压传输特性
（ 2-41）
AB段,VI< 0.6V 截止区所以 VB1< 1.3V,T2和 T5截止故输出为 高电平 VOH
VOH=VCC -VR2 -VBE4 -VD2? 3.4V
BC段,1.3V< VI< 0.7V 线性区
T2工作于放大区,T5截止随着 VI的升高,VC2和 VO线性下降
CD段,VI? 1.4V 转折区
T2和 T5 同时导通，输出电位急剧下降为低电平；转折区中点对应的输入电压称为阈值电压 用 VIH表示,
DE段,饱和区
VI 继续升高时 VO不再变化 表示,
（ 2-42）
三、输入端噪声容限在保证输出高低电平基本不变的条件下，输入电平的允许波动范围称为输入端噪声容限。
输入为高电平时的噪声容限：
VNH=VOH(min) - VIH(min)
输入为低电平时的噪声容限：
VNL=VIL(max) - VOL (max)
（ 2-43）
2.4.2 TTL反相器的静态 输入特性和输出特性 １ １
一、输入特性仅考虑输入信号是高电平和低电平而不是某一个中间值，输入端的等效电路可画成上图。
当 VCC=5V,VI=VIL = 0.2V时，输入低电平电流为
mA1R VVVI
1
IL1BECC
IL
（ 2-44）
VI=VIH = 3.4V时,T1管处于 倒置状态,所以高电平输入电流 IIH很小。７４系列门电路每个输入端的 IIH值在４０?A
以下 。
图 2.4.5输入特性曲线
Ubc>0,UBE<0,c1当作发射极,e1当作集电极
（ 2-45）
+5V
R4R2
R5
T3
T4
R1
T1
+5V
二、输出特性前级 后级反偏流出前级电流 IOH
（拉电流）
１,高电平输出特性
（ 2-46）
７４系列门电路的运用条件规定，输出为高电平时，最大负载电流不能超过 0.4mA。
图 2.4.7
（ 2-47）
２,低电平输出特性
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
R1
T1
+5V
前级 后级流入前级的电流 IOL 约 1.4mA
(灌电流 )
（ 2-48）
为了保证反相器的低电平，负载电流应小于一定值。
图 2.4.8 图 2.4.9
（ 2-49）
图 2.4.5输入特性曲线
（ 2-50）
图 2.4.7
图 2.4.9
（ 2-51）
（ 2-52）
（ 2-53）
三、输入端负载特性
“1”,“0”？
+5V
Y
vCC
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
R ui
输入和地，或者输入信号
（ 2-54）
VI随 RP变化的规律,)VV(
RR
RV
1BECC
P1
p
I
当 VI上升到 1.4V以后,T2和 T５ 导通,VB1钳在了 2.1V左右,所以 RP再增大,VI不会再升高了，趋近于 1.4V。
（ 2-55）
（ 2-56）
（ 2-57）
2.4.4 其他类型的 TTL门电路一,其他逻辑功能的门电路
1,与非门
A B Y
0 0 1
0 1 1
1 0 1
1 1 0 0.2V
3.4V
0.9V
3.4V
（ 2-58）
B Y
0 1
1 1
0 1
1 0 3.4V
3.4V
2.1V
0.2V
A
0
0
1
1
4.3V
ABY?
（ 2-59）
讨论：低电平输入电流
i
+5V
F
R4R2R13k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
1
IL1BECC
R
VVV
i
VIL
单输入端情况：
（ 2-60）
i
+5V
F
R4R2R13k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
1
IL1BECC
R
VVV
i
多输入端情况：
VIL
（ 2-61）
讨论：高电平输入电流
+5V
F
R4R2R13k
T2
R5
R3
T3 T
4T
1
T5
b1 c
1
VIH
VIH
输入接高电平时，三极管 T1倒置,e1和 e2分别为倒置三极管的两个等效集电极，所以总的输入电流为单个输入端的高电平输入电流的两倍。
（ 2-62）
2,或非门
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
0.2V
3.4V
0.9V
2.1V
0.2V
（ 2-63）
或非门
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
0.2V
0.2V
0.9V
0.9V
3.4V
BAY
（ 2-64）
CDABY
3.与或非门
（ 2-65）
4.异或门
1
1
A B Y
0 0 0
0 1
1 0
1 1 0
0.9V
0.2V
3.4V
0.9V
2.1V 0.9V
4.8V
3.4V
（ 2-66）
异或门
1
1
A B Y
0 0 0
0 1
1 0
1 1 0
BAY
2.1V
3.4V
3.4V
2.1V
2.1V 0.9V
0.2V
（ 2-67）
二,集电极开路的与非门（ OC门）
推拉式输出电路结构的局限性：
1.输出端不能并联使用倘若一个门 G1的输出是高电平而另一个门 G2的输出是低电平，则输出端并联后必然有很大的负载电流同时流过这两个门的输出级。烧坏门电路
２,输出高电平不能变化把输出改为集电极开路的三极管
（ 2-68）
集电极开路与非门的电路和图形符号工作时需外接电阻和电源
（ 2-69）
（ 2-70）
OHLIHOHCC VR)mInI(V
当所有 OC同时截止时，输出为高电平。为保证高电平不低于规定的 VOH值，应满足：
（ 2-71）
OHLIHOHCC VR)mInI(V
当所有 OC同时截止时,输出为高电平。为保证高电平不低于规定的 VOH值，应满足：
IHOH
OHCC
L mInI
VV
R
IHOH
OHCC
( m a x )L mInI
VV
R
即：
（ n为 OC门的输出端个数,m为 TTL与非门的输入端个数 ）
（ 2-72）
OLLILLMCC VR)ImI(V
当 OC门中只有一个导通时。这时负载电流全部都流入导通的那个 OC门，所以 RL不能太小。应满足：
（ m,为负载 TTL与非门的个数 ）
（ 2-73）
OLLILLMCC VR)ImI(V
当 OC门中只有一个导通时。这时负载电流全部都流入导通的哪个 OC门，所以 RL不能太小。应满足：
即：
ILLM
OLCC
L ImI
VV
R
ILLM
OLCC
( m i n )L ImI
VV
R
最后选定的 RL介于最大值和最小值之间。
（ 2-74）
（ 2-75）
三,三态输出门电路（ TS门）
EN=1,与非门
EN=0,高阻 控制端高电平有效
（ 2-76）
三态门之二：
EN=0,与非门
EN=1,高阻 控制端低电平有效
（ 2-77）
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
（ 2-78）
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
（ 2-79）
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 2-80）
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
（ 2-81）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
（ 2-82）
三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
（ 2-83）
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
（ 2-84）
例 1：用三态门接成总线结构
E1
E2
E3
公用总线
０
１
０
E1,E2、
E3分时接入高电平
（ 2-85）
例 2,用三态门实现数据的双向传输
0D
EN=1:数据 D0送到总线上去
EN=0,来自总线的数据由 D0送出
（ 2-86）
2.4.5 TTL电路改进系列一,74H系列
74H系列又称高速系列。
1,输出采用达林顿结构
2,所有电阻降低一倍改进措施：
由两只 NPN或 PNP型晶体管构成达林顿管的基本电路
（ 2-87）
二,74S系列
74S系列又称肖特基系列。
肖特基管特点：
1.开启电压较低,0.4V左右
2.制造工艺和 TTL电路的常规工艺是完全相容的
（ 2-88）
74S系列与非门的电路结构：
1,T1,T2,T3,T5,T6均为抗饱和三极管,T4不会进入饱和区，不必改进。
2,采用有源泄放电路。
（ 2-89）
采用有源泄放电路：
(2),T2由截止变为导通的瞬间：
由于 T6的基极回路中串接 Rb,T5先导通，
稳态时 T6有分流作用 。
（ 2-90）
(2),T2从导通变为截止：
T6仍处于导通状态，为 T5的基极提供了一个瞬间的低内阻泄放电路。
(3),改善了电压传输特性不存在 T2导通,T5尚未导通的阶段。
缺点：电路功耗加大
T5脱离深度饱和，导致输出低电平升高，最大值可达 0.5V。
（ 2-91）
74S系列反相器的电压传输特性
（ 2-92）
三,74LS系列
1,降低功耗
（ 1）大幅度提高电阻值。
（ 2） R5原来接地的一端改接到输出端，以减小 T3
导通时 R5上的功耗。
2,缩短传输延迟时间
（ 1）使用抗饱和三极管和引入有源泄放电路
（ 2）将输入端的多发射极三极管代之以 SBD
（ 2-93）
2,缩短传输延迟时间
（ 3）接入了 D3和 D4
a.当输出端由高电平跳变为低电平时,D4经 T2集电极和 T5基极为输出端的负载电容提供了放电回路；加速 T5
导通。
b,D3也通过 T2为 T4基极提供了一个附加的低内阻放电通路，使 T4更快截止。
（ 2-94）
四,74AS 和 74ALS系列
74AS的优点：采用了更低的电阻阻值，从而提高了工作速度缺点,功耗较大
74ALS,延迟 —功耗积是 TTL电路所有系列中最小的一种。
五,54,54H,54S,54LS系列
54系列比 74系列的工作温度范围更宽，电源允许的的工作范围也更大。
（ 2-95）
（ 2-96）
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
（ 2-97）
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
（ 2-98）
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 2-99）
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
（ 2-100）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
（ 2-101）
三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
（ 2-102）
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
（ 2-103）
2,6 CMOS门电路
2,6.1 CMOS反相器的工作原理一、电路结构 UCC
S
T1
D
T2
A F
NMOS管
PMOS管
CMOS电路
（ 2-104）
UDD
S
T1
D
T2
vi vo
vi=0
截止
|vGS1|=vDD> |VTP|
导通
v０ =“１”
工作原理：
如果 T1和 T2的开启电压分别为 VTP和 VTN.令
VDD>|VTP|+VTN,当 VI=VIL=0时,则有
vGS2=0< VTN
v０ H? vDD
（ 2-105）
UDD
S
T1
D
T2
vi vo
vi= vDD
导通
|vGS1|=0< |VTP|
v０ =“0”
T1和 T2的开启电压分别为 VTP和 VTN.令 VDD>|VTP|+VTN,
当 VI=VIH= vDD时,则有
vGS2= vDD >VTN
v０ L? 0 v
截止
（ 2-106）
二、电压传输特性和电流传输特性
AB段：由于 VI<VGS(th)N,而
|VGS1|>|V GS(th)P |,
T1导通,T2截止
BC段：
VGS(th)N <VI<VDD - |V GS(th)P |,
VGS2<VGS(th)N,|VGS1|>|V GS(th)P |,
T1导通,T2导通，工作在电阻区。
1.电压传输特性设 VDD > VGS(th)N +|V GS(th)P |,且
VGS(th)N =|V GS(th)P |
（ 2-107）
CD段,VI>VDD - |V GS(th)P |,使
|VGS1|<|V GS(th)P |,故 T1截止而 VGS2>VGS(th)N,T2导通，
因此 V0?VOL?0
（ 2-108）
AB段：因为 T2工作在截止状态，
内阻非常高，所以流过 T1和
T2的漏极电流几乎等于零。
CD段：因为 T1为截止状态,内阻非常高，所以流过 T1和
T2的漏极电流几乎也等于零。
2.电流传输特性
BC段,T1和 T2同时导通，有电流 iD流过 T1和 T2，而且
VI= 0.5 VDD附近最大。2
1
（ 2-109）
三、输入端噪声容限随着 VDD的增加 VNH和
VNL也相应地加大，而且每个 VDD 值下 VNH和 VNL始终保持相等。
测试结果表明：
VNHVNL>=0.3VDD
（ 2-110）
CMOS电路 的优点
１、静态功耗小。
２、允许电源电压范围宽（ 3?18V）。
3、扇出系数大，抗噪容限大。
（ 2-111）
§ 2.6.4 其它类型的 CMOS门电路一,其它逻辑功能的 CMOS门电路
1,CMOS与非门
B Y
0 1
1 1
0 1
1 0
A
0
0
1
1
1
0
1
（ 2-112）
CMOS与非门
B Y
0 1
1 1
0 1
1 0
A
0
0
1
1
1
1
0
ABY?
（ 2-113）
2,CMOS或非门
B Y
0 1
1 0
0 0
1 0
A
0
0
1
1
1
0
0
（ 2-114）
B Y
0 1
1 0
0 0
1 0
0
0
1
CMOS或非门
A
0
0
1
1
BAY
（ 2-115）
二,带缓冲级的 CMOS门电路讨论,上述与非门电路的缺点首先，它的输出电阻 Ro受输入状态的影响。假设每个 MOS管的导通内阻均为 RON,截止内阻
ROFF?0,则若 A=B=1,则 Ro=RON2+ RON4=2 RON；
若 A=B=0,则 Ro=RON1// RON4=1/2 RON；
若 A=1,B=0,则 Ro=RON3=RON；
若 A=0,B=1,则 Ro=RON1=RON；
（ 2-116）
其次，输出的高、低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出低电平 VOL也越高。而当输入全为低电平时，输入端越多负载管并联的数目越多，输出高电平 VOH也更高。
此外，输入端工作状态不同时对电压传输特性也有一定影响。
改进措施：
输入输出端加缓冲器。
注意：此时电路的逻辑功能也发生了变化。
（ 2-117）
带缓冲级的 CMOS
与非门电路
（ 2-118）
带缓冲级的 CMOS
或非门电路
（ 2-119）
三,漏极开路的门电路（ OD门）
CC40107是双 2输入与非缓冲 /驱动器：
（ 2-120）
四,CMOS传输门和双向模拟开关
1,CMOS传输门如果传输门的一端接输入正电压，另一端接负载电阻 RL,
则 T1和 T2的工作状态如下图所示。
（ 2-121）
如果传输门的一端接输入正电压，另一端接负载电阻 RL,
则 T1和 T2的工作状态如下图所示。
C=0,C=1,则 T1,T2同时截止。
C=1,C=0,且 0<VI<VDD-VGS(th)N,则 T1导通；
若VGS(th)P?<VI<VDD,则 T2导通。
（ 2-122）
用途：
1.模拟开关
C=1时，开关接通，输出电压为：
0v
I
TGL
L
0 vRR
R
v
（ 2-123）
C=1时，开关接通，输出电压为：
I
TGL
L
0 vRR
R
v
将 VO与 VI的比值定义为电压传输系数 KTG,即
TGL
L
I
0
TG RR
R
V
V
K
（ 2-124）
CMOS模拟开关的电阻特性
（ 2-125）
五,三态输出的 CMOS门电路
1,在反相器的基础上增加一对 P沟道和 N沟道的 MOS管组成
EN=1，高阻。（ T1`,T2`同时截止）
EN=0,Y=A
注意：
分清 MOS管的 D和 S极
（ 2-126）
2,在反相器的基础上增加一个控制管和一个与非门或者或非门而形成
EN=1，高阻。（ T1`,T2同时截止）
EN=0,Y=A
（ 2-127）
EN=0，高阻。（ T1`,T2同时截止）
EN=1,Y=A
（ 2-128）
3,在反相器的输出端串进一个 CMOS模拟开关，作为输出状态的控制开关
EN=1，高阻。（传输门截止）
EN=0,Y=A （传输门导通）
（ 2-129）
1、悬空的输入端相当于接高电平。
2、为了防止干扰，可将悬空的输入端接高电平。
（ 2-130）
4、平均传输时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)tt(21t 2pd1pdpd
（ 2-131）
3,2,4使用集成门注意事项
1．多余输入端的处理与非门的多余输入端应接高电平，或非门的多余输入端应接低电平，以保证正常的逻辑功能。具体说，多余输入端接高电平时,TTL门可有多种处理方式如：悬空（
虽然悬空相当于高电平，但容易接受干扰，有时会造成电路的误动作），直接接 +UCC或通过 1～ 3 KΩ电阻接 +UCC等；
CMOS门不许输入端悬空，应接 +UDD 。欲接低电平时，
两种门均直接接地。
工作速度不高、驱动级负载能力富裕时，两种门电路的多余输入端均可与使用输入端并联。
（ 2-132）
2,电源的选用
TTL门电路对直流电源的要求较高，
对 74LS系列要求电源电压范围为 5 V?5%，
电压稳定度高，纹波小。
CMOS门电路的电源电压范围较宽，如 4000B
系列电源电压范围为 3?18V。电源电压选的愈大，
CMOS门电路的抗干扰能力愈。
3,入电压范围输入电压的容许范围是,-0.5V ≤ui≤ UCC（ UDD）
4．输出端的连接除三态门,OC门（一种 TTL集电极开路门，能将 OC
门的输出端连接在一起，需接电阻和电源，以实现线与）
以外，门电路的输出端不得并联。输出端不许直接接电源或地端，否则可能造成器件损坏。每个门输出所带负载，
不得超过它本身的负载能力
（ 2-133）
本章小结
1．数字信号在时间上和数值上均是离散的。
2．数字电路中用高电平和低电平分别来表示逻辑 1和逻辑 0，它和二进制数中的 0和 1正好对应。因此，数字系统中常用二进制数来表示数据。
3,常用 BCD码有 8421码,242l码,542l码,余 3码等,其中 842l码使用最广泛 。
4,在数字电路中,半导体二极管,三极管一般都工作在开关状态,
即工作于导通 （ 饱和 ） 和截止两个对立的状态,来表示逻辑 1和逻辑 0。 影响它们开关特性的主要因素是管子内部电荷存储和消散的时间 。
5,逻辑运算中的三种基本运算是与,或,非运算 。
6,描述逻辑关系的函数称为逻辑函 。 逻辑函数中的变量和函数值都只能取 0或 1两个值 。
7,常用的逻辑函数表示方法有真值表,函数表达式,逻辑图等,
它们之间可以任意地相互转换 。
（ 2-134）
一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.8 集成逻辑门电路的应用
（ 2-135）
1,TTL门驱动 CMOS门
（ 1） TTL门驱动 4000系列和 74HC系列当都采用 5V电源时,TTL的 VOH（ min）
为 2.4V或 2.7V，而 CMOS的 VIH（ min）
为 3.5V。这时可接一上拉电阻 RP，
如图（ a）所示。
如果 TTL和 CMOS器件采用的电源电压不同，则应使用 OC门，同时使用上拉电阻 RP，如图（ b）所示。
（ 2） TTL门驱动 74HCT系列。
由于 74HCT系列与 TTL器件电压兼容，
因此两者可以直接相连。
（ 2-136）
也可在 CMOS门的输出端与 TTL
门的输入端之间加一 CMOS驱动器,如图 （ b） 所示 。
2,CMOS门驱动 TTL门当都采用 5V电源时，
主要考虑 CMOS门的输出电流是否满足 TTL输入电流的要求。要提高 CMOS
门的驱动能力，可将同一芯片上的多个门并联使用
，如图（ a）所示。
（ 2-137）
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百?的限流电阻即可。
（ 2-138）
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
（ 2-139）
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3k?
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
（ 2-140）
1.掌握二、三级管的开关特性。
2,熟练掌握 TTL非门的工作原理及其相关特性。
3.了解 CMOS非门的原理及特性,
4,熟练掌握与、或、非、与非、或非、异或逻辑门,OC门、三态门、传输门的功能、
逻辑符号、逻辑表达式、真值表。
5.了解数字集成电路使用中应注意的问题。
（ 2-141）
8．最简单的门电路是二极管与门、或门和三极管非门。
它们是集成逻辑门电路的基础。
9．目前普遍使用的数字集成电路主要有两大类，
一类由 NPN型三极管组成，简称 TTL集成电路；
另一类由 MOSFET构成，简称 MOS集成电路了解数制和码制的概念掌握数字电路和模拟电路的区别与联系重点掌握逻辑电路的基本门电路与、或、非电路以及其他的组合逻辑电路掌握逻辑运算与逻辑化简了解基本的集成逻辑门，了解基本的参数
第二章 门电路
§ 2.1 概述
§ 2.2 半导体二极管和三极管的开关特性
§ 2.4 TTL门电路
§ 2.6 CMOS门电路
§ 2.3 最简单的与、或、非门电路
（ 2-2）
§ 2.1 概述门电路是用以实现逻辑关系的电子电路。与我们所讲过的基本逻辑关系相对应，
门电路主要有,与门,或门,非门,与非门,或非门,与或非门,异或门 等。
在数字电路中，一般用高电平代表 1、
低点平代表 0，即所谓的 正逻辑系统 。
§ 2.1 概述一、高电平 低电平：
数字信号是一种二值信号,用两个电平 (高电平和低电平 )分别来表示两个逻辑值 (逻辑 1和逻辑 0)。
高电平低电平
Vcc
Vo
VI
图 2.1,1
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
- 0
- 1
- 0
- 1
- 0逻辑 1
逻辑 0
逻辑 1
逻辑 0
逻辑 1
正逻辑图 2.1.2 逻辑信号负逻辑二、正逻辑与负逻辑,
（ 2-5）
在实际工作时，只要区分高、低电平就可以知道表示的逻辑状态，而高、低电平都有一个允许范围，所以对数字电路中元器件参数精度的要求，还是对于电源稳定性要求要比模拟电路要低一些。
一、半导体二极管：
1.二极管的 伏安特性,
U+(V)
I
死区电压硅管 0.5V,锗管 0.1V。
导通压降,
硅管
0.6~0.7V,锗管 0.2~0.3V。
反向击穿电压 U(BR)
死区电压正向反向
+(mA)
I- (uA)
U-(V)
图 2.2.1
F
KD
V
F
I F V
F LR
I
(a ) (b )
R L
图 2.2.2 二极管加正向电压二、二极管的开关特性：
1．二极管开关的静态特性：
加正向电压 VF时，二极管导通，管压降 VD可忽略。二极管相当于一个闭合的开关。
K
L
D
V
R
I S
RV RLR
(a ) (b )
图 2.2.3 二极管加反向电压加反向电压 VR时，二极管截止，反向电流 IS 可忽略。二极管相当于一个断开的开关。
反向恢复时间,tre＝ ts十 tt
t0
VF
VR
vi
t1
t0
IF
IR ts
tt
0.1IR
i
(b)
(d)
+
－
D
RLiv i
(a) tF S
(c)
i
I
0
I
t1
t1图 2.2.4
2．二极管开关的动态特性：
+ ￡
P No 2?
L pn
L
D μ? ×ó
D¨
¨?è ·? 2¨?è ·? 2?
P
N
(a )
(b)
x
图 2.2.5 加正向电压时二极管存储电荷的分布同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。
反向恢复时间,tre＝ ts十 tt
产生反向恢复过程的原因：
反向恢复时间 tre就是存储电荷消散所需要的时间。
（ 2-10）
1
00V
Vcc
只要能判断高低电平即可
K开 ------Vo=1,输出高电平
K合 ------Vo=0,输出低电平
Vi
Vo
K
Vcc
R
可用三极管代替
（ 2-11）
§ 2.2 半导体二极管和三极管的开关特性
2.2.1 半导体二极管的开关特性
YD
+
-
VCC
R
vI
+
-
vo
二极管的开关电路
1,理想情况下：
当 vI=vIH=vcc时，则 D
截止,vo=voH=vc ;
当 vI=vIL=0时，则导通,vo=voL=0 。
（ 2-12）
v
i
0
2,二极管的实际伏安特性如下图所示式中 IS 为反向饱和电流,V 为二极管两端的电压降,VT =kT/q 称为温度的电压当量,k为玻耳兹曼常数,q 为电子电荷量,T 为热力学温度。对于室温（相当 T=300 K），则有 VT=26 mV。
)1(eIi TV
v
S
根据理论推导，二极管的伏安特性曲线可用下式表示：
（ 2-13）
3,二极管伏安特性的实用近似方法
+
VON
-
+ -
VON=0.7V( 硅管 )
VON=0.2V( 锗管 )
+
rd
-
+ -
1.三极管的 输入特性 工作压降,硅管UBE?0.6~0.7V,锗管 UBE?0.2~0.3V。
二、半导体三极管：
IB(?A)
UBE(V)
20
40
60
80
0.4 0.8
UCE?1V
死区电压，硅管
0.5V，锗管 0.1V。
图 2.2.6
2.三极管的 输出特性,
IC(mA )
1
2
3
4
UCE(V)3 6 9 12
IB=0
20?A
40?A
60?A
80?A
100?A
图 2.2.7
（ 2）放大状态：当 VI为正值且大于死区电压时,三极管导通,有
b
I
b
BEIB RVR VVI
此时，若调节 Rb↓,则 IB↑,IC↑,VCE↓,工作点沿着负载线由 A点 → B
点 → C点 → D点向上移动。在此期间，三极管工作在放大区,其特点为
IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏，集电结反偏,
+V
￡
+
T1
2
3b
c
e
R
R
b
CC
I
V
i
B
i
C
C
C
i
I
B1
B2
I
I
B3
B4
I
I
B5
B
I =0
= I BS
A
B
C
D
E
CE
v
CC
V
CC
V /R
C
CS
I
0,7V
(a ) (b )
三极管的三种工作状态,
图 2.2.8
（ 1）截止状态：当 VI小于三极管发射结死区电压时,IB＝ ICBO≈0,
IC＝ ICEO≈0,VCE≈ VCC，三极管工作在截止区，对应图 2.2.8（ b）中的 A点。
三极管工作在截止状态的条件为,发射结反偏或小于死区电压,
（ 3） 饱和状态：保持 VI不变,继续减小 Rb,当 VCE ＝
0.7V时,集电结变为零偏,称为临界饱和状态,对应图 1.4.5（ b） 中的 E点 。 此时的集电极电流称为集电极饱和电流,用 ICS表示,基极电流称为基极临界饱和电流,用 IBS表示,有,
若再减小 Rb,IB会继续增加,但 IC已接近于最大值
VCC/RC,不会再增加,三极管进入饱和状态 。 饱和时的
VCE电压称为饱和压降 VCES,其典型值为,VCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
（ 2-18）
2.2.2 半导体三极管的开关特性
Vcc
RC
RB
vo
-
+
vI
-
+
iB iC
1.三极管的基本开关电路截止条件,v5.0v
BE?
截止特点,
导通特点,
导通条件,
CCo
CB
vv
0ii
BSB Ii?
0vv )S a t(CEo
一,双极型三极管的开关特性
t
t r
t
0.1
0.9
t
v
V
0
1
I
V
2
i
C
I
CS
I
CE O
i
C
CS
I
CS
I
CS
I
t
f
t
S
t
d
( a )
( b)
( c )
（ 1） 延迟时间 td——
从输入信号 vi正跳变的瞬间开始，到集电极电流 iC
（ 2） 上升时间 tr——
集电极电流从 0.1ICS上升到 0.9ICS所需的时间。
（ 3） 存储时间 ts——
从输入信号 vi下跳变的瞬间开始，到集电极电流 iC
下降到 0.9ICS所需的时间。
（ 4） 下降时间 tf——
集电极电流从 0.9ICS下降到 0.1ICS所需的时间。
图 1.4.7 BJT开关的动态特性
（ a）输入电压波形 （ b）理想的集电极电流波形 （ c）实际的集电极电流波形
3．三极管的开关特性：
（ 2-20）
Vcc
RC
RB
vo
-
+
vI
-
+
iB iC
B
I
B R
7.0v
i
例如,
C
CC
C
)S a t(CECC
BS R
v
R
vv
I
VCES≈0.3V 。
三极管工作在饱和状态的电流条件为,IB＞ IBS
（ 2-21）
2.三极管的开关等效电路
b
e
c
截止状态
c
b
e
饱和导通状态
（ 2-22）
R1
R2A
F
+ucc uA
t
uF
t
+ucc 0.3V
3,三极管的动态开关特性：
（ 2-23）
二,MOS管的开关特性
1,MOS管的基本开关电路
vDD
vi
vo
RD
D
-
+
G
-
+
S
（１）当 vi=vGS<vGS(th)时，
MOS管工作在截止区：
只要负载电阻 RD远远小于
MOS管的截止内阻 ROFF,则输出电压
DD0 VV?
（其中,vGS(th)为 MOS管的开启电压）
（ 2-24）
vDD
vi
vo
RD
D
-
+
G
-
+
S
（２）当 vi=vGS远大于 vGS(th)时，
MOS管的导通内阻 RON变得很小（通常在１ K?以内），只要
RD>>RON,则开关电路的输出端将为低电平 vOL,且 vOL?0
即输出电压
0V 0?
（ 2-25）
２,MOS管的开关等效电路截止状态 饱和导通状态
D
G
S
ci
D
G
S
ci RON
其中,RON约在 １ K?以下； Ci的数值约为几皮法。
（ 2-26）
§ 2.3 最简单的与、或、非门电路
2.3.1 二极管与门
A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3.7V3V 3V
YD1
D2
A
B
VCC
R
功能表硅二极管
（ 2-27）
A B Y
0 0 0
0 １ 0
１ 0 0
１ １ １
真值表优点：简单缺点：（１）输出电平的偏移
（２）负载电阻的改变影响输出的高电平
A
B &
Y
A B Y
0V 0V 0.7V
0V 3V 0.7V
3V 0V 0.7V
3V 3V 3.7V
功能表
（ 2-28）
2.3.2 二极管或门功能表D1
Y
D2
A
B
R
硅二极管
A／ v
0 0 0
0 3 2.3
3 0 2.3
3 3 2.3
B／ v Y／ v
（ 2-29）
A B Y
0 0 0
0 １ 1
１ 0 1
１ １ １
优点：简单缺点：输出电平的偏移
A／ v
0 0 0
0 3 2.3
3 0 2.3
3 3 2.3
B／ v Y／ v
A
B
Y?1
功能表 真值表
（ 2-30）
vEE为负电源
A Y
3V 0,3
0V v
cc
2.3.3 三极管非门
Rc
(vo)R1A
Y
VCC
vEE
(vi)
R2
1 Y
（ 2-31）
Rc
(vo)R1A
Y
VCC=5v
vEE=-8v
(vi)
R2
例 2.3.1:已知 RC=1K?,R1=3.3K?,R2=10K?,
=2,VCE(sat)=0.1v,输入的高低电平分别为
VIH=5v,VIL=0v,求输出电平。
解：首先利用戴维南定理将发射结的外接电路化简为如下的等效电路
e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
（ 2-32）
VI e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
3.33.13 V8VVRRR VVVV II1
21
EEI
IB?
K5.2RR RRR
21
21
B
当 VI=VIH=０ V时，
V0.23.33.13 V800V B
三极管截止,V0=5V时。
（ 2-33）
e
+
-
b
R1 R2
VEE
eVB
+
-
b
RB
当 VI=VIH=5V时，
V8.13.33.13 V855V B
mV44.0R VVi
B
BEB
B?
mV25.0
R
VVI
C
)s a t(CECC
Bs
满足,三极管饱和,V0=VCE(sat)=0。
BsB Ii?
因此，电路参数的设计是合理的。
（ 2-34）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
（ 2-35）
1、体积大、工作不可靠。
2、需要不同电源。
3、各种门的输入、输出电平不匹配。
（ 2-36）
§ 2.４ TTL集成门电路
2.4.1 TTL反相器的电路结构和工作原理与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，
而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为
DTL,TTL,HTL,MOS管 集成门电路。
（ 2-37）
一、电路结构
AY?
(v0)
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
（ 2-38）
1、输入为低电平（ 0.2V）时
0.9V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
uo=5-uR2-ube3-ube4?3.4V高电平！
0.2V
PN N
（ 2-39）
2、输入高电平（ 3.4V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
Y
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
vCC
uY=0.2V
AY?
（ 2-40）
u0(V)
ui(V)1 2 3
UOH
(3.4V)
UOL
(0.2V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.2V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低点平二、电压传输特性
（ 2-41）
AB段,VI< 0.6V 截止区所以 VB1< 1.3V,T2和 T5截止故输出为 高电平 VOH
VOH=VCC -VR2 -VBE4 -VD2? 3.4V
BC段,1.3V< VI< 0.7V 线性区
T2工作于放大区,T5截止随着 VI的升高,VC2和 VO线性下降
CD段,VI? 1.4V 转折区
T2和 T5 同时导通，输出电位急剧下降为低电平；转折区中点对应的输入电压称为阈值电压 用 VIH表示,
DE段,饱和区
VI 继续升高时 VO不再变化 表示,
（ 2-42）
三、输入端噪声容限在保证输出高低电平基本不变的条件下，输入电平的允许波动范围称为输入端噪声容限。
输入为高电平时的噪声容限：
VNH=VOH(min) - VIH(min)
输入为低电平时的噪声容限：
VNL=VIL(max) - VOL (max)
（ 2-43）
2.4.2 TTL反相器的静态 输入特性和输出特性 １ １
一、输入特性仅考虑输入信号是高电平和低电平而不是某一个中间值，输入端的等效电路可画成上图。
当 VCC=5V,VI=VIL = 0.2V时，输入低电平电流为
mA1R VVVI
1
IL1BECC
IL
（ 2-44）
VI=VIH = 3.4V时,T1管处于 倒置状态,所以高电平输入电流 IIH很小。７４系列门电路每个输入端的 IIH值在４０?A
以下 。
图 2.4.5输入特性曲线
Ubc>0,UBE<0,c1当作发射极,e1当作集电极
（ 2-45）
+5V
R4R2
R5
T3
T4
R1
T1
+5V
二、输出特性前级 后级反偏流出前级电流 IOH
（拉电流）
１,高电平输出特性
（ 2-46）
７４系列门电路的运用条件规定，输出为高电平时，最大负载电流不能超过 0.4mA。
图 2.4.7
（ 2-47）
２,低电平输出特性
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
R1
T1
+5V
前级 后级流入前级的电流 IOL 约 1.4mA
(灌电流 )
（ 2-48）
为了保证反相器的低电平，负载电流应小于一定值。
图 2.4.8 图 2.4.9
（ 2-49）
图 2.4.5输入特性曲线
（ 2-50）
图 2.4.7
图 2.4.9
（ 2-51）
（ 2-52）
（ 2-53）
三、输入端负载特性
“1”,“0”？
+5V
Y
vCC
R4R2R1
４ k?
T2
R5
R3
T4
T1
T5
b1 c
1
A
1.6k? 130?
1k?
D2
D1
(vI)
R ui
输入和地，或者输入信号
（ 2-54）
VI随 RP变化的规律,)VV(
RR
RV
1BECC
P1
p
I
当 VI上升到 1.4V以后,T2和 T５ 导通,VB1钳在了 2.1V左右,所以 RP再增大,VI不会再升高了，趋近于 1.4V。
（ 2-55）
（ 2-56）
（ 2-57）
2.4.4 其他类型的 TTL门电路一,其他逻辑功能的门电路
1,与非门
A B Y
0 0 1
0 1 1
1 0 1
1 1 0 0.2V
3.4V
0.9V
3.4V
（ 2-58）
B Y
0 1
1 1
0 1
1 0 3.4V
3.4V
2.1V
0.2V
A
0
0
1
1
4.3V
ABY?
（ 2-59）
讨论：低电平输入电流
i
+5V
F
R4R2R13k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
1
IL1BECC
R
VVV
i
VIL
单输入端情况：
（ 2-60）
i
+5V
F
R4R2R13k
T2
R5
R3
T3
T4T
1
T5
b1 c
1
1
IL1BECC
R
VVV
i
多输入端情况：
VIL
（ 2-61）
讨论：高电平输入电流
+5V
F
R4R2R13k
T2
R5
R3
T3 T
4T
1
T5
b1 c
1
VIH
VIH
输入接高电平时，三极管 T1倒置,e1和 e2分别为倒置三极管的两个等效集电极，所以总的输入电流为单个输入端的高电平输入电流的两倍。
（ 2-62）
2,或非门
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
0.2V
3.4V
0.9V
2.1V
0.2V
（ 2-63）
或非门
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
0.2V
0.2V
0.9V
0.9V
3.4V
BAY
（ 2-64）
CDABY
3.与或非门
（ 2-65）
4.异或门
1
1
A B Y
0 0 0
0 1
1 0
1 1 0
0.9V
0.2V
3.4V
0.9V
2.1V 0.9V
4.8V
3.4V
（ 2-66）
异或门
1
1
A B Y
0 0 0
0 1
1 0
1 1 0
BAY
2.1V
3.4V
3.4V
2.1V
2.1V 0.9V
0.2V
（ 2-67）
二,集电极开路的与非门（ OC门）
推拉式输出电路结构的局限性：
1.输出端不能并联使用倘若一个门 G1的输出是高电平而另一个门 G2的输出是低电平，则输出端并联后必然有很大的负载电流同时流过这两个门的输出级。烧坏门电路
２,输出高电平不能变化把输出改为集电极开路的三极管
（ 2-68）
集电极开路与非门的电路和图形符号工作时需外接电阻和电源
（ 2-69）
（ 2-70）
OHLIHOHCC VR)mInI(V
当所有 OC同时截止时，输出为高电平。为保证高电平不低于规定的 VOH值，应满足：
（ 2-71）
OHLIHOHCC VR)mInI(V
当所有 OC同时截止时,输出为高电平。为保证高电平不低于规定的 VOH值，应满足：
IHOH
OHCC
L mInI
VV
R
IHOH
OHCC
( m a x )L mInI
VV
R
即：
（ n为 OC门的输出端个数,m为 TTL与非门的输入端个数 ）
（ 2-72）
OLLILLMCC VR)ImI(V
当 OC门中只有一个导通时。这时负载电流全部都流入导通的那个 OC门，所以 RL不能太小。应满足：
（ m,为负载 TTL与非门的个数 ）
（ 2-73）
OLLILLMCC VR)ImI(V
当 OC门中只有一个导通时。这时负载电流全部都流入导通的哪个 OC门，所以 RL不能太小。应满足：
即：
ILLM
OLCC
L ImI
VV
R
ILLM
OLCC
( m i n )L ImI
VV
R
最后选定的 RL介于最大值和最小值之间。
（ 2-74）
（ 2-75）
三,三态输出门电路（ TS门）
EN=1,与非门
EN=0,高阻 控制端高电平有效
（ 2-76）
三态门之二：
EN=0,与非门
EN=1,高阻 控制端低电平有效
（ 2-77）
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
（ 2-78）
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
（ 2-79）
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 2-80）
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
（ 2-81）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
（ 2-82）
三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
（ 2-83）
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
（ 2-84）
例 1：用三态门接成总线结构
E1
E2
E3
公用总线
０
１
０
E1,E2、
E3分时接入高电平
（ 2-85）
例 2,用三态门实现数据的双向传输
0D
EN=1:数据 D0送到总线上去
EN=0,来自总线的数据由 D0送出
（ 2-86）
2.4.5 TTL电路改进系列一,74H系列
74H系列又称高速系列。
1,输出采用达林顿结构
2,所有电阻降低一倍改进措施：
由两只 NPN或 PNP型晶体管构成达林顿管的基本电路
（ 2-87）
二,74S系列
74S系列又称肖特基系列。
肖特基管特点：
1.开启电压较低,0.4V左右
2.制造工艺和 TTL电路的常规工艺是完全相容的
（ 2-88）
74S系列与非门的电路结构：
1,T1,T2,T3,T5,T6均为抗饱和三极管,T4不会进入饱和区，不必改进。
2,采用有源泄放电路。
（ 2-89）
采用有源泄放电路：
(2),T2由截止变为导通的瞬间：
由于 T6的基极回路中串接 Rb,T5先导通，
稳态时 T6有分流作用 。
（ 2-90）
(2),T2从导通变为截止：
T6仍处于导通状态，为 T5的基极提供了一个瞬间的低内阻泄放电路。
(3),改善了电压传输特性不存在 T2导通,T5尚未导通的阶段。
缺点：电路功耗加大
T5脱离深度饱和，导致输出低电平升高，最大值可达 0.5V。
（ 2-91）
74S系列反相器的电压传输特性
（ 2-92）
三,74LS系列
1,降低功耗
（ 1）大幅度提高电阻值。
（ 2） R5原来接地的一端改接到输出端，以减小 T3
导通时 R5上的功耗。
2,缩短传输延迟时间
（ 1）使用抗饱和三极管和引入有源泄放电路
（ 2）将输入端的多发射极三极管代之以 SBD
（ 2-93）
2,缩短传输延迟时间
（ 3）接入了 D3和 D4
a.当输出端由高电平跳变为低电平时,D4经 T2集电极和 T5基极为输出端的负载电容提供了放电回路；加速 T5
导通。
b,D3也通过 T2为 T4基极提供了一个附加的低内阻放电通路，使 T4更快截止。
（ 2-94）
四,74AS 和 74ALS系列
74AS的优点：采用了更低的电阻阻值，从而提高了工作速度缺点,功耗较大
74ALS,延迟 —功耗积是 TTL电路所有系列中最小的一种。
五,54,54H,54S,54LS系列
54系列比 74系列的工作温度范围更宽，电源允许的的工作范围也更大。
（ 2-95）
（ 2-96）
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
（ 2-97）
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
（ 2-98）
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 2-99）
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
（ 2-100）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
（ 2-101）
三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
（ 2-102）
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
（ 2-103）
2,6 CMOS门电路
2,6.1 CMOS反相器的工作原理一、电路结构 UCC
S
T1
D
T2
A F
NMOS管
PMOS管
CMOS电路
（ 2-104）
UDD
S
T1
D
T2
vi vo
vi=0
截止
|vGS1|=vDD> |VTP|
导通
v０ =“１”
工作原理：
如果 T1和 T2的开启电压分别为 VTP和 VTN.令
VDD>|VTP|+VTN,当 VI=VIL=0时,则有
vGS2=0< VTN
v０ H? vDD
（ 2-105）
UDD
S
T1
D
T2
vi vo
vi= vDD
导通
|vGS1|=0< |VTP|
v０ =“0”
T1和 T2的开启电压分别为 VTP和 VTN.令 VDD>|VTP|+VTN,
当 VI=VIH= vDD时,则有
vGS2= vDD >VTN
v０ L? 0 v
截止
（ 2-106）
二、电压传输特性和电流传输特性
AB段：由于 VI<VGS(th)N,而
|VGS1|>|V GS(th)P |,
T1导通,T2截止
BC段：
VGS(th)N <VI<VDD - |V GS(th)P |,
VGS2<VGS(th)N,|VGS1|>|V GS(th)P |,
T1导通,T2导通，工作在电阻区。
1.电压传输特性设 VDD > VGS(th)N +|V GS(th)P |,且
VGS(th)N =|V GS(th)P |
（ 2-107）
CD段,VI>VDD - |V GS(th)P |,使
|VGS1|<|V GS(th)P |,故 T1截止而 VGS2>VGS(th)N,T2导通，
因此 V0?VOL?0
（ 2-108）
AB段：因为 T2工作在截止状态，
内阻非常高，所以流过 T1和
T2的漏极电流几乎等于零。
CD段：因为 T1为截止状态,内阻非常高，所以流过 T1和
T2的漏极电流几乎也等于零。
2.电流传输特性
BC段,T1和 T2同时导通，有电流 iD流过 T1和 T2，而且
VI= 0.5 VDD附近最大。2
1
（ 2-109）
三、输入端噪声容限随着 VDD的增加 VNH和
VNL也相应地加大，而且每个 VDD 值下 VNH和 VNL始终保持相等。
测试结果表明：
VNHVNL>=0.3VDD
（ 2-110）
CMOS电路 的优点
１、静态功耗小。
２、允许电源电压范围宽（ 3?18V）。
3、扇出系数大，抗噪容限大。
（ 2-111）
§ 2.6.4 其它类型的 CMOS门电路一,其它逻辑功能的 CMOS门电路
1,CMOS与非门
B Y
0 1
1 1
0 1
1 0
A
0
0
1
1
1
0
1
（ 2-112）
CMOS与非门
B Y
0 1
1 1
0 1
1 0
A
0
0
1
1
1
1
0
ABY?
（ 2-113）
2,CMOS或非门
B Y
0 1
1 0
0 0
1 0
A
0
0
1
1
1
0
0
（ 2-114）
B Y
0 1
1 0
0 0
1 0
0
0
1
CMOS或非门
A
0
0
1
1
BAY
（ 2-115）
二,带缓冲级的 CMOS门电路讨论,上述与非门电路的缺点首先，它的输出电阻 Ro受输入状态的影响。假设每个 MOS管的导通内阻均为 RON,截止内阻
ROFF?0,则若 A=B=1,则 Ro=RON2+ RON4=2 RON；
若 A=B=0,则 Ro=RON1// RON4=1/2 RON；
若 A=1,B=0,则 Ro=RON3=RON；
若 A=0,B=1,则 Ro=RON1=RON；
（ 2-116）
其次，输出的高、低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出低电平 VOL也越高。而当输入全为低电平时，输入端越多负载管并联的数目越多，输出高电平 VOH也更高。
此外，输入端工作状态不同时对电压传输特性也有一定影响。
改进措施：
输入输出端加缓冲器。
注意：此时电路的逻辑功能也发生了变化。
（ 2-117）
带缓冲级的 CMOS
与非门电路
（ 2-118）
带缓冲级的 CMOS
或非门电路
（ 2-119）
三,漏极开路的门电路（ OD门）
CC40107是双 2输入与非缓冲 /驱动器：
（ 2-120）
四,CMOS传输门和双向模拟开关
1,CMOS传输门如果传输门的一端接输入正电压，另一端接负载电阻 RL,
则 T1和 T2的工作状态如下图所示。
（ 2-121）
如果传输门的一端接输入正电压，另一端接负载电阻 RL,
则 T1和 T2的工作状态如下图所示。
C=0,C=1,则 T1,T2同时截止。
C=1,C=0,且 0<VI<VDD-VGS(th)N,则 T1导通；
若VGS(th)P?<VI<VDD,则 T2导通。
（ 2-122）
用途：
1.模拟开关
C=1时，开关接通，输出电压为：
0v
I
TGL
L
0 vRR
R
v
（ 2-123）
C=1时，开关接通，输出电压为：
I
TGL
L
0 vRR
R
v
将 VO与 VI的比值定义为电压传输系数 KTG,即
TGL
L
I
0
TG RR
R
V
V
K
（ 2-124）
CMOS模拟开关的电阻特性
（ 2-125）
五,三态输出的 CMOS门电路
1,在反相器的基础上增加一对 P沟道和 N沟道的 MOS管组成
EN=1，高阻。（ T1`,T2`同时截止）
EN=0,Y=A
注意：
分清 MOS管的 D和 S极
（ 2-126）
2,在反相器的基础上增加一个控制管和一个与非门或者或非门而形成
EN=1，高阻。（ T1`,T2同时截止）
EN=0,Y=A
（ 2-127）
EN=0，高阻。（ T1`,T2同时截止）
EN=1,Y=A
（ 2-128）
3,在反相器的输出端串进一个 CMOS模拟开关，作为输出状态的控制开关
EN=1，高阻。（传输门截止）
EN=0,Y=A （传输门导通）
（ 2-129）
1、悬空的输入端相当于接高电平。
2、为了防止干扰，可将悬空的输入端接高电平。
（ 2-130）
4、平均传输时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输时间
)tt(21t 2pd1pdpd
（ 2-131）
3,2,4使用集成门注意事项
1．多余输入端的处理与非门的多余输入端应接高电平，或非门的多余输入端应接低电平，以保证正常的逻辑功能。具体说，多余输入端接高电平时,TTL门可有多种处理方式如：悬空（
虽然悬空相当于高电平，但容易接受干扰，有时会造成电路的误动作），直接接 +UCC或通过 1～ 3 KΩ电阻接 +UCC等；
CMOS门不许输入端悬空，应接 +UDD 。欲接低电平时，
两种门均直接接地。
工作速度不高、驱动级负载能力富裕时，两种门电路的多余输入端均可与使用输入端并联。
（ 2-132）
2,电源的选用
TTL门电路对直流电源的要求较高，
对 74LS系列要求电源电压范围为 5 V?5%，
电压稳定度高，纹波小。
CMOS门电路的电源电压范围较宽，如 4000B
系列电源电压范围为 3?18V。电源电压选的愈大，
CMOS门电路的抗干扰能力愈。
3,入电压范围输入电压的容许范围是,-0.5V ≤ui≤ UCC（ UDD）
4．输出端的连接除三态门,OC门（一种 TTL集电极开路门，能将 OC
门的输出端连接在一起，需接电阻和电源，以实现线与）
以外，门电路的输出端不得并联。输出端不许直接接电源或地端，否则可能造成器件损坏。每个门输出所带负载，
不得超过它本身的负载能力
（ 2-133）
本章小结
1．数字信号在时间上和数值上均是离散的。
2．数字电路中用高电平和低电平分别来表示逻辑 1和逻辑 0，它和二进制数中的 0和 1正好对应。因此，数字系统中常用二进制数来表示数据。
3,常用 BCD码有 8421码,242l码,542l码,余 3码等,其中 842l码使用最广泛 。
4,在数字电路中,半导体二极管,三极管一般都工作在开关状态,
即工作于导通 （ 饱和 ） 和截止两个对立的状态,来表示逻辑 1和逻辑 0。 影响它们开关特性的主要因素是管子内部电荷存储和消散的时间 。
5,逻辑运算中的三种基本运算是与,或,非运算 。
6,描述逻辑关系的函数称为逻辑函 。 逻辑函数中的变量和函数值都只能取 0或 1两个值 。
7,常用的逻辑函数表示方法有真值表,函数表达式,逻辑图等,
它们之间可以任意地相互转换 。
（ 2-134）
一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.8 集成逻辑门电路的应用
（ 2-135）
1,TTL门驱动 CMOS门
（ 1） TTL门驱动 4000系列和 74HC系列当都采用 5V电源时,TTL的 VOH（ min）
为 2.4V或 2.7V，而 CMOS的 VIH（ min）
为 3.5V。这时可接一上拉电阻 RP，
如图（ a）所示。
如果 TTL和 CMOS器件采用的电源电压不同，则应使用 OC门，同时使用上拉电阻 RP，如图（ b）所示。
（ 2） TTL门驱动 74HCT系列。
由于 74HCT系列与 TTL器件电压兼容，
因此两者可以直接相连。
（ 2-136）
也可在 CMOS门的输出端与 TTL
门的输入端之间加一 CMOS驱动器,如图 （ b） 所示 。
2,CMOS门驱动 TTL门当都采用 5V电源时，
主要考虑 CMOS门的输出电流是否满足 TTL输入电流的要求。要提高 CMOS
门的驱动能力，可将同一芯片上的多个门并联使用
，如图（ a）所示。
（ 2-137）
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百?的限流电阻即可。
（ 2-138）
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
（ 2-139）
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3k?
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
（ 2-140）
1.掌握二、三级管的开关特性。
2,熟练掌握 TTL非门的工作原理及其相关特性。
3.了解 CMOS非门的原理及特性,
4,熟练掌握与、或、非、与非、或非、异或逻辑门,OC门、三态门、传输门的功能、
逻辑符号、逻辑表达式、真值表。
5.了解数字集成电路使用中应注意的问题。
（ 2-141）
8．最简单的门电路是二极管与门、或门和三极管非门。
它们是集成逻辑门电路的基础。
9．目前普遍使用的数字集成电路主要有两大类，
一类由 NPN型三极管组成，简称 TTL集成电路；
另一类由 MOSFET构成，简称 MOS集成电路了解数制和码制的概念掌握数字电路和模拟电路的区别与联系重点掌握逻辑电路的基本门电路与、或、非电路以及其他的组合逻辑电路掌握逻辑运算与逻辑化简了解基本的集成逻辑门，了解基本的参数
