第二章 逻辑门电路
§ 2.1 概述
§ 2.2 半导体二极管和三极管的开关特性
§ 2.3 分立元件门电路
§ 2.4 TTL门 电路
§ 2.6 CMOS门电路
§ 2.7 其它类型的 TTL门电路
§ 2.8 TTL与 CMOS电路的接口
§ 2.1 概述一、高电平 低电平：
数字信号是一种二值信号,用两个电平 (高电平和低电平 )分别来表示两个逻辑值 (逻辑 1和逻辑 0)。
高电平低电平
Vcc
Vo
VI
图 2.1,1
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
如果采用正逻辑,图 1.1.1所示的数字电压信号就成为如图 1.1.2所示逻辑信号 。
- 0
- 1
- 0
- 1
- 0
二、正逻辑与负逻辑,
逻辑 1
逻辑 0
逻辑 1
逻辑 0
逻辑 1
正逻辑图 2.1.2 逻辑信号负逻辑
§ 2.2 半导体二极管和三极管的开关特性
+4 +4
+5 +4
多余电子磷原子
N型半导体 P型半导体
+4 +4
+3 +4
空穴硼原子
PN结 及其单向导电性
P型半导体 N型半导体内电场 E
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ -
外电场一、半导体二极管：
1.二极管的 伏安特性,
U+(V)
I
死区电压硅管 0.5V,锗管 0.1V。
导通压降,
硅管
0.6~0.7V,锗管 0.2~0.3V。
反向击穿电压 U(BR)
死区电压正向反向
+(mA)
I- (uA)
U-(V)
图 2.2.1
加反向电压 VR时，二极管截止，反向电流
IS 可忽略。二极管相当于一个断开的开关。
F
KD
V
F
I F V
F LR
I
(a ) (b )
R L
图 2.2.2 二极管加正向电压二、二极管的开关特性：
1．二极管开关的静态特性：
加正向电压 VF时，二极管导通，管压降 VD可忽略。二极管相当于一个闭合的开关。
K
L
D
V
R
I S
RV RLR
(a ) (b )
图 2.2.3 二极管加反向电压
2．二极管开关的动态特性：
反向恢复时间,tre＝ ts十 tt
t0
VF
VR
vi
t1
t0
IF
IR ts
tt
0.1IR
i
(b)
(d)
+
－
D
RLiv i
(a) tF S
(c)
i
I
0
I
t1
t1图 2.2.4
反向恢复时间,tre＝ ts十 tt
产生反向恢复过程的原因：
反向恢复时间 tre就是存储电荷消散所需要的时间。
+ ￡
P No 2?
L pn
L
D μ? ×ó
D¨
¨?è ·? 2¨?è ·? 2?
P
N
(a )
(b)
x
图 2.2.5 加正向电压时二极管存储电荷的分布同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。
1.三极管的 输入特性 工作压降,硅管UBE?0.6~0.7V,锗管 UBE?0.2~0.3V。
二、半导体三极管：
IB(?A)
UBE(V)
20
40
60
80
0.4 0.8
UCE?1V
死区电压，硅管
0.5V，锗管 0.1V。
图 2.2.6
2.三极管的 输出特性,
IC(mA )
1
2
3
4
UCE(V)3 6 9 12
IB=0
20?A
40?A
60?A
80?A
100?A
图 2.2.7
（ 1）截止状态：当 VI小于三极管发射结死区电压时,IB＝ ICBO≈0,IC＝ ICEO≈0,
VCE≈ VCC，三极管工作在截止区，对应图 2.2.8（ b）中的 A点。
三极管工作在截止状态的条件为,发射结反偏或小于死区电压,
+V
￡
+
T1
2
3b
c
e
R
R
b
CC
I
V
i
B
i
C
C
C
i
I
B1
B2
I
I
B3
B4
I
I
B5
B
I =0
= I BS
A
B
C
D
E
CE
v
CC
V
CC
V /R
C
CS
I
0,7V
(a ) (b )
（ 2）放大状态：当 VI为正值且大于死区电压时,三极管导通,有
b
I
b
BEIB RVR VVI
此时，若调节 Rb↓,则 IB↑,IC↑,VCE↓,工作点沿着负载线由 A点 → B
点 → C点 → D点向上移动。在此期间，三极管工作在放大区,其特点为
IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏，集电结反偏,
三极管的三种工作状态,
图 2.2.8
（ 3） 饱和状态：保持 VI不变,继续减小 Rb,当 VCE ＝
0.7V时,集电结变为零偏,称为临界饱和状态,对应图 1.4.5（ b） 中的 E点 。 此时的集电极电流称为集电极饱和电流,用 ICS表示,基极电流称为基极临界饱和电流,用 IBS表示,有,
若再减小 Rb,IB会继续增加,但 IC已接近于最大值
VCC/RC,不会再增加,三极管进入饱和状态 。 饱和时的
VCE电压称为饱和压降 VCES,其典型值为,VCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
3．三极管的开关特性：
（ 1） 延迟时间 td——
从输入信号 vi正跳变的瞬间开始，到集电极电流 iC
（ 2） 上升时间 tr——
集电极电流从 0.1ICS上升到 0.9ICS所需的时间。
（ 3） 存储时间 ts——
从输入信号 vi下跳变的瞬间开始，到集电极电流 iC
下降到 0.9ICS所需的时间。
（ 4） 下降时间 tf——
集电极电流从 0.9ICS下降到 0.1ICS所需的时间。
图 1.4.7 BJT开关的动态特性
（ a） 输入电压波形 （ b） 理想的集电极电流波形 （ c） 实际的集电极电流波形
t
t r
t
0.1
0.9
t
v
V
0
1
I
V
2
i
C
I
CS
I
CE O
i
C
CS
I
CS
I
CS
I
t
f
t
S
t
d
( a )
( b)
( c )
N+
VDD
s G D
N+
P
N+
VDD
s G D
N+
P
VGS
N+
VDD
s G D
N+
P
VGS
N+
VDD
s G D
N+
P
VGS
三,MOS管的特性：
开启电压
VGS(th)
ID(mA )
1
2
3
4
UCE(V)3 6 9 12
VGS=2V
3V
4V
5V
1.MOS管的 输出特性,
2.MOS管的 开关特性,
G
D
S
G
D
S
RON
(b)截止状态 (c)导通状态
1、二极管与门和或门电路
(1),与门电路一、基本逻辑门电路
§ 2.3 分立元件门电路逻辑符号：
&A
B F
二极管 与门波形图（时序图）
A
B
F
(2)．或门电路二,三极管 非门,
A Y
+VCC
1.5K?
1K?
=30T
工作情况,
1)当 UA=0.3V时,T截止要求,UBE?0.5V
2)当 UA=5V时,
临界饱和基极电流设,T饱和导通,
T的 UCES = 0.3V,
UBE = 0.7V。
检验 T饱和条件,
IB? IBs = ICS?
② 估算 IB,
① 先计算 IBS:
IBS= (VCC-0.3)/ 1K30
③? IB > IBs,T饱和的假设成立。
得,UY = 0.3V
A
5V 1.5K?
1K?
P
+VCC
Y
=30T
IC
IB
K5.1 UUI BEAB
思考,
提高抗干扰能力-VBB
PA5V1.5K?
1K?
+VCC
Y
=30T
IC
IB
I2
I1
18K?
+VCC
T
D1
D2
A
B
R1 Y
D1
D2
A
B
D1
D2
A
B
+VCC
+VCC
-VBB
+VCC
YTD1
D2
A
B
R1
IB= VCC -2.1VR
1 (固定 )T饱和时,
外接负载时,ICS IBS
IB? IBS,T饱和带负载能力差三,DTL与非门电路,
+VC
C
T
D1
D2
A
B
R1 Y
+VCC
T
D1
D2
A
B
R1
Y
DTL与非门
Y=AB
2.4 TTL逻辑门电路一 TTL与非门,
+VCC
T
D1
D2
A
B
R1
Y
t
VI
t
iC
t
VO
1,电路构成思路,
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R1
T2
R3
T1
b1 c
1
AB
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R4R2R1
T
2
R5
R3
T3
T4
T1
T5
AB
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
2,TTL与非门的基本结构及工作原理,
(1)．基本结构,
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
输入级 中间级 输出级
(2) 工作原理,
① 任一输入为低电平（ 0.3V）时不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
Y
R4R2R1
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
B
“0”
1V
+5V
Y
R4R2
R1
R5
T3
T4T
1
b1 c
1
A
B
“0”
1V
uo
VY,高电平
VY≈ VCC-VBE3-VBE4=5-0.7-0.7=3.6（ V）
② 输入全为高电平（ 3.6V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V 截止
+5V
Y
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
b1 c
1
AB
uY=0.3V 低电平
+5V
Y
R2
R1
T2
R3
T1
T5
b1 c
1
A
B
全反偏
“1”
饱和
+5V
Y
R4R2R1
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
B
A=B=“1”,Y=,0,
A,B 任一为,0”,Y=,1”
( m A )14 15
1b
1BCCIL R VVI
3,TTL与非门的带负载能力,
(1)．输入低电平电流 IIL与输入高电平电流 IIH
① 输入低电平电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出：
产品规定 IIL＜ 1.6mA。
② 输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。
这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH＜ 40uA。
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
(2) 带负载能力,
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
+5V
① 灌电流负载,( VOL,Y=0 ) (mA)
与非门输出为 低电平 时：
iO
RL
+5V
(等效 )
灌电流：
IOL约 十几 mA
灌电流能力：
维持 UOL时，
所允许的最大灌电流值 。
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1 U
OL
灌电流负载
IL
OLOL IIN?
当驱动门输出低电平时，电流从负载门灌入驱动门。
当负载门的个数增加,灌电流增大,会使 T3脱离饱和,输出低电平升高 。 因此,把允许灌入输出端的电流定义为 输出低电平电流 IOL,产品规定 IOL=16mA。 由此可得出,
NOL称为 输出低电平时的扇出系数 。
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
② 拉电流负载,( VOH,Y=1 ) (uA)
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
+5V
倒置电流交叉漏电流倒置电流交叉漏电流?
（ UIL,T2,T5 截止,T3,T4导通。）
拉电流：
IOH（ 几百)
iO
RL
(等效 )拉电流能力,维持 UOH时，所允许的最大拉电流值。
+5V
R4R2
R5
T3
T4
UO
H
与非门输出为 高电平 时：
IH
OHOH IIN?
拉电流负载
NOH称为 输出高电平时的扇出系数 。
产品规定 IOH=0.4mA。由此可得出：
当驱动门输出高电平时,
电流从驱动门拉出,流至负载门的输入端 。
拉电流增大时,RC4上的压降增大,会使输出高电平降低 。 因此,
把允许拉出输出端的电流定义为 输出高电平电流 IOH。
一般 NOL≠ NOH,常取两者中的较小值作为门电路的扇出系数,用 NO表示 。
(1)．电压传输特性,Vo=f（ Vi）
4.外特性及主要参数,
测试电路
&
+5V
u0ui
传输特性曲线
u0(V)
ui(V)1 2 3
(3.6V)
(0.3V)
VOH
VOL
1
2
3
截止区 (T5,关门 )
输出高电平饱和区 (T5：开门 )
输出低电平转折区 (过渡区 )
① 输出高电平 VOH,(3.6V)
输出 标准 高电平 VSH,(2.4V)
② 输出低电平 VSL,(0.3V)
输出 标准 低电平 VSL,(0.4V)
③ 关门电平 VOFF:
④ 开门电平 VON,
⑤ 阈值电压 Vth,
——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。
近似地,Vth≈ VOFF≈ VON
即 Vi＜ Vth，与非门关门，输出低电平；
Vi＞ Vth，与非门开门，输出高电平。
Vth又常被形象化地称为 门槛电压,Vth的值为
1.3V～ 1.４ V。
⑥ 输入低电平噪声容限 VNL=VOFF - VIL
⑦ 输入高电平噪声容限 VNH=VIH - VON
(2) 几个重要参数,
u0(V)
1 2 3
USH(2.4V)
(3.6V)
USL(0.4V)
(0.3V) u
i(V)
VOFF
UT=1.4V
VON
VOH
VOL
VIL VIH
VNL VNH
抗干扰能力
(3)．输入特性：
ui(V)
iI(V)
IIS
( m A )14 15
1b
1BCCIL R VVI
输入低电平电流 IIL与输入高电平电流 IIH
① 输入低电平 (短路 ) 电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出,产品规定 IIL＜ 1.6mA。
② 输入高电平 (漏 ) 电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH
＜ 40uA。
低电平噪声容限 VNL＝ VOFF-VOL（ max） ＝
0.8V-0.4V＝ 0.4V
高电平噪声容限 VNH＝ VOH（ min） -VON＝ 2.4V-
2.0V＝ 0.4V
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
(4)．输出特性：
iO
VO
iO
VO
① 输出低电平 特性,
负载电流 T5饱和程度 VO
② 输出高电平 特性,
负载电流 输出电阻上压降 VO
(5)．输入端负载特性,(UI?RP)
RP/K?
Vi/V
1.0
2.0
1.0 2.0 3.00
1BECC
P1
P VVRR RVi
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6RP
V
UI= RPR
P+R1
(5-UBE1)
= 4.3RP3+R
P
例,RP=0.5K?
UI =0.6V <UT
UI 为 低电平当 RI较小时,设,T2,T5 截止截止
R4
T2
R3
c1T
1
+5V
R1
3k
T5
b1
RP U
I
R2
R5
T3
T4Y
当 RP较小时,UI<UT,T2,T5 截止，
T3,T4 导通,UY = UOH 。
T1
+5V
R1
3k
b1
RP U
I
R2 R4
R5
T3
T4
UYRL
Y
当 UI=UT 时,T5将饱和导通,UY = UOL;此时 RP=?
求出,RP =1.45K? 临界电阻 即,1.45K?;
1.4= RPR
P+3
(5-UBE1)?
当 RP?1.45K?时 箝位 UI =1.4V,UY = UOL 。
1.4V1.45K?
饱和
UY = UOL
+5 V
RP Y
R2R13k
T2
R3
T1
T5
b1
c1
2.1V
1.4V 0.7V
多余输入端处理,接 +5V若悬空,UI=“1”
输入端并联使用
2
0
RI
(K?)
UI(V)
1 2 3
1
0.6
0.5
1.4
1.45
对应,UOH 对应,UOL
A
B
Y
UI V RI
&
RP? UI 关系,
RP?1.45K?时,输入端（ UI）相当于接,1” (高电平 );
RP<1.45K?时,输入端（ UI）相当于接,0” (低电平 );
RP = (输入端悬空 )时：相当于接,1” (高电平 ) 。
2
P HLP L Hpd ttt
①,TTL与非门传输延迟时间 tpd
导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间 。
截止延迟时间 tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间 tpd是 tPHL和 tPLH的平均值 。 即一般 TTL与非门传输延迟时间 tpd的值为几纳秒～十几个纳秒。
(5)其它参数,
② 空载功耗 PON,POFF
③ 速度 -功耗积,Pd = tpd?空载功耗
④ 交流噪声容限：
⑤ 电源的动态尖峰电流：
VNA/V
2.4
1.8
1.2
0.6
0 5 10 15 20 25tw/ns
VNAtw
2.0V
VOH
VNA/V
2.4
1.8
1.2
0.6
0 5 10 15 20 25tw/ns
VNAtw
0.8V
VOL
VI
t
icc
t
5.抗饱和的 TTL与非门：
b
e
c
b
e
c
二,TTL门电路的其他类型：
1,非门
2．或非门
TTL或非门电路 （ a）电路 （ b）符号
3．与或非门
TTL与或非门电路 （ a）电路 （ b）符号
T4热击穿?不允许
&A
B
E
F&C
D
G
与非门截止与非门导通功耗i
i
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOH
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOL
4,集电极开路门 （ OC门 ）
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与 。 普通的 TTL门电路不能进行线与 。 (TTL与非门的 输出电阻很低 )。
为此,专门生产了一种可以进行线与的门电路 ——集电极开路门。
+5V
F
R4R2R1 3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
去掉
T3,T4
标准 TTL与非门
可以断开
（ Open Collector)
F = ABC
集电极开路
“与”,非”
RL
（外接）
UCC
F
T5
+5V
R2
R1
3k
T2
R3
T1
b1 c
1A
B
C
特点,RL 和 UCC 可以 外接。
（ 1） 当输出高电平时，
RP不能太大。 RP为最大值时要保证输出电压为 VOH（ min）,
由
OC门进行线与时,外接上拉电阻 RP的选择：
得：
得：
（ 2） 当输出低电平时,
RP不能太小 。 RP为最小值时要保证输出电压为 VOL（ max）,
由所以：
RP（ min） ＜ RP＜ RP（ max）
（ 1） 实现线与 。
电路如右图所示,逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示,可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
2.5 其他类型的双极型数字集成电路
1,ECL电路,速度快，功耗大，结构紧凑
2,I2L电路,用于大规模电路，结构紧凑，
抗干扰能力差。
所以输出为低电平 。
一,NMOS门电路
1,NMOS非门
2.6 7 MOS逻辑门电路逻辑关系,（ 设两管的开启电压为 VT1=VT2=4V,且 gm1＞＞ gm2 ）
（ 1） 当输入 Vi为高电平 8V时,T1导通,T2也导通 。 因为 gm1＞＞ gm2，
所以两管的导通电阻 RDS1＜＜ RDS2,输出电压为：
（ 2） 当输入 Vi为低电平 0V时,
T1截止,T2导通 。 所以输出电压为 VOH=VDD-VT=8V,即输出为高电平 。
所以电路实现了非逻辑 。
2,NMOS门电路
（ 1） 与非门 （ 2） 或非门
1,逻辑关系：
（ 设 VDD＞ （ VTN+|VTP|）,且 VTN=|VTP|）
（ 1） 当 Vi=0V时,TN截止,TP导通 。 输出 VO≈ VDD。
（ 2） 当 Vi=VDD时,TN导通,TP截止,输出 VO≈ 0V。
V
V
V
V
V
V
DD
T
P
T
N
DD
T
P
T
N
(a ) (b)
i i
o o
二,CMOS非门
CMOS逻辑门电路是由 N沟道 MOSFET和 P沟道 MOSFET互补而成 。
2.电压传输特性,（ 设 VTN=|VTP|=2V,VDD=10V）
（ 1） 当 Vi＜ 2V,TN截止,TP导通,输出 Vo≈ VDD=10V。
（ 2） 当 2V＜ Vi＜ 5V,TN工作在饱和区,TP工作在可变电阻区 。
（ 3） 当 Vi=5V,两管都工作在饱和区,
Vo=（ VDD/2） =5V
（ 4） 当 5V＜ Vi＜ 8V，
TP工作在饱和区,
TN工作在可变电阻区 。
（ 5） 当 Vi＞ 8V,TP截止,
TN导通,输出 Vo=0V
可见：
CMOS门电路的阈值电压
Vth=VDD/2
V
V
V
C
DD
(a)
PT
TN
导通截止
i =0 O =1
L
V
V
V
C
DD
PT
NT
截止导通
(b)
i =1 O=0
L
3,工作速度由于 CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快 。 CMOS非门的平均传输延迟时间约为 10ns。
（ 2） 或非门三,其他的 CMOS门电路
1,CMOS与非门和或非门电路
（ 1）与非门
（ 3）带缓冲级的门电路为了稳定输出高低电平,可在输入输出端分别加反相器作缓冲级 。 下图所示为带缓冲级的二输入端与非门电路 。
BABA
L=
2．漏极开路的门电路（ OD门）
BAY
1
VDD1 VDD2
A
B
CC40107
VDD2
1
0 VDD2
当 EN=1时,TP2和 TN2同时截止,输出为 高阻状态 。
所以,这是一个低电平有效的三态门,逻辑符号如图 （ b） 所示 。
AL?
3,CMOS三态门工作原理：
当 EN=0时,TP2和 TN2同时导通,为 正常的非门，输出
4,CMOS传输门和双向模拟开关：
（ 1） CMOS传输门工作原理,（ 设两管的开启电压 VTN=|VTP|）
① 当 C接高电平 VDD,接低电平 0V时,若 Vi在 0V～ VDD的范围变化,至少有一管导通,相当于一闭合开关,将输入传到输出,即 Vo=Vi。
② 当 C接低电平 0V,接高电平 VDD,Vi在 0V～ VDD的范围变化时,TN和
TP都截止,输出呈高阻状态,相当于开关断开 。
C
C
（ 2） 双向模拟开关
1C
SWVi/VO VO/Vi
C
RL RTG
V
L = A
A
B
DD
X
B+
5,CMOS异或门电路
BAX由两级组成，前级为或非门，输出为
BABABABABAXBAL
后级为与或非门,经过逻辑变换,可得：
1,CMOS逻辑门电路的系列
（ 1） 基本的 CMOS——4000系列 。
（ 2） 高速的 CMOS——HC系列 。
（ 3） 与 TTL兼容的高速 CMOS——HCT系列 。
2,CMOS逻辑门电路主要参数的特点
（ 1） VOH（ min） =0.9VDD； VOL（ max） =0.01VDD。
所以 CMOS门电路的逻辑摆幅 （ 即高低电平之差 ） 较大 。
（ 2） 阈值电压 Vth约为 VDD/2。
（ 3） CMOS非门的关门电平 VOFF为 0.45VDD,开门电平 VON为 0.55VDD。
因此,其高,低电平噪声容限均达 0.45VDD。
（ 4） CMOS电路的功耗很小,一般小于 1 mW/门；
（ 5） 因 CMOS电路有极高的输入阻抗,故其扇出系数很大,可达 50。
四,CMOS逻辑门电路的系列及主要参数一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.8 集成逻辑门电路的应用
1,TTL门驱动 CMOS门
（ 1） TTL门驱动 4000系列和 74HC系列当都采用 5V电源时,TTL的 VOH（ min）
为 2.4V或 2.7V，而 CMOS的 VIH（ min）
为 3.5V。这时可接一上拉电阻 RP，
如图（ a）所示。
如果 TTL和 CMOS器件采用的电源电压不同，则应使用 OC门，同时使用上拉电阻 RP，如图（ b）所示。
（ 2） TTL门驱动 74HCT系列。
由于 74HCT系列与 TTL器件电压兼容，
因此两者可以直接相连。
也可在 CMOS门的输出端与 TTL
门的输入端之间加一 CMOS驱动器,如图 （ b） 所示 。
2,CMOS门驱动 TTL门当都采用 5V电源时，
主要考虑 CMOS门的输出电流是否满足 TTL输入电流的要求。要提高 CMOS
门的驱动能力，可将同一芯片上的多个门并联使用
，如图（ a）所示。
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百?的限流电阻即可。
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3k?
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
§ 2.1 概述
§ 2.2 半导体二极管和三极管的开关特性
§ 2.3 分立元件门电路
§ 2.4 TTL门 电路
§ 2.6 CMOS门电路
§ 2.7 其它类型的 TTL门电路
§ 2.8 TTL与 CMOS电路的接口
§ 2.1 概述一、高电平 低电平：
数字信号是一种二值信号,用两个电平 (高电平和低电平 )分别来表示两个逻辑值 (逻辑 1和逻辑 0)。
高电平低电平
Vcc
Vo
VI
图 2.1,1
有两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
如果采用正逻辑,图 1.1.1所示的数字电压信号就成为如图 1.1.2所示逻辑信号 。
- 0
- 1
- 0
- 1
- 0
二、正逻辑与负逻辑,
逻辑 1
逻辑 0
逻辑 1
逻辑 0
逻辑 1
正逻辑图 2.1.2 逻辑信号负逻辑
§ 2.2 半导体二极管和三极管的开关特性
+4 +4
+5 +4
多余电子磷原子
N型半导体 P型半导体
+4 +4
+3 +4
空穴硼原子
PN结 及其单向导电性
P型半导体 N型半导体内电场 E
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
－
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+ -
外电场一、半导体二极管：
1.二极管的 伏安特性,
U+(V)
I
死区电压硅管 0.5V,锗管 0.1V。
导通压降,
硅管
0.6~0.7V,锗管 0.2~0.3V。
反向击穿电压 U(BR)
死区电压正向反向
+(mA)
I- (uA)
U-(V)
图 2.2.1
加反向电压 VR时，二极管截止，反向电流
IS 可忽略。二极管相当于一个断开的开关。
F
KD
V
F
I F V
F LR
I
(a ) (b )
R L
图 2.2.2 二极管加正向电压二、二极管的开关特性：
1．二极管开关的静态特性：
加正向电压 VF时，二极管导通，管压降 VD可忽略。二极管相当于一个闭合的开关。
K
L
D
V
R
I S
RV RLR
(a ) (b )
图 2.2.3 二极管加反向电压
2．二极管开关的动态特性：
反向恢复时间,tre＝ ts十 tt
t0
VF
VR
vi
t1
t0
IF
IR ts
tt
0.1IR
i
(b)
(d)
+
－
D
RLiv i
(a) tF S
(c)
i
I
0
I
t1
t1图 2.2.4
反向恢复时间,tre＝ ts十 tt
产生反向恢复过程的原因：
反向恢复时间 tre就是存储电荷消散所需要的时间。
+ ￡
P No 2?
L pn
L
D μ? ×ó
D¨
¨?è ·? 2¨?è ·? 2?
P
N
(a )
(b)
x
图 2.2.5 加正向电压时二极管存储电荷的分布同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。
1.三极管的 输入特性 工作压降,硅管UBE?0.6~0.7V,锗管 UBE?0.2~0.3V。
二、半导体三极管：
IB(?A)
UBE(V)
20
40
60
80
0.4 0.8
UCE?1V
死区电压，硅管
0.5V，锗管 0.1V。
图 2.2.6
2.三极管的 输出特性,
IC(mA )
1
2
3
4
UCE(V)3 6 9 12
IB=0
20?A
40?A
60?A
80?A
100?A
图 2.2.7
（ 1）截止状态：当 VI小于三极管发射结死区电压时,IB＝ ICBO≈0,IC＝ ICEO≈0,
VCE≈ VCC，三极管工作在截止区，对应图 2.2.8（ b）中的 A点。
三极管工作在截止状态的条件为,发射结反偏或小于死区电压,
+V
￡
+
T1
2
3b
c
e
R
R
b
CC
I
V
i
B
i
C
C
C
i
I
B1
B2
I
I
B3
B4
I
I
B5
B
I =0
= I BS
A
B
C
D
E
CE
v
CC
V
CC
V /R
C
CS
I
0,7V
(a ) (b )
（ 2）放大状态：当 VI为正值且大于死区电压时,三极管导通,有
b
I
b
BEIB RVR VVI
此时，若调节 Rb↓,则 IB↑,IC↑,VCE↓,工作点沿着负载线由 A点 → B
点 → C点 → D点向上移动。在此期间，三极管工作在放大区,其特点为
IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏，集电结反偏,
三极管的三种工作状态,
图 2.2.8
（ 3） 饱和状态：保持 VI不变,继续减小 Rb,当 VCE ＝
0.7V时,集电结变为零偏,称为临界饱和状态,对应图 1.4.5（ b） 中的 E点 。 此时的集电极电流称为集电极饱和电流,用 ICS表示,基极电流称为基极临界饱和电流,用 IBS表示,有,
若再减小 Rb,IB会继续增加,但 IC已接近于最大值
VCC/RC,不会再增加,三极管进入饱和状态 。 饱和时的
VCE电压称为饱和压降 VCES,其典型值为,VCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
3．三极管的开关特性：
（ 1） 延迟时间 td——
从输入信号 vi正跳变的瞬间开始，到集电极电流 iC
（ 2） 上升时间 tr——
集电极电流从 0.1ICS上升到 0.9ICS所需的时间。
（ 3） 存储时间 ts——
从输入信号 vi下跳变的瞬间开始，到集电极电流 iC
下降到 0.9ICS所需的时间。
（ 4） 下降时间 tf——
集电极电流从 0.9ICS下降到 0.1ICS所需的时间。
图 1.4.7 BJT开关的动态特性
（ a） 输入电压波形 （ b） 理想的集电极电流波形 （ c） 实际的集电极电流波形
t
t r
t
0.1
0.9
t
v
V
0
1
I
V
2
i
C
I
CS
I
CE O
i
C
CS
I
CS
I
CS
I
t
f
t
S
t
d
( a )
( b)
( c )
N+
VDD
s G D
N+
P
N+
VDD
s G D
N+
P
VGS
N+
VDD
s G D
N+
P
VGS
N+
VDD
s G D
N+
P
VGS
三,MOS管的特性：
开启电压
VGS(th)
ID(mA )
1
2
3
4
UCE(V)3 6 9 12
VGS=2V
3V
4V
5V
1.MOS管的 输出特性,
2.MOS管的 开关特性,
G
D
S
G
D
S
RON
(b)截止状态 (c)导通状态
1、二极管与门和或门电路
(1),与门电路一、基本逻辑门电路
§ 2.3 分立元件门电路逻辑符号：
&A
B F
二极管 与门波形图（时序图）
A
B
F
(2)．或门电路二,三极管 非门,
A Y
+VCC
1.5K?
1K?
=30T
工作情况,
1)当 UA=0.3V时,T截止要求,UBE?0.5V
2)当 UA=5V时,
临界饱和基极电流设,T饱和导通,
T的 UCES = 0.3V,
UBE = 0.7V。
检验 T饱和条件,
IB? IBs = ICS?
② 估算 IB,
① 先计算 IBS:
IBS= (VCC-0.3)/ 1K30
③? IB > IBs,T饱和的假设成立。
得,UY = 0.3V
A
5V 1.5K?
1K?
P
+VCC
Y
=30T
IC
IB
K5.1 UUI BEAB
思考,
提高抗干扰能力-VBB
PA5V1.5K?
1K?
+VCC
Y
=30T
IC
IB
I2
I1
18K?
+VCC
T
D1
D2
A
B
R1 Y
D1
D2
A
B
D1
D2
A
B
+VCC
+VCC
-VBB
+VCC
YTD1
D2
A
B
R1
IB= VCC -2.1VR
1 (固定 )T饱和时,
外接负载时,ICS IBS
IB? IBS,T饱和带负载能力差三,DTL与非门电路,
+VC
C
T
D1
D2
A
B
R1 Y
+VCC
T
D1
D2
A
B
R1
Y
DTL与非门
Y=AB
2.4 TTL逻辑门电路一 TTL与非门,
+VCC
T
D1
D2
A
B
R1
Y
t
VI
t
iC
t
VO
1,电路构成思路,
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R1
T2
R3
T1
b1 c
1
AB
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R4R2R1
T
2
R5
R3
T3
T4
T1
T5
AB
+VCC
T
D1
D2
A
B
R1
Y
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
2,TTL与非门的基本结构及工作原理,
(1)．基本结构,
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
输入级 中间级 输出级
(2) 工作原理,
① 任一输入为低电平（ 0.3V）时不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
Y
R4R2R1
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
B
“0”
1V
+5V
Y
R4R2
R1
R5
T3
T4T
1
b1 c
1
A
B
“0”
1V
uo
VY,高电平
VY≈ VCC-VBE3-VBE4=5-0.7-0.7=3.6（ V）
② 输入全为高电平（ 3.6V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V 截止
+5V
Y
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
b1 c
1
AB
uY=0.3V 低电平
+5V
Y
R2
R1
T2
R3
T1
T5
b1 c
1
A
B
全反偏
“1”
饱和
+5V
Y
R4R2R1
T2
R5
R3
T3 T
4T
1
T5
b1 c
1A
B
A=B=“1”,Y=,0,
A,B 任一为,0”,Y=,1”
( m A )14 15
1b
1BCCIL R VVI
3,TTL与非门的带负载能力,
(1)．输入低电平电流 IIL与输入高电平电流 IIH
① 输入低电平电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出：
产品规定 IIL＜ 1.6mA。
② 输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。
这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH＜ 40uA。
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
(2) 带负载能力,
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
+5V
① 灌电流负载,( VOL,Y=0 ) (mA)
与非门输出为 低电平 时：
iO
RL
+5V
(等效 )
灌电流：
IOL约 十几 mA
灌电流能力：
维持 UOL时，
所允许的最大灌电流值 。
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1 U
OL
灌电流负载
IL
OLOL IIN?
当驱动门输出低电平时，电流从负载门灌入驱动门。
当负载门的个数增加,灌电流增大,会使 T3脱离饱和,输出低电平升高 。 因此,把允许灌入输出端的电流定义为 输出低电平电流 IOL,产品规定 IOL=16mA。 由此可得出,
NOL称为 输出低电平时的扇出系数 。
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
A
B
R6
② 拉电流负载,( VOH,Y=1 ) (uA)
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6
+5V
倒置电流交叉漏电流倒置电流交叉漏电流?
（ UIL,T2,T5 截止,T3,T4导通。）
拉电流：
IOH（ 几百)
iO
RL
(等效 )拉电流能力,维持 UOH时，所允许的最大拉电流值。
+5V
R4R2
R5
T3
T4
UO
H
与非门输出为 高电平 时：
IH
OHOH IIN?
拉电流负载
NOH称为 输出高电平时的扇出系数 。
产品规定 IOH=0.4mA。由此可得出：
当驱动门输出高电平时,
电流从驱动门拉出,流至负载门的输入端 。
拉电流增大时,RC4上的压降增大,会使输出高电平降低 。 因此,
把允许拉出输出端的电流定义为 输出高电平电流 IOH。
一般 NOL≠ NOH,常取两者中的较小值作为门电路的扇出系数,用 NO表示 。
(1)．电压传输特性,Vo=f（ Vi）
4.外特性及主要参数,
测试电路
&
+5V
u0ui
传输特性曲线
u0(V)
ui(V)1 2 3
(3.6V)
(0.3V)
VOH
VOL
1
2
3
截止区 (T5,关门 )
输出高电平饱和区 (T5：开门 )
输出低电平转折区 (过渡区 )
① 输出高电平 VOH,(3.6V)
输出 标准 高电平 VSH,(2.4V)
② 输出低电平 VSL,(0.3V)
输出 标准 低电平 VSL,(0.4V)
③ 关门电平 VOFF:
④ 开门电平 VON,
⑤ 阈值电压 Vth,
——电压传输特性的过渡区所对应的输入电压，即决定电路截止和导通的分界线，也是决定输出高、低电压的分界线。
近似地,Vth≈ VOFF≈ VON
即 Vi＜ Vth，与非门关门，输出低电平；
Vi＞ Vth，与非门开门，输出高电平。
Vth又常被形象化地称为 门槛电压,Vth的值为
1.3V～ 1.４ V。
⑥ 输入低电平噪声容限 VNL=VOFF - VIL
⑦ 输入高电平噪声容限 VNH=VIH - VON
(2) 几个重要参数,
u0(V)
1 2 3
USH(2.4V)
(3.6V)
USL(0.4V)
(0.3V) u
i(V)
VOFF
UT=1.4V
VON
VOH
VOL
VIL VIH
VNL VNH
抗干扰能力
(3)．输入特性：
ui(V)
iI(V)
IIS
( m A )14 15
1b
1BCCIL R VVI
输入低电平电流 IIL与输入高电平电流 IIH
① 输入低电平 (短路 ) 电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
可以算出,产品规定 IIL＜ 1.6mA。
② 输入高电平 (漏 ) 电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。有两种情况。
① 寄生三极管效应：如图（ a）所示。这时 IIH=βPIB1,βP为寄生三极管的电流放大系数。
由于 βp和 βi的值都远小于 1，
所以 IIH的数值比较小，产品规定,IIH
＜ 40uA。
低电平噪声容限 VNL＝ VOFF-VOL（ max） ＝
0.8V-0.4V＝ 0.4V
高电平噪声容限 VNH＝ VOH（ min） -VON＝ 2.4V-
2.0V＝ 0.4V
② 倒置的放大状态：如图（ b）所示。这时 IIH=βiIB1,βi为倒置放大的电流放大系数。
(4)．输出特性：
iO
VO
iO
VO
① 输出低电平 特性,
负载电流 T5饱和程度 VO
② 输出高电平 特性,
负载电流 输出电阻上压降 VO
(5)．输入端负载特性,(UI?RP)
RP/K?
Vi/V
1.0
2.0
1.0 2.0 3.00
1BECC
P1
P VVRR RVi
+5V
Y
R4R2R1
T2
R5
R3
T3
T4
T1
T5
AB
R6RP
V
UI= RPR
P+R1
(5-UBE1)
= 4.3RP3+R
P
例,RP=0.5K?
UI =0.6V <UT
UI 为 低电平当 RI较小时,设,T2,T5 截止截止
R4
T2
R3
c1T
1
+5V
R1
3k
T5
b1
RP U
I
R2
R5
T3
T4Y
当 RP较小时,UI<UT,T2,T5 截止，
T3,T4 导通,UY = UOH 。
T1
+5V
R1
3k
b1
RP U
I
R2 R4
R5
T3
T4
UYRL
Y
当 UI=UT 时,T5将饱和导通,UY = UOL;此时 RP=?
求出,RP =1.45K? 临界电阻 即,1.45K?;
1.4= RPR
P+3
(5-UBE1)?
当 RP?1.45K?时 箝位 UI =1.4V,UY = UOL 。
1.4V1.45K?
饱和
UY = UOL
+5 V
RP Y
R2R13k
T2
R3
T1
T5
b1
c1
2.1V
1.4V 0.7V
多余输入端处理,接 +5V若悬空,UI=“1”
输入端并联使用
2
0
RI
(K?)
UI(V)
1 2 3
1
0.6
0.5
1.4
1.45
对应,UOH 对应,UOL
A
B
Y
UI V RI
&
RP? UI 关系,
RP?1.45K?时,输入端（ UI）相当于接,1” (高电平 );
RP<1.45K?时,输入端（ UI）相当于接,0” (低电平 );
RP = (输入端悬空 )时：相当于接,1” (高电平 ) 。
2
P HLP L Hpd ttt
①,TTL与非门传输延迟时间 tpd
导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间 。
截止延迟时间 tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。
与非门的传输延迟时间 tpd是 tPHL和 tPLH的平均值 。 即一般 TTL与非门传输延迟时间 tpd的值为几纳秒～十几个纳秒。
(5)其它参数,
② 空载功耗 PON,POFF
③ 速度 -功耗积,Pd = tpd?空载功耗
④ 交流噪声容限：
⑤ 电源的动态尖峰电流：
VNA/V
2.4
1.8
1.2
0.6
0 5 10 15 20 25tw/ns
VNAtw
2.0V
VOH
VNA/V
2.4
1.8
1.2
0.6
0 5 10 15 20 25tw/ns
VNAtw
0.8V
VOL
VI
t
icc
t
5.抗饱和的 TTL与非门：
b
e
c
b
e
c
二,TTL门电路的其他类型：
1,非门
2．或非门
TTL或非门电路 （ a）电路 （ b）符号
3．与或非门
TTL与或非门电路 （ a）电路 （ b）符号
T4热击穿?不允许
&A
B
E
F&C
D
G
与非门截止与非门导通功耗i
i
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOH
+5V
R4R2
T3 T
4
T5
100?750?
3K? R3
UOL
4,集电极开路门 （ OC门 ）
在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与 。 普通的 TTL门电路不能进行线与 。 (TTL与非门的 输出电阻很低 )。
为此,专门生产了一种可以进行线与的门电路 ——集电极开路门。
+5V
F
R4R2R1 3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
去掉
T3,T4
标准 TTL与非门
可以断开
（ Open Collector)
F = ABC
集电极开路
“与”,非”
RL
（外接）
UCC
F
T5
+5V
R2
R1
3k
T2
R3
T1
b1 c
1A
B
C
特点,RL 和 UCC 可以 外接。
（ 1） 当输出高电平时，
RP不能太大。 RP为最大值时要保证输出电压为 VOH（ min）,
由
OC门进行线与时,外接上拉电阻 RP的选择：
得：
得：
（ 2） 当输出低电平时,
RP不能太小 。 RP为最小值时要保证输出电压为 VOL（ max）,
由所以：
RP（ min） ＜ RP＜ RP（ max）
（ 1） 实现线与 。
电路如右图所示,逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示,可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
控制端 D
E E1
(使能端,Enable）
A
B
输入端
+5V
F
R4R2R1
T2
R5
R3
T3
T4T1
T5
5,三态输出门
F
工作状态
E=“0” +5V
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E E1
ABF0E 时：?
“1”“0”
F
截止截止?E=“1”
高阻状态
（禁止状态）
+5V
R4R2R1
T2
R5
R3
T3
T4T1
T5
A
B
D
E E1
E=“1”时,F=Z
(高阻状态 )
1V“0”“1”
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时,G输出为 1,D1截止,相当于一个正常的二输入端与非门,称为正常工作状态 。
当 EN=1时,G输出为 0,T4,T3都截止 。 这时从输出端 L看进去,呈现高阻,称为高阻态,或禁止态 。
0 ABCF?
（工作状态）
输出E
1 高阻状态
（禁止状态）
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线,
实现信号的分时单向传送,
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用三,TTL与非门举例 ——7400
7400是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。 引脚排列图如图所示 。
5,74LS系列 ——为低功耗肖特基系列 。
6,74AS系列 ——为先进肖特基系列,
它是 74S系列的后继产品 。
7,74ALS系列 ——为先进低功耗肖特基系列,
是 74LS系列的后继产品 。
四,TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品,属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列,又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列,进一步提高了速度 。 如图示 。
2.5 其他类型的双极型数字集成电路
1,ECL电路,速度快，功耗大，结构紧凑
2,I2L电路,用于大规模电路，结构紧凑，
抗干扰能力差。
所以输出为低电平 。
一,NMOS门电路
1,NMOS非门
2.6 7 MOS逻辑门电路逻辑关系,（ 设两管的开启电压为 VT1=VT2=4V,且 gm1＞＞ gm2 ）
（ 1） 当输入 Vi为高电平 8V时,T1导通,T2也导通 。 因为 gm1＞＞ gm2，
所以两管的导通电阻 RDS1＜＜ RDS2,输出电压为：
（ 2） 当输入 Vi为低电平 0V时,
T1截止,T2导通 。 所以输出电压为 VOH=VDD-VT=8V,即输出为高电平 。
所以电路实现了非逻辑 。
2,NMOS门电路
（ 1） 与非门 （ 2） 或非门
1,逻辑关系：
（ 设 VDD＞ （ VTN+|VTP|）,且 VTN=|VTP|）
（ 1） 当 Vi=0V时,TN截止,TP导通 。 输出 VO≈ VDD。
（ 2） 当 Vi=VDD时,TN导通,TP截止,输出 VO≈ 0V。
V
V
V
V
V
V
DD
T
P
T
N
DD
T
P
T
N
(a ) (b)
i i
o o
二,CMOS非门
CMOS逻辑门电路是由 N沟道 MOSFET和 P沟道 MOSFET互补而成 。
2.电压传输特性,（ 设 VTN=|VTP|=2V,VDD=10V）
（ 1） 当 Vi＜ 2V,TN截止,TP导通,输出 Vo≈ VDD=10V。
（ 2） 当 2V＜ Vi＜ 5V,TN工作在饱和区,TP工作在可变电阻区 。
（ 3） 当 Vi=5V,两管都工作在饱和区,
Vo=（ VDD/2） =5V
（ 4） 当 5V＜ Vi＜ 8V，
TP工作在饱和区,
TN工作在可变电阻区 。
（ 5） 当 Vi＞ 8V,TP截止,
TN导通,输出 Vo=0V
可见：
CMOS门电路的阈值电压
Vth=VDD/2
V
V
V
C
DD
(a)
PT
TN
导通截止
i =0 O =1
L
V
V
V
C
DD
PT
NT
截止导通
(b)
i =1 O=0
L
3,工作速度由于 CMOS非门电路工作时总有一个管子导通,所以当带电容负载时,给电容充电和放电都比较快 。 CMOS非门的平均传输延迟时间约为 10ns。
（ 2） 或非门三,其他的 CMOS门电路
1,CMOS与非门和或非门电路
（ 1）与非门
（ 3）带缓冲级的门电路为了稳定输出高低电平,可在输入输出端分别加反相器作缓冲级 。 下图所示为带缓冲级的二输入端与非门电路 。
BABA
L=
2．漏极开路的门电路（ OD门）
BAY
1
VDD1 VDD2
A
B
CC40107
VDD2
1
0 VDD2
当 EN=1时,TP2和 TN2同时截止,输出为 高阻状态 。
所以,这是一个低电平有效的三态门,逻辑符号如图 （ b） 所示 。
AL?
3,CMOS三态门工作原理：
当 EN=0时,TP2和 TN2同时导通,为 正常的非门，输出
4,CMOS传输门和双向模拟开关：
（ 1） CMOS传输门工作原理,（ 设两管的开启电压 VTN=|VTP|）
① 当 C接高电平 VDD,接低电平 0V时,若 Vi在 0V～ VDD的范围变化,至少有一管导通,相当于一闭合开关,将输入传到输出,即 Vo=Vi。
② 当 C接低电平 0V,接高电平 VDD,Vi在 0V～ VDD的范围变化时,TN和
TP都截止,输出呈高阻状态,相当于开关断开 。
C
C
（ 2） 双向模拟开关
1C
SWVi/VO VO/Vi
C
RL RTG
V
L = A
A
B
DD
X
B+
5,CMOS异或门电路
BAX由两级组成，前级为或非门，输出为
BABABABABAXBAL
后级为与或非门,经过逻辑变换,可得：
1,CMOS逻辑门电路的系列
（ 1） 基本的 CMOS——4000系列 。
（ 2） 高速的 CMOS——HC系列 。
（ 3） 与 TTL兼容的高速 CMOS——HCT系列 。
2,CMOS逻辑门电路主要参数的特点
（ 1） VOH（ min） =0.9VDD； VOL（ max） =0.01VDD。
所以 CMOS门电路的逻辑摆幅 （ 即高低电平之差 ） 较大 。
（ 2） 阈值电压 Vth约为 VDD/2。
（ 3） CMOS非门的关门电平 VOFF为 0.45VDD,开门电平 VON为 0.55VDD。
因此,其高,低电平噪声容限均达 0.45VDD。
（ 4） CMOS电路的功耗很小,一般小于 1 mW/门；
（ 5） 因 CMOS电路有极高的输入阻抗,故其扇出系数很大,可达 50。
四,CMOS逻辑门电路的系列及主要参数一,TTL与 CMOS器件之间的接口问题两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：
驱动门的 VOH（ min） ≥ 负载门的 VIH（ min）
驱动门的 VOL（ max） ≤ 负载门的 VIL（ max）
驱动门的 IOH（ max） ≥ 负载门的 IIH（总）
驱动门的 IOL（ max） ≥ 负载门的 IIL（总）
2.8 集成逻辑门电路的应用
1,TTL门驱动 CMOS门
（ 1） TTL门驱动 4000系列和 74HC系列当都采用 5V电源时,TTL的 VOH（ min）
为 2.4V或 2.7V，而 CMOS的 VIH（ min）
为 3.5V。这时可接一上拉电阻 RP，
如图（ a）所示。
如果 TTL和 CMOS器件采用的电源电压不同，则应使用 OC门，同时使用上拉电阻 RP，如图（ b）所示。
（ 2） TTL门驱动 74HCT系列。
由于 74HCT系列与 TTL器件电压兼容，
因此两者可以直接相连。
也可在 CMOS门的输出端与 TTL
门的输入端之间加一 CMOS驱动器,如图 （ b） 所示 。
2,CMOS门驱动 TTL门当都采用 5V电源时，
主要考虑 CMOS门的输出电流是否满足 TTL输入电流的要求。要提高 CMOS
门的驱动能力，可将同一芯片上的多个门并联使用
，如图（ a）所示。
（ b） 用 TTL门电路驱动 5V低电流继电器,其中二极管 D作保护,用以防止过电压 。
二,TTL和 CMOS电路带负载时的接口问题
1,对于电流较小、电平能够匹配的负载可以直接驱动。
（ a）用 TTL门电路驱动发光二极管 LED，这时只要在电路中串接一个约几百?的限流电阻即可。
2,带大电流负载
（ a）可将同一芯片上的多个门并联作为驱动器，如图（ a）所示。
（ b）也可在门电路输出端接三极管，以提高负载能力，如图（ b）所示。
（ 2） 对于或非门及或门,多余输入端应接 低电平,比如直接接地；也可以与有用的输入端并联使用 。
三,多余输入端的处理
（ 1）对于与非门及与门，多余输入端应接 高电平,比如直接接电源正端
，或通过一个上拉电阻（ 1～ 3k?
）接电源正端；在前级驱动能力允许时，也可以与有用的输入端并联使用。
