§ 1 概述
§ 2 组合逻辑电路的分析方法和设计方法
§ 3 常用的组合逻辑电路
§ 4 组合逻辑电路中的竞争 ——冒险现象第三章 组合逻辑电路的分析与设计组合逻辑电路的特点,
电路任一时刻的输出状态只决定于该时刻各输状态的组合,而与电路的原状态无关 。
组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路 。
每一个输出变量是全部或部分输入变量的函数：
L1=f1（ A1,A2,…,Ai）
L2=f2（ A1,A2,…,Ai）
……
Lj=fj（ A1,A2,…,Ai）
§ 3.1 概述
§ 3.2 组合逻辑电路的分析方法和设计方法分析过程一般包含 4个步骤：
例 1,组合电路如图所示,分析该电路的逻辑功能 。
一、组合逻辑电路的分析方法,
解,（ 1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量 P。
（ 2） 化简与变换：
（ 3） 由表达式列出真值表 。
（ 4） 分析逻辑功能,
当 A,B,C三个变量不一致时,
电路输出为,1”,所以这个电路称为,不一致电路,。
二,组合逻辑电路的设计方法设计过程的基本步骤：
ABCCABCBABCAL
例 3,设计一个三人表决电路,结果按,少数服从多数,的原则决定 。
解,（ 1） 列真值表：
（ 3） 化简 。
（ 2） 由真值表写出逻辑表达式真值表逻辑表达式化简转换得最简与 —或表达式：
（ 4）画出逻辑图。
ACBCABL
如果,要求用与非门实现该逻辑电路,
就应将表达式转换成 与非 —与非 表达式：
画出逻辑图如图所示 。
1.编码器的基本概念及工作原理编码 ——将特定的逻辑信号编为一组二进制代码 。
能够实现编码功能的逻辑部件称为编码器 。
一般而言,N个不同的信号,至少需要 n位二进制数编码 。
N和 n之间满足下列关系,
2n≥ N
例如,要对十进制数符号 0～ 9进行编码,至少需要 4位二进制数 。
§ 3.3 常用的组合逻辑电路一、编码器：
2.二进制编码器
3位二进制编码器有 8个输入端,3个输出端,所以常称为 8线 —3线编码器,其功能真值表见下表,（ 输入为高电平有效 ）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
输 入 输 出
0A2 1 AA
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
1 I2 I 54 6 II0 3I 7II I
编码器真值表由真值表写出各输出的逻辑表达式为：
A2=I4+I5+I6+I7
A1=I2+I3+I6+I7
A0=I1+I3+I5+I7
A2=I4+I5+I6+I7
A1=I2+I3+I6+I7
A0=I1+I3+I5+I7
输出的逻辑表达式为：
用或门电路实现逻辑功能：
1
1
1
I0 I1 I2 I3 I4 I5 I6 I7
A2
A1
A0
各输出的逻辑表达式转换为：
用与非门电路实现逻辑功能：
76542 IIIIA?
76321 IIIIA?
75310 IIIIA?
3．优先编码器 ——允许同时输入两个以上信号，并按优先级输出。
⑴ 优先编码器举例 ——74LS148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端,EO为使能输出端,
GS为优先编码工作标志,都为低电平有效 。
EI GS EO
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
0
1
1
76543210
76543210
IIIIIIIIEIEO
IIIIIIIIEIEO
EOEIEOEIGS
)
(
765437654327654321
76543210765432102
IIIIIIIIIIIIIIIIII
IIIIIIIIIIIIIIIIEIEIA
)( 765476542 IIIIEIIIIIEIA
⑵ 二 ——十进制优先编码器 ——74LS147
))( 765476542 IEIIEIIEIIEIIIIIEIA
4,编码器的应用
（ 1）．编码器的扩展用两片 74148优先编码器串行扩展实现的 16线 —4线优先编码器
EI GS EO
1 1 1 1 0
1
1 1 1
0 1 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 0
1 0 0 0
0
1 0 0 1 1 1
1 0 0
1
（ 2）?组成 8421BCD 编码器
1 1 1 0
0
0 0 1
1 1 0
EI GS EO
① I8,I9都为,1”时,EI=0，对 I0—I7编码
② I9=1,I8=0时,EI=1，对 I8编码，为 1000
③ I9=0时,EI=1，对 I9编码，为 1001
二、译码器：
1,译码器的基本概念及工作原理译码器 ——将输入代码转换成特定的输出信号例,2线 —4线译码器写出各输出函数表达式,BAEIY?0
BAEIY?1
BAEIY?2 ABEIY?
3
Y3 Y2 Y1 Y0
A B EI
0 0 0 1 1 1 0
0 0 1 1 1 0 1
0 1 0 1 0 1 1
0 1 1 0 1 1 1
1 1 1 1 1
EI A B Y3 Y2 Y1 Y0 + -
画出逻辑电路图：
BAEIY?0 BAEIY?1
BAEIY?2
ABEIY?3
00 mBAY
11 mBAY
22 mBAY 33 mABY
最小项发生器
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
2,集成译码器
⑴ 二进制译码器 74138——3线 —8线译码器
G1 G2A G2B
0 X X
X 1 X
X X 1
1 0 0
0 1
1 0 1
0 1 0
1 0 1
1 1 1 11 1 1 0
⑵,8421BCD译码器 74LS42
1 0 0 1
0 1 1 0
1 0 0 1
1 1 1 1 1 1 1 1 1 0
⑶,数字显示译码器常用的数字显示器有多种类型,按显示方式分,有字型重叠式,点阵式,分段式等 。
按发光物质分,有半导体显示器,又称发光二极管 (LED)显示器,
荧光显示器,液晶显示器,气体放电管显示器等 。
①,七段数字显示器原理
15
按内部连接方式不同，七段数字显示器分为 共阴极 和 共阳极 两种。
② 七段显示译码器 7448
七段显示译码器 7448是一种与 共阴极 数字显示器配合使用的集成译码器 。
译码显示系统：
二 -十进制数码显示译码器数码显示器
16
17
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时,对输入为十进制数 l～ 15
的二进制码 （ 0001～ 1111） 进行译码,产生对应的七段显示码 。
（ 2） 灭零 。 当输入 RBI =0,而输入为 0的二进制码 0000时,则译码器的 a～ g输出全 0,使显示器全灭；只有当 RBI =1时,才产生 0的七段显示码 。 所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时,无论输入怎样,a～ g输出全 1,数码管七段全亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端,也可以作输出端 。
作输入使用时,如果 BI=0时,不管其他输入端为何值,a～ g均输出 0,显示器全灭 。 因此 BI称为灭灯输入端 。
作输出端使用时,受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000
时,RBO=0,用以指示该片正处于灭零状态 。 所以,RBO 又称为灭零输出端 。
18
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的“无效 0消隐”功能。
具有无效 0消隐功能的多位数码显示系统
1 1
19
1
3、译码器的应用
（ 1）,译码器的扩展用两片 74138扩展为 4线 —16线译码器
0
第二片工作 1 0 0 01 1 1
0 0 0 0
1 1 1第一片工作
0
20
（ 2）．实现组合逻辑电路例 1 试用译码器和门电路实现逻辑函数：
ACBCABL
ABCCABCBABCAL
7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 —与非形式 。
=m3+m5+m6+m7
=
用一片 74138加一个与非门就可实现该逻辑函数 。
21
例 2 某组合逻辑电路的真值表如表 4.2.4所示，试用译码器和门电路设计该逻辑电路。
解,写出各输出的最小项表达式,再转换成与非 —与非形式,
22
用一片 74138加三个与非门就可实现该组合逻辑电路 。
可见,用译码器实现多输出逻辑函数时,优点更明显 。
23
（ 3）．构成数据分配器数据分配器 ——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出 。
24
0122210
012221012210
012221012210
AAAGGGY
AAAGGGAAAGGY
AAAGGGAAAGGY
BA
BA
BA
0122211 AAAGGGY BA
当 G1=1,G2B=0,G2A=D
时
0120 AAADY
0121 AAADY
0 0 0
0 0 1
Y0=D
Y1=D
25
用译码器设计一个,1线 -8线”数据分配器
26
三,数据选择器
1,数据选择器的基本概念及工作原理数据选择器 ——根据地址选择码从多路输入数据中选择一路,送到输出 。
27
例,四选一数据选择器根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY )( 301201101001
D
O
D1
D2
D
3
输入地址代码
28
由逻辑表达式画出逻辑图：
4选 1数据选择器的逻辑图
GDAADAADAADAAY )( 301201101001
A0
A1
A0
A1
A1 A0
A1 A0
A1A0
A1A0
D
0
D
1
D
2
D
3
29
2、集成数据选择器 ⑴ 74LS153 —
双 4选 1数据选择器 （ P159）
31D 21D 01D
74LS153
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
ccU 32DG2 22D 12D
02D
Y2
0A
GNDG1 11D Y1
1A
地址输入端使能端：
低电平有效使能端：
低电平有效数据输入端数据输入端输出端输出端
30
⑵ CC14539 — 双 4选 1数据选择器
（与 74LS153相比，功能一样，只是内部电路有所不同）
⑶ 74151 — 8选 1数据选择器
31
74151 — 8选 1数据选择器逻辑图
32
3、数据选择器的应用
（ 1）,数据选择器的通道扩展用 CC14539组成,8选 1”数据选择器
D1 D7D0 D2 D3 D4 D5 D6
Y
A2=0:(1)工作
A2=1:(2)工作
1D0E1
Y1 Y2
1D11D2 1D3 2D0E2 2D12D22D3
74LS153(1) (2)BA
A2
(低位）
(高位）
A0
A1
选择信号
（三位） 1
1
1
1
D3 0
D3
1
1
0
D70
D7
33
（ 2）．实现组合逻辑函数 （逻辑函数发生器）
① 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数 。
例 1 试用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL
ABCCABCBABCAL
解,将逻辑函数转换成最小项表达式：
=m3+m5+m6+m7
画出连线图如图所示 。
34
解,将 A,B接到地址输入端,C加到适当的数据输入端 。
作出逻辑函数 L的真值表：
② 当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 2 试用 4选 1数据选择器实现逻辑函数,ACBCABL
G)DAADAADAADAA(Y 30110001 2011
1ABC)BABA(
A B CCABCBABCA
ACBCABL
BA
AA
0
1
1D
CD
CD
0D
3
2
1
0
35
四,加法器：
1,加法器的基本概念及工作原理加法器 ——实现两个二进制数的加法运算
（ 1）,半加器 ——只能进行本位加数,被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS
ABC?
画出逻辑电路图。
由真值表直接写出表达式,
36
（ 2）．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式,再经代数法化简和转换得：
1 1 0 1
+ 1 0 1 1
0
1
0
1
A
B
C
S
i i-1i+1 Ai Bi Ci Si Ci
37
根据逻辑表达式画出全加器的逻辑电路图：
1iiiiii
1iiii
C)BA(BAC
CBAS
38
2、多位数加法器
⑴ 4位串行进位加法器
39
⑵ 超前进位加法器：
1iiiiii
1iiii
C)BA(BAC
CBAS
定义两个中间变量：
iii
iii
BAP
BAG
1iiii
1iii
CPGC
CPS
1iiii CPGC由 得各进位信号的逻辑表达式：
10120121221222
1010110111
1000
CPPPGPPGPGCPGC
CPPGPGCPGC
CPGC
……
分析可得,Ci仅与 Gi,Pi,C-1有关，而 C-1=0，所以各位 的进位信号都只与两个加数有关，可以并行产生。
4位 超前进位加法器 74LS283逻辑图 （ P167）
40
A3
A2
A1
A0
B3
B2
B1
B0
CI
CO
S3
S2
S1
S0
74
LS
283
3、加法器的应用：
例,设计一个代码转换电路，将 8421 BCD代码转换成余三码。
输入 输出
D C B A Y3 Y2 Y1 Y0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
Y3 Y2 Y1 Y0 = DCBA+0011
S3
S2
S1
S0
D
C
B
A
0
1
74
LS
283
Y3
Y2
Y1
Y0
41
数值比较器类型（两类）：
（ 1）仅比较两个数是否相等。 ——同比较器 。
（ 2）除比较两个数是否相等外，还要比较两个数的大小。 ——大小比较器 。
第一类问题较简单，主要讨论 第二类 比较器
。
42
五,数值比较器
1、一位数值比较器：
⑵ 由真值表写逻辑式：
ABBAE
（ 同或运算 ）
BAS?
BAL?
输入 输出
A B
L
A> B
E
A= B
S
A< B
1
1
1
0 0
1 1
0 1
1 0 1
0 0
0 0
0 0
0 0
⑴ 真值表
BABABAE
43
⑶ 画出逻辑图,
逻辑符号,
(A<B)S
(A=B)E
(A>B)
L
A
B
S
E
L
比较器
BA
BA
BABAE
BA
BAABBAABBAE
BAS? BAL?
A
B
b
a &
&
1
1
1
44
A=a3a2 a1 a0
输入：
B=b3b2b1b0
比较规则：
自高而低，
逐位比较。
输出：
E (A=B)
S (A<B)
L (A>B)
2、四位数值比较器
45
比 较 输 入 输 出
a3b3 a2b2 a1b1 a0b0 I (>) I(<)
I(=)
L E S(A>B) (A=B) (A<B)
a3 >b3 1 0 0
a3=b3 a2=b2 a1= b1 a0 =b0 1 0 0 1 0 0
a3=b3 a2=b2 a1= b1 a0 <b0 0 0 1
a3=b3 a 2=b2 a1= b1 a0 >b0 1 0 0
a3=b3 a2=b2 a1<b1? 0 0 1
a3=b3 a2=b2 a1> b1? 1 0 0
a3=b3 a2<b2 0 0 1
a3=b3 a2>b2 1 0 0
a3 <b3 0 0 1
a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0 0 0 1
a3=b3 a2=b2 a1= b1 a0 =b0 0 0 1 0 1 0
四位数值比较器的真值表：
46
1 1 1 10
1
0
0
00
0
1 0 1
I (<)
&
&
&
1
1
&
&
&
1
1
&
&
&
1
1
1
1
1
1
1
1
1
1
&
&
&
1
1
&
1
1 1
1
1 1
1
(A>B)
(A=B)
S
L
E
a3
b3
a2
b2
a1
b1
a0
b0
I(>)
I(=)
(A<B)
a3<b3
a3=b3
a2<b2
a2=b2
a1=b1
a1<b1
a0<b0
a0=b0
1
1
1
0 0
0
1
1
1
1
1
0
01
0
0 1 1
0
0
CC14585
S
E
ES
47
例：采用 两片 CC14585组成 八位 数值比较器
“1”
（ A>B） L
（ A<B） L
A>B
A=B
A<B
A1 B1A0 B0A3 B3A2 B2
（ A=B） LCC14585
（ A>B） L
（ A<B） L
A>B
A=B
A<B
A1 B1A0 B0A3 B3A2 B2
（ A=B） LCC14585(1)(2)
高位片 低位片
b3
b2
b1
b0b6
b5
b4
B
b7 a3
a2
a1
a0a
6
a5
a4
A
a7
48
3,同比较器：
=1 =1 =1 =1
&
b3 b2 b
1 b0
a3 a2 a
1 a0
Y
当 A=B时,Y=1。
1 1 1 1
49
§ 3.4 组合电路中的竞争 -冒险现象任何一个门电路，只要有 两个输入信号 同时向相反方向变化 （一个从 1变为 0，另一个从 0变为 1）,则输出端就有 可能 出现虚假信号 ——过渡脉冲 （尖峰脉冲,glitch ):竞争 -冒险 现象。
原因：
信号存在 前后沿 过渡时间不一致问题；
门电路的 tpd不一样。
一、竞争 -冒险现象及其成因：
50
例 1,与门 的竞争 -冒险
A B
F
t
因 竞争 -冒险产生 干扰脉冲
UT
UT
t
F
B
t0
1
t
A
0
1
00
干扰脉冲
51
工作波形：
A
B
Y0
Y1
Y2
Y3
B先
A先
B先
A先
52
例 2,2—4线译码器 A
&
1
&
2
&
4
1 B
B
1
ABY3?
&
3
A
BAY2?
BAY1?
BAY0?
二、竞争 -冒险的识别：
&
&
A
Y
0AAY
1、代数法：
A
A
Y
&
&
& Y
A
B
C
CBABY
B
B
Y
若 A=B=1时,1BBY
2、计算机辅助分析法：
3、实验法：
53
三、竞争 -冒险的 消除方法,
1),接入滤波电容 —吸收和削弱窄脉冲。
A
1
B
&
&
C
&
1
1
A
CAABF
F
Cf
54
2),引入 选通脉冲 —等电路达到新稳态后，再输出。
A
B
Y0
Y1
Y2
Y3
B先
A先
B先
A先
C
55
CAABF
CAABCAABF
当,F=A+ =1时，有竞争冒险的可能 ;为 消除 之，可以 添加 冗余项 BC:
1CB A
BCCAABBCCAABF
&4
A
&11
B
&2
&3
C
“1”
“1”
A F
添项
（封 3号门）
0BC?
3),修改逻辑设计，增加 冗余项。
56
§ 2 组合逻辑电路的分析方法和设计方法
§ 3 常用的组合逻辑电路
§ 4 组合逻辑电路中的竞争 ——冒险现象第三章 组合逻辑电路的分析与设计组合逻辑电路的特点,
电路任一时刻的输出状态只决定于该时刻各输状态的组合,而与电路的原状态无关 。
组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路 。
每一个输出变量是全部或部分输入变量的函数：
L1=f1（ A1,A2,…,Ai）
L2=f2（ A1,A2,…,Ai）
……
Lj=fj（ A1,A2,…,Ai）
§ 3.1 概述
§ 3.2 组合逻辑电路的分析方法和设计方法分析过程一般包含 4个步骤：
例 1,组合电路如图所示,分析该电路的逻辑功能 。
一、组合逻辑电路的分析方法,
解,（ 1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量 P。
（ 2） 化简与变换：
（ 3） 由表达式列出真值表 。
（ 4） 分析逻辑功能,
当 A,B,C三个变量不一致时,
电路输出为,1”,所以这个电路称为,不一致电路,。
二,组合逻辑电路的设计方法设计过程的基本步骤：
ABCCABCBABCAL
例 3,设计一个三人表决电路,结果按,少数服从多数,的原则决定 。
解,（ 1） 列真值表：
（ 3） 化简 。
（ 2） 由真值表写出逻辑表达式真值表逻辑表达式化简转换得最简与 —或表达式：
（ 4）画出逻辑图。
ACBCABL
如果,要求用与非门实现该逻辑电路,
就应将表达式转换成 与非 —与非 表达式：
画出逻辑图如图所示 。
1.编码器的基本概念及工作原理编码 ——将特定的逻辑信号编为一组二进制代码 。
能够实现编码功能的逻辑部件称为编码器 。
一般而言,N个不同的信号,至少需要 n位二进制数编码 。
N和 n之间满足下列关系,
2n≥ N
例如,要对十进制数符号 0～ 9进行编码,至少需要 4位二进制数 。
§ 3.3 常用的组合逻辑电路一、编码器：
2.二进制编码器
3位二进制编码器有 8个输入端,3个输出端,所以常称为 8线 —3线编码器,其功能真值表见下表,（ 输入为高电平有效 ）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
输 入 输 出
0A2 1 AA
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
1 I2 I 54 6 II0 3I 7II I
编码器真值表由真值表写出各输出的逻辑表达式为：
A2=I4+I5+I6+I7
A1=I2+I3+I6+I7
A0=I1+I3+I5+I7
A2=I4+I5+I6+I7
A1=I2+I3+I6+I7
A0=I1+I3+I5+I7
输出的逻辑表达式为：
用或门电路实现逻辑功能：
1
1
1
I0 I1 I2 I3 I4 I5 I6 I7
A2
A1
A0
各输出的逻辑表达式转换为：
用与非门电路实现逻辑功能：
76542 IIIIA?
76321 IIIIA?
75310 IIIIA?
3．优先编码器 ——允许同时输入两个以上信号，并按优先级输出。
⑴ 优先编码器举例 ——74LS148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端,EO为使能输出端,
GS为优先编码工作标志,都为低电平有效 。
EI GS EO
1
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1
0
1
1
1
1
1
0
1
1
76543210
76543210
IIIIIIIIEIEO
IIIIIIIIEIEO
EOEIEOEIGS
)
(
765437654327654321
76543210765432102
IIIIIIIIIIIIIIIIII
IIIIIIIIIIIIIIIIEIEIA
)( 765476542 IIIIEIIIIIEIA
⑵ 二 ——十进制优先编码器 ——74LS147
))( 765476542 IEIIEIIEIIEIIIIIEIA
4,编码器的应用
（ 1）．编码器的扩展用两片 74148优先编码器串行扩展实现的 16线 —4线优先编码器
EI GS EO
1 1 1 1 0
1
1 1 1
0 1 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 0
1 0 0 0
0
1 0 0 1 1 1
1 0 0
1
（ 2）?组成 8421BCD 编码器
1 1 1 0
0
0 0 1
1 1 0
EI GS EO
① I8,I9都为,1”时,EI=0，对 I0—I7编码
② I9=1,I8=0时,EI=1，对 I8编码，为 1000
③ I9=0时,EI=1，对 I9编码，为 1001
二、译码器：
1,译码器的基本概念及工作原理译码器 ——将输入代码转换成特定的输出信号例,2线 —4线译码器写出各输出函数表达式,BAEIY?0
BAEIY?1
BAEIY?2 ABEIY?
3
Y3 Y2 Y1 Y0
A B EI
0 0 0 1 1 1 0
0 0 1 1 1 0 1
0 1 0 1 0 1 1
0 1 1 0 1 1 1
1 1 1 1 1
EI A B Y3 Y2 Y1 Y0 + -
画出逻辑电路图：
BAEIY?0 BAEIY?1
BAEIY?2
ABEIY?3
00 mBAY
11 mBAY
22 mBAY 33 mABY
最小项发生器
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
2,集成译码器
⑴ 二进制译码器 74138——3线 —8线译码器
G1 G2A G2B
0 X X
X 1 X
X X 1
1 0 0
0 1
1 0 1
0 1 0
1 0 1
1 1 1 11 1 1 0
⑵,8421BCD译码器 74LS42
1 0 0 1
0 1 1 0
1 0 0 1
1 1 1 1 1 1 1 1 1 0
⑶,数字显示译码器常用的数字显示器有多种类型,按显示方式分,有字型重叠式,点阵式,分段式等 。
按发光物质分,有半导体显示器,又称发光二极管 (LED)显示器,
荧光显示器,液晶显示器,气体放电管显示器等 。
①,七段数字显示器原理
15
按内部连接方式不同，七段数字显示器分为 共阴极 和 共阳极 两种。
② 七段显示译码器 7448
七段显示译码器 7448是一种与 共阴极 数字显示器配合使用的集成译码器 。
译码显示系统：
二 -十进制数码显示译码器数码显示器
16
17
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时,对输入为十进制数 l～ 15
的二进制码 （ 0001～ 1111） 进行译码,产生对应的七段显示码 。
（ 2） 灭零 。 当输入 RBI =0,而输入为 0的二进制码 0000时,则译码器的 a～ g输出全 0,使显示器全灭；只有当 RBI =1时,才产生 0的七段显示码 。 所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时,无论输入怎样,a～ g输出全 1,数码管七段全亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端,也可以作输出端 。
作输入使用时,如果 BI=0时,不管其他输入端为何值,a～ g均输出 0,显示器全灭 。 因此 BI称为灭灯输入端 。
作输出端使用时,受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000
时,RBO=0,用以指示该片正处于灭零状态 。 所以,RBO 又称为灭零输出端 。
18
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的“无效 0消隐”功能。
具有无效 0消隐功能的多位数码显示系统
1 1
19
1
3、译码器的应用
（ 1）,译码器的扩展用两片 74138扩展为 4线 —16线译码器
0
第二片工作 1 0 0 01 1 1
0 0 0 0
1 1 1第一片工作
0
20
（ 2）．实现组合逻辑电路例 1 试用译码器和门电路实现逻辑函数：
ACBCABL
ABCCABCBABCAL
7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 —与非形式 。
=m3+m5+m6+m7
=
用一片 74138加一个与非门就可实现该逻辑函数 。
21
例 2 某组合逻辑电路的真值表如表 4.2.4所示，试用译码器和门电路设计该逻辑电路。
解,写出各输出的最小项表达式,再转换成与非 —与非形式,
22
用一片 74138加三个与非门就可实现该组合逻辑电路 。
可见,用译码器实现多输出逻辑函数时,优点更明显 。
23
（ 3）．构成数据分配器数据分配器 ——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出 。
24
0122210
012221012210
012221012210
AAAGGGY
AAAGGGAAAGGY
AAAGGGAAAGGY
BA
BA
BA
0122211 AAAGGGY BA
当 G1=1,G2B=0,G2A=D
时
0120 AAADY
0121 AAADY
0 0 0
0 0 1
Y0=D
Y1=D
25
用译码器设计一个,1线 -8线”数据分配器
26
三,数据选择器
1,数据选择器的基本概念及工作原理数据选择器 ——根据地址选择码从多路输入数据中选择一路,送到输出 。
27
例,四选一数据选择器根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY )( 301201101001
D
O
D1
D2
D
3
输入地址代码
28
由逻辑表达式画出逻辑图：
4选 1数据选择器的逻辑图
GDAADAADAADAAY )( 301201101001
A0
A1
A0
A1
A1 A0
A1 A0
A1A0
A1A0
D
0
D
1
D
2
D
3
29
2、集成数据选择器 ⑴ 74LS153 —
双 4选 1数据选择器 （ P159）
31D 21D 01D
74LS153
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
ccU 32DG2 22D 12D
02D
Y2
0A
GNDG1 11D Y1
1A
地址输入端使能端：
低电平有效使能端：
低电平有效数据输入端数据输入端输出端输出端
30
⑵ CC14539 — 双 4选 1数据选择器
（与 74LS153相比，功能一样，只是内部电路有所不同）
⑶ 74151 — 8选 1数据选择器
31
74151 — 8选 1数据选择器逻辑图
32
3、数据选择器的应用
（ 1）,数据选择器的通道扩展用 CC14539组成,8选 1”数据选择器
D1 D7D0 D2 D3 D4 D5 D6
Y
A2=0:(1)工作
A2=1:(2)工作
1D0E1
Y1 Y2
1D11D2 1D3 2D0E2 2D12D22D3
74LS153(1) (2)BA
A2
(低位）
(高位）
A0
A1
选择信号
（三位） 1
1
1
1
D3 0
D3
1
1
0
D70
D7
33
（ 2）．实现组合逻辑函数 （逻辑函数发生器）
① 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数 。
例 1 试用 8选 1数据选择器 74151实现逻辑函数：
ACBCABL
ABCCABCBABCAL
解,将逻辑函数转换成最小项表达式：
=m3+m5+m6+m7
画出连线图如图所示 。
34
解,将 A,B接到地址输入端,C加到适当的数据输入端 。
作出逻辑函数 L的真值表：
② 当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。
例 2 试用 4选 1数据选择器实现逻辑函数,ACBCABL
G)DAADAADAADAA(Y 30110001 2011
1ABC)BABA(
A B CCABCBABCA
ACBCABL
BA
AA
0
1
1D
CD
CD
0D
3
2
1
0
35
四,加法器：
1,加法器的基本概念及工作原理加法器 ——实现两个二进制数的加法运算
（ 1）,半加器 ——只能进行本位加数,被加数的加法运算而不考虑低位进位 。
列出半加器的真值表：
BABABAS
ABC?
画出逻辑电路图。
由真值表直接写出表达式,
36
（ 2）．全加器 ——能 同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式,再经代数法化简和转换得：
1 1 0 1
+ 1 0 1 1
0
1
0
1
A
B
C
S
i i-1i+1 Ai Bi Ci Si Ci
37
根据逻辑表达式画出全加器的逻辑电路图：
1iiiiii
1iiii
C)BA(BAC
CBAS
38
2、多位数加法器
⑴ 4位串行进位加法器
39
⑵ 超前进位加法器：
1iiiiii
1iiii
C)BA(BAC
CBAS
定义两个中间变量：
iii
iii
BAP
BAG
1iiii
1iii
CPGC
CPS
1iiii CPGC由 得各进位信号的逻辑表达式：
10120121221222
1010110111
1000
CPPPGPPGPGCPGC
CPPGPGCPGC
CPGC
……
分析可得,Ci仅与 Gi,Pi,C-1有关，而 C-1=0，所以各位 的进位信号都只与两个加数有关，可以并行产生。
4位 超前进位加法器 74LS283逻辑图 （ P167）
40
A3
A2
A1
A0
B3
B2
B1
B0
CI
CO
S3
S2
S1
S0
74
LS
283
3、加法器的应用：
例,设计一个代码转换电路，将 8421 BCD代码转换成余三码。
输入 输出
D C B A Y3 Y2 Y1 Y0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
Y3 Y2 Y1 Y0 = DCBA+0011
S3
S2
S1
S0
D
C
B
A
0
1
74
LS
283
Y3
Y2
Y1
Y0
41
数值比较器类型（两类）：
（ 1）仅比较两个数是否相等。 ——同比较器 。
（ 2）除比较两个数是否相等外，还要比较两个数的大小。 ——大小比较器 。
第一类问题较简单，主要讨论 第二类 比较器
。
42
五,数值比较器
1、一位数值比较器：
⑵ 由真值表写逻辑式：
ABBAE
（ 同或运算 ）
BAS?
BAL?
输入 输出
A B
L
A> B
E
A= B
S
A< B
1
1
1
0 0
1 1
0 1
1 0 1
0 0
0 0
0 0
0 0
⑴ 真值表
BABABAE
43
⑶ 画出逻辑图,
逻辑符号,
(A<B)S
(A=B)E
(A>B)
L
A
B
S
E
L
比较器
BA
BA
BABAE
BA
BAABBAABBAE
BAS? BAL?
A
B
b
a &
&
1
1
1
44
A=a3a2 a1 a0
输入：
B=b3b2b1b0
比较规则：
自高而低，
逐位比较。
输出：
E (A=B)
S (A<B)
L (A>B)
2、四位数值比较器
45
比 较 输 入 输 出
a3b3 a2b2 a1b1 a0b0 I (>) I(<)
I(=)
L E S(A>B) (A=B) (A<B)
a3 >b3 1 0 0
a3=b3 a2=b2 a1= b1 a0 =b0 1 0 0 1 0 0
a3=b3 a2=b2 a1= b1 a0 <b0 0 0 1
a3=b3 a 2=b2 a1= b1 a0 >b0 1 0 0
a3=b3 a2=b2 a1<b1? 0 0 1
a3=b3 a2=b2 a1> b1? 1 0 0
a3=b3 a2<b2 0 0 1
a3=b3 a2>b2 1 0 0
a3 <b3 0 0 1
a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0 0 0 1
a3=b3 a2=b2 a1= b1 a0 =b0 0 0 1 0 1 0
四位数值比较器的真值表：
46
1 1 1 10
1
0
0
00
0
1 0 1
I (<)
&
&
&
1
1
&
&
&
1
1
&
&
&
1
1
1
1
1
1
1
1
1
1
&
&
&
1
1
&
1
1 1
1
1 1
1
(A>B)
(A=B)
S
L
E
a3
b3
a2
b2
a1
b1
a0
b0
I(>)
I(=)
(A<B)
a3<b3
a3=b3
a2<b2
a2=b2
a1=b1
a1<b1
a0<b0
a0=b0
1
1
1
0 0
0
1
1
1
1
1
0
01
0
0 1 1
0
0
CC14585
S
E
ES
47
例：采用 两片 CC14585组成 八位 数值比较器
“1”
（ A>B） L
（ A<B） L
A>B
A=B
A<B
A1 B1A0 B0A3 B3A2 B2
（ A=B） LCC14585
（ A>B） L
（ A<B） L
A>B
A=B
A<B
A1 B1A0 B0A3 B3A2 B2
（ A=B） LCC14585(1)(2)
高位片 低位片
b3
b2
b1
b0b6
b5
b4
B
b7 a3
a2
a1
a0a
6
a5
a4
A
a7
48
3,同比较器：
=1 =1 =1 =1
&
b3 b2 b
1 b0
a3 a2 a
1 a0
Y
当 A=B时,Y=1。
1 1 1 1
49
§ 3.4 组合电路中的竞争 -冒险现象任何一个门电路，只要有 两个输入信号 同时向相反方向变化 （一个从 1变为 0，另一个从 0变为 1）,则输出端就有 可能 出现虚假信号 ——过渡脉冲 （尖峰脉冲,glitch ):竞争 -冒险 现象。
原因：
信号存在 前后沿 过渡时间不一致问题；
门电路的 tpd不一样。
一、竞争 -冒险现象及其成因：
50
例 1,与门 的竞争 -冒险
A B
F
t
因 竞争 -冒险产生 干扰脉冲
UT
UT
t
F
B
t0
1
t
A
0
1
00
干扰脉冲
51
工作波形：
A
B
Y0
Y1
Y2
Y3
B先
A先
B先
A先
52
例 2,2—4线译码器 A
&
1
&
2
&
4
1 B
B
1
ABY3?
&
3
A
BAY2?
BAY1?
BAY0?
二、竞争 -冒险的识别：
&
&
A
Y
0AAY
1、代数法：
A
A
Y
&
&
& Y
A
B
C
CBABY
B
B
Y
若 A=B=1时,1BBY
2、计算机辅助分析法：
3、实验法：
53
三、竞争 -冒险的 消除方法,
1),接入滤波电容 —吸收和削弱窄脉冲。
A
1
B
&
&
C
&
1
1
A
CAABF
F
Cf
54
2),引入 选通脉冲 —等电路达到新稳态后，再输出。
A
B
Y0
Y1
Y2
Y3
B先
A先
B先
A先
C
55
CAABF
CAABCAABF
当,F=A+ =1时，有竞争冒险的可能 ;为 消除 之，可以 添加 冗余项 BC:
1CB A
BCCAABBCCAABF
&4
A
&11
B
&2
&3
C
“1”
“1”
A F
添项
（封 3号门）
0BC?
3),修改逻辑设计，增加 冗余项。
56
