(5-1)
第五章 时序逻辑电路
§ 5.1 概述
§ 5.2 时序逻辑电路的分析方法
*§ 5.4 时序逻辑电路的设计方法
*§ 5.5 时序逻辑电路 中的竞争 — 冒险现象
§ 5.3 若干常用的 时序逻辑电路
(5-2)
时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。
一、时序逻辑电路的特点：
在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，
而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Q
Y
Z
§ 5.1 概述
(5-3)
二,时序逻辑电路分类：
组合逻辑电路存储功能
...,..
...,..
X
Q
Y
Z
][ QXFY,? 输出方程
][ QXGZ,? 驱动（激励）方程状态方程][1 nn QZHQ,
1,Mealy型：
2,Moore型：
][ QXFY,?
][ QFY?
（输入和现态的函数）
（现态的函数）
(5-4)
§ 5.2 时序逻辑电路的分析方法一、时序逻辑电路的一般分析步骤：
时序逻辑电路驱动方程状态方程输出方程状态转换真值表状态图时序图分析逻辑功能
(5-5)
0 0 0 0 0
二、例：试 分析时序逻辑电路的功能。
分析步骤,
1.驱动方程：
J2 = K2 = Q1 Q0
J1 = K1 = Q0
J0 = K0 = 1
2,状态方程、输出方程：
Q2
Q2 J2
K2 Q1
Q1 J1
K1 Q0
Q0 J0
K0
&
计数脉冲 CP
&Y
Qn+1=J Qn+K Qn
nn QQ 010
1 1 1 1 1
2 2 2 2 2
nnnnn QQQQQ 101011
nnnnnnn QQQQQQQ 21021012
210 QQQY
(5-6)
nn QQ 010
nnnnn QQQQQ 101011
nnnnnnn QQQQQQQ 21021012
210 QQQY
3,状态转换真值表：
CP Q2 Q1 Q0 Y
0 0 0 0 0
0 0 1 01
2
3
4
5
6
7
8
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
0 0 0 0
4,状态图：
000 001 010 011
100101110111
0 0 0
0
000
1
5,时序图：
CP
Q0
Q1
Q2
(5-7)
§ 5.3 若干常用的时序逻辑电路一、寄存器：
寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。
D0D1D2D3
Q3 Q2 Q1 Q0
Q Q
D
Q Q
D
Q Q
D
Q Q
D R R R RC1 C1 C1 C1
RD1
CP1
74LS175
1、寄存器
(5-8)
1 0 1 1
1 1 1
1 0 1 1
1 0 1 1
1 0 1 1+
寄存器左移
(a)
寄存器右移
(b)
寄存器双向移位
(c)
所谓,移位,，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成 左移寄存器,右移寄存器 和 双向移位寄存器 三种：
2,移位寄存器：
(5-9)
（ 1）、四位 右移 寄存器：
Q
D
Q
Q3 D
Q
D
Q
D
移位脉冲 CP
串行输出Q1Q2 Q0
串行输入
DI
Q3 Q2 Q1 Q0
Q0
Q1
Q2
Q3
0
0
0
0
0
0
1
0 0
0
1
1
0
0
1
1
1
0
1
1
CP
DI
1 1 1
0
1101
0
1
0
1
0 1 0 0 0 0
1 1 1 0 0 0
2 0 1 1 0 0
3 1 0 1 1 0
4 0 1 0 1 1
CP DI Q3Q2Q1Q0
(5-10)
Q
J
Q
Q0 J
Q
J
Q
J
移位脉冲 CP
串行输出Q2Q1 Q3
串行输入
DI
K K K K
Q3 Q2 Q1 Q0
由 JK触发器构成的四位 右移 寄存器
D1 ＝ Q2
D2 ＝ Q3
D3 ＝ DR
D0 ＝ Q1
右移
Q
D
Q
Q3 D
Q
D
Q
D
移位脉冲 CP
串行输出Q1Q2 Q0
串行输入
DI
D0 ＝ DL
D1 ＝ Q0
D2 ＝ Q1
D3 ＝ Q2
左移
(5-11)
构成原理：既能左移又能右移。
给移位寄存器设置一个控制端如 S，令 S＝ 0 时左移； S＝ 1时右移即可。
（ 2）,双向移位 寄存器
D0 ＝ DL
D1 ＝ Q0
D2 ＝ Q1
D3 ＝ Q2
左移
D1 ＝ Q2
D2 ＝ Q3
D3 ＝ DR
D0 ＝ Q1
右移
D0 = SL ＋ SQ1
D2 = SQ1 ＋ SQ3
D3 = SQ2 ＋ SR
D1 = SQ0 ＋ SQ2
双向移位
(5-12)
D0 = SDL ＋ SQ1
D2 = SQ1 ＋ SQ3
D3 = SQ2 ＋ SDR
D1 = SQ0 ＋ SQ2
Q
Q D
Q
Q D
Q
Q D
Q
Q D
CP
3 2 1 0
1
&
&
1
&
&
1
&
&
1
&
&
S
DR
DL10 1
0 0 0 0
Q2 Q1 Q0 DL
Q2 Q1 Q0 DL
S=0，左移
S=1，右移
(5-13)
VCC QA QB QC QD S1 S0CP
16 15 14 13 12 11 10 9
1 3 4 5 6 7 82
QA QB QC QD CP S1
S0CLR
LDCBAR
A B C DR LCLR GND
74LS194
入输行串移右 左移串行输入并行输入工作方式控制
（ 3）、多功能集成移位寄存器 —— 74LS194。
0
1
1
1
1
0 0
0 1
1 0
1 1
直接清零保 持右移 (从 QA向右移动 )
左移 (从 QD向左移动 )
并行输入
CLR CP S1 S0 功 能
(5-14)
1,计数器的功能和分类
（ 1） 计数器的 功能记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。
（ 2） 计数器的 分类同步计数器和异步计数器。
加法计数器、减法计数器和可逆计数器。
有时也用计数器的计数循环规律 (或称 模数 )
来区分各种不同的计数器，如二进制计数器、
十进制计数器,N进制计数器等等。
二、计数器：
(5-15)
2,同步计数器在同步计数器中，各个触发器都受同一时钟脉冲 输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为,同步计数器,。
(5-16)
（ 1）同步二进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
&
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
J3
Q3
Q3
K3
CP
计数脉冲
T0=1&
加法计数
① 加法计数器
CP
Q1
Q2
Q0
Q3
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
0
0
0
0
1
0
0
0
二分频四分频八分频十六分频
(5-17)
② 减法计数器
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
加法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
T0=1&&
减法计数加计数,减计数：J2=K2=Q0Q1 1022 QQKJ
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
101022 QQQQKJ MM可逆计数：
1
&
&
MQ
0Q
1
Q0 Q
1
1
③ 可逆 计数器
(5-18)
④ 集成 同步十六进制加 /减计数器 —— 74LS191
CPI 功 能S LD DU/
1 1? 保持
0? 预置数
0 1 0 加法计数
0 1 1 减法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
1
&
&
MQ
0Q
1
Q0 Q
1
1
2学时
(5-19)
（ 2）同步十进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
1.驱动方程：
J2 = K2 = Q1 Q0
J0 = K0 = 1
2,状态方程、输出方程：
Qn+1=J Qn+K Qn
nn QQ 010
nnnnnn QQQQQQ
10130
1
1
nnnnnnn QQQQQQQ 30321013
30 QQC
J3 = Q0Q1Q2 ; K3 = Q0
nnnnnnn QQQQQQQ 21021012
T0=0
Q3 Q2 Q1 Q0
&C
J1 = Q3Q0 ; K1 = Q0
(5-20)
3,状态转换真值表：
4,状态图：
30 QQC
nn QQ 010
nnnnnn QQQQQQ 1013011
nnnnnnn QQQQQQQ 30321013
nnnnnnn QQQQQQQ 21021012
0000 0001 0010 0011
0100
0101011001111000
1001
CP Q3 Q2 Q1 Q0 C
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
0 1 1 0 0
12 1 1 0 0 0
13 1 1 0 1 1
0 1 0 0 0
14 1 1 1 0 0
13 1 1 1 1 1
0 0 1 0 0
1010 1011
11001101
1110 1111
5.功能,同步十进制加法计数器自启动四个触发器本应有十六个稳定状态,本图电路只选用了十个，是为十进制。如果出现了其余的六个状态当中的任一个状态，若能够自动返回到计数链 ( 即已选用的那十个状态 ) 的，人们就称其为能自动启动 。
(5-21)
3,异步计数器：
（ 1）异步二进制计数器：
CP Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
加法计数
Q0,每来一个时钟脉冲翻转一次,T '功能
Q2,Q1 下跳时 Q2翻转
Q1,Q0 下跳时 Q1 翻转
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
Q2 Q1 Q0
CP
Q0
Q1
Q2
① 加法计数器
（各个触发器状态变换的时间先后不一）
(5-22)
② 减法计数器
CP Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
减法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
Q2 Q1 Q0
③ 可逆计数器
Q2 Q1 Q0
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
1&?1
&
M
1
1加 /0减
(5-23)
（ 2）异步十进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
Q3 Q2 Q1 Q0
1.驱动方程：
J2 = K2 = 1
J0 = K0 = 1
2,状态方程、输出方程：
Qn+1=J Qn+K Qn
nn QQ 010
nnn QQQ
13
1
1?
nnnn QQQQ 32113
J3 = Q1Q2 ; K3 =1 nn QQ 212
（ CP ）
（ Q0 ）
（ Q1 ）
（ Q0 ）
J1 = Q3 ; K1 = 1
(5-24)
3,状态转换真值表：
CP Q3 Q2 Q1 Q0
0 0 0 0 0
nn QQ 010
nnn QQQ
13
1
1?
nnnn QQQQ 32113
nn QQ 212
（ CP ）
（ Q0 ）
（ Q1 ）
（ Q0 ）
异步 十进制 加法计数器
1
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
1000
010 02
0 0 1 13
000 14
(5-25)
二 - 五 - 十进制计数器 74LS90 的介绍
74LS90 内部含有两个独立的计数电路：
CPA
QA
CPB
QD
QC
QB
例,集成计数器 74LS90的分析
QA
0
1
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
一个是模 2 计数器 ( CPA为其时钟,QA为其输出端 ),另一个是模 5 计数器 ( CPB为其时钟,QDQCQB为其输出端 )。
(5-26)
QCQAJ
K
QBJ
K
J
K QD
QDJ
K
CPA CPB
R 0(1) R 0(2) R 9(2)R 9(1)
QA QB QC QD74LS 90原理图
&
RD SD
外部时钟 CP是 先 送 到 CPA还是 先 送 到 CPB,
在 QDQCQBQA这 四个输出端 会形成 不同的码制关系 !
(5-27)
CPA
CPB R 0(1) R 0(2) R 9(2)R 9(1)
NC
NC VCC
QA QD QB QCGND
1 2 3 4 5 6 7
14 13 12 11 10 9 8
QA QD QB
QC
R 9(2)
R 9(1)R 0(2)R 0(1)
CPB
CPA 74LS90
74LS 90管脚分布图
(5-28)
分析：计数时钟先进入 CPA时的计数编码。
CPA
CP
CPB
QB
QD
QC
QA
2 5
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
QA
0
1
QD QC QB CPB QA
十进制数
0
1
0
1
0
1
0
1
0
1
0
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
0 0 0
0
1
2
3
4
5
6
7
8
9
0
上述连接方式形成 QDQCQBQA的 8421 BCD 码
(5-29)
QA CPA QD QC QB 十进制数再分析：计数时钟先进入 CPB 时的计数编码。
CPA
CP
QA
2
CPB
QB
QD
QC
5
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
QA
0
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0
1
0
0
0
0
0
1
1
1
1
0
1
2
3
4
5
6
7
8
9
0
前述连接方式形成
QAQDQCQB
的 5421 BCD 码
(5-30)
R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA
X X 1 1 1 0 0 1
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
0 X 0 X
0 X X 0
X 0 0 X
X 0 X 0
计数状态
74
LS
90
功能表归纳,1,74LS 90在“计数状态”或“清零状态”时，均要求 R
9(1)
和 R 9(2) 中 至少有一个 必须 为
,0”。2,只有在 R
0(1) 和 R 0(2) 同时为
,1”时，它 才 进入,清零 状态”；
否则 它必定处于“计数状态”。
清零功能不受时钟的控制 !
异步清零
(5-31)
4,N进制计数器的设计：
计数器的设计方法很多，大抵可分为两类：一是根据要求 用触发器 ( Flop-Flip ) 构成，再就是利用具有特定功能的 中规模集成组件 适当连接而成。
下面将介绍用 中规模集成组件 的设计方法。
计数器设计
N < M
N > M
置零法置数法
M可分解为小于 N的因数相乘
M为素数，不能分解为小于 N的因数相乘串行进位方式并行进位方式整体置零方式整体置数方式
(5-32)
R 0(1) = QB
R 0(2) = QC
令
CP
CPA
CPB
QA QD QB QC
R 9(2)
R 9(1)
R 0(2)
R 0(1)
74LS90
六个稳态异步置零法例 1.应用 74LS90构成 8421BCD码 六进制计数器。
0 0 0 0 0
QD QC QB QA
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
0 0 0 0 0
十进制数在此状态下清零过渡态
N < M
(5-33)
CPA
CPB
QA QD QB QC
R 9(2)R
9(1)
R 0(2)R
0(1)
74LS90
CP
讨论,下述接法行不行? 错在何处?
警示：切切不可将输出端相互短路 ！！
CPA
CPB
QA QD QB QC
R 9(2)
R 9(1)
R 0(2)
R 0(1)
74LS90
CP
&
1
1
延时
(5-34)
（ 1）环形计数器
5、移位寄存器型计数器：
Q
D
Q
Q0 D
Q
D
Q
D
移位脉冲 CP
串行输出Q2Q1 Q3
串行输入
DI 1 0 0 0
0001 0010
1000 0100
0000 1111
1001 0011
1100 0110
1010
0101
1101 1011
1110 0111
有效循环无效循环不能自启动
CP
Q0
Q1
Q2
Q3 序列信号发生器
(5-35)
（ 2）扭环形计数器
Q
D
Q
Q0 D
Q
D
Q
D
移位脉冲 CP
Q2Q1 Q3串行输入
DI
0001 0011
0000 1110
0 0 0 0
1
1000 1100
0111 1111 0100 1001
1010 10111101 0110
0010 0101
有效循环 无效循环不能自启动
(5-36)
§ 5.4 同步时序逻辑电路的设计方法一、同步时序逻辑电路的设计方法
1,同步时序逻辑电路的设计步骤,
(3)状态分配,又称状态编码 。 即把一组适当的二进制代码分配给简化状态图 （ 表 ） 中各个状态 。
(1)根据设计要求,设定状态,导出对应状态图或状态表 。
(2)状态化简 。 消去多余的状态,得简化状态图 （ 表 ） 。
(4)选择触发器的类型 。
(5)根据编码状态表以及所采用的触发器的逻辑功能,
导出待设计电路的输出方程和驱动方程 。
(6)根据输出方程和驱动方程画出逻辑图 。
(7)检查电路能否自启动 。
(5-37)
二、同步计数器的设计举例例 1 设计一个同步 5进制加法计数器
（ 2）状态分配，列状态转换编码表。
(1）根据设计要求，设定状态，
画出状态转换图。该状态图不须化简。
S
0
S
1 S 2
S
3
S
4
Moore型
(5-38)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
（ 3）选择触发器。选用 JK触发器。
（ 4） 求各触发器的驱动方程和进位输出方程 。
列出 JK触发器的驱动表,
根据 JK触发器的驱动表可得各触发器的驱动卡诺图：
(5-39)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
Qn1Q0
n
2Q
n
10
J2
0 0
× × × ×
00 01 11 10
1
0
nQ
1
2
nQ Qn 02K
× × ×
00 101101
0
1
× × × ×
1
nn QQJ
012 1
2?K
(5-40)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
nQ
1
12
nQ Qn 01J
0
× × ×
00 101101
0
1
×
0
×
01 1000
××
2
1 ×
1
n
0
×
QQ1 n
Q
0
0n1K 11
× ×
nQ
1
2
nQ Qn 00J
× × ×
00 101101
0
1
1 1
0
× ×
01 1000
××
2
1 ×
1
n
0
×
QQ1 n
Q
0n0K 11
× ×1
nQJ 01?
nQK 01?
nQJ 20?
10?K
1001 11Y
Q 01Q
×
Q
0
n
n
× ×1
n
2
00
1
0 0 0 0
2QY?
(5-41)
（ 6） 画逻辑图 。
Q
C1 C1
Q
1K
1J
∧
1J 1J
∧
1K 1K
C1
Q
∧
&
2 Q0Q Q1
CP
Y
进位输出
（ 5） 将各驱动方程与输出方程归纳如下：
nQJ 01?
nQK 01?
nQJ 20?
10?K
2QY?
nn QQJ 012 1
2?K
(5-42)
利用逻辑分析的方法画出电路完整的状态图。
（ 7）检查能否自启动可见，如果电路进入无效状态 101,110,111时，在 CP脉冲作用下，
分别进入有效状态 010,010,000。所以电路能够自启动。
0Q Q1Q2 /Y
000 001 010
011100
/0 /0
/0
/0
/1
/1
101/1110111
/1
第五章 时序逻辑电路
§ 5.1 概述
§ 5.2 时序逻辑电路的分析方法
*§ 5.4 时序逻辑电路的设计方法
*§ 5.5 时序逻辑电路 中的竞争 — 冒险现象
§ 5.3 若干常用的 时序逻辑电路
(5-2)
时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。
一、时序逻辑电路的特点：
在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，
而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Q
Y
Z
§ 5.1 概述
(5-3)
二,时序逻辑电路分类：
组合逻辑电路存储功能
...,..
...,..
X
Q
Y
Z
][ QXFY,? 输出方程
][ QXGZ,? 驱动（激励）方程状态方程][1 nn QZHQ,
1,Mealy型：
2,Moore型：
][ QXFY,?
][ QFY?
（输入和现态的函数）
（现态的函数）
(5-4)
§ 5.2 时序逻辑电路的分析方法一、时序逻辑电路的一般分析步骤：
时序逻辑电路驱动方程状态方程输出方程状态转换真值表状态图时序图分析逻辑功能
(5-5)
0 0 0 0 0
二、例：试 分析时序逻辑电路的功能。
分析步骤,
1.驱动方程：
J2 = K2 = Q1 Q0
J1 = K1 = Q0
J0 = K0 = 1
2,状态方程、输出方程：
Q2
Q2 J2
K2 Q1
Q1 J1
K1 Q0
Q0 J0
K0
&
计数脉冲 CP
&Y
Qn+1=J Qn+K Qn
nn QQ 010
1 1 1 1 1
2 2 2 2 2
nnnnn QQQQQ 101011
nnnnnnn QQQQQQQ 21021012
210 QQQY
(5-6)
nn QQ 010
nnnnn QQQQQ 101011
nnnnnnn QQQQQQQ 21021012
210 QQQY
3,状态转换真值表：
CP Q2 Q1 Q0 Y
0 0 0 0 0
0 0 1 01
2
3
4
5
6
7
8
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
0 0 0 0
4,状态图：
000 001 010 011
100101110111
0 0 0
0
000
1
5,时序图：
CP
Q0
Q1
Q2
(5-7)
§ 5.3 若干常用的时序逻辑电路一、寄存器：
寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。
D0D1D2D3
Q3 Q2 Q1 Q0
Q Q
D
Q Q
D
Q Q
D
Q Q
D R R R RC1 C1 C1 C1
RD1
CP1
74LS175
1、寄存器
(5-8)
1 0 1 1
1 1 1
1 0 1 1
1 0 1 1
1 0 1 1+
寄存器左移
(a)
寄存器右移
(b)
寄存器双向移位
(c)
所谓,移位,，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成 左移寄存器,右移寄存器 和 双向移位寄存器 三种：
2,移位寄存器：
(5-9)
（ 1）、四位 右移 寄存器：
Q
D
Q
Q3 D
Q
D
Q
D
移位脉冲 CP
串行输出Q1Q2 Q0
串行输入
DI
Q3 Q2 Q1 Q0
Q0
Q1
Q2
Q3
0
0
0
0
0
0
1
0 0
0
1
1
0
0
1
1
1
0
1
1
CP
DI
1 1 1
0
1101
0
1
0
1
0 1 0 0 0 0
1 1 1 0 0 0
2 0 1 1 0 0
3 1 0 1 1 0
4 0 1 0 1 1
CP DI Q3Q2Q1Q0
(5-10)
Q
J
Q
Q0 J
Q
J
Q
J
移位脉冲 CP
串行输出Q2Q1 Q3
串行输入
DI
K K K K
Q3 Q2 Q1 Q0
由 JK触发器构成的四位 右移 寄存器
D1 ＝ Q2
D2 ＝ Q3
D3 ＝ DR
D0 ＝ Q1
右移
Q
D
Q
Q3 D
Q
D
Q
D
移位脉冲 CP
串行输出Q1Q2 Q0
串行输入
DI
D0 ＝ DL
D1 ＝ Q0
D2 ＝ Q1
D3 ＝ Q2
左移
(5-11)
构成原理：既能左移又能右移。
给移位寄存器设置一个控制端如 S，令 S＝ 0 时左移； S＝ 1时右移即可。
（ 2）,双向移位 寄存器
D0 ＝ DL
D1 ＝ Q0
D2 ＝ Q1
D3 ＝ Q2
左移
D1 ＝ Q2
D2 ＝ Q3
D3 ＝ DR
D0 ＝ Q1
右移
D0 = SL ＋ SQ1
D2 = SQ1 ＋ SQ3
D3 = SQ2 ＋ SR
D1 = SQ0 ＋ SQ2
双向移位
(5-12)
D0 = SDL ＋ SQ1
D2 = SQ1 ＋ SQ3
D3 = SQ2 ＋ SDR
D1 = SQ0 ＋ SQ2
Q
Q D
Q
Q D
Q
Q D
Q
Q D
CP
3 2 1 0
1
&
&
1
&
&
1
&
&
1
&
&
S
DR
DL10 1
0 0 0 0
Q2 Q1 Q0 DL
Q2 Q1 Q0 DL
S=0，左移
S=1，右移
(5-13)
VCC QA QB QC QD S1 S0CP
16 15 14 13 12 11 10 9
1 3 4 5 6 7 82
QA QB QC QD CP S1
S0CLR
LDCBAR
A B C DR LCLR GND
74LS194
入输行串移右 左移串行输入并行输入工作方式控制
（ 3）、多功能集成移位寄存器 —— 74LS194。
0
1
1
1
1
0 0
0 1
1 0
1 1
直接清零保 持右移 (从 QA向右移动 )
左移 (从 QD向左移动 )
并行输入
CLR CP S1 S0 功 能
(5-14)
1,计数器的功能和分类
（ 1） 计数器的 功能记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。
（ 2） 计数器的 分类同步计数器和异步计数器。
加法计数器、减法计数器和可逆计数器。
有时也用计数器的计数循环规律 (或称 模数 )
来区分各种不同的计数器，如二进制计数器、
十进制计数器,N进制计数器等等。
二、计数器：
(5-15)
2,同步计数器在同步计数器中，各个触发器都受同一时钟脉冲 输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为,同步计数器,。
(5-16)
（ 1）同步二进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
&
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
J3
Q3
Q3
K3
CP
计数脉冲
T0=1&
加法计数
① 加法计数器
CP
Q1
Q2
Q0
Q3
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
0
0
0
0
1
0
0
0
二分频四分频八分频十六分频
(5-17)
② 减法计数器
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
加法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
T0=1&&
减法计数加计数,减计数：J2=K2=Q0Q1 1022 QQKJ
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
101022 QQQQKJ MM可逆计数：
1
&
&
MQ
0Q
1
Q0 Q
1
1
③ 可逆 计数器
(5-18)
④ 集成 同步十六进制加 /减计数器 —— 74LS191
CPI 功 能S LD DU/
1 1? 保持
0? 预置数
0 1 0 加法计数
0 1 1 减法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
计数脉冲
1
&
&
MQ
0Q
1
Q0 Q
1
1
2学时
(5-19)
（ 2）同步十进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
1.驱动方程：
J2 = K2 = Q1 Q0
J0 = K0 = 1
2,状态方程、输出方程：
Qn+1=J Qn+K Qn
nn QQ 010
nnnnnn QQQQQQ
10130
1
1
nnnnnnn QQQQQQQ 30321013
30 QQC
J3 = Q0Q1Q2 ; K3 = Q0
nnnnnnn QQQQQQQ 21021012
T0=0
Q3 Q2 Q1 Q0
&C
J1 = Q3Q0 ; K1 = Q0
(5-20)
3,状态转换真值表：
4,状态图：
30 QQC
nn QQ 010
nnnnnn QQQQQQ 1013011
nnnnnnn QQQQQQQ 30321013
nnnnnnn QQQQQQQ 21021012
0000 0001 0010 0011
0100
0101011001111000
1001
CP Q3 Q2 Q1 Q0 C
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
0 1 1 0 0
12 1 1 0 0 0
13 1 1 0 1 1
0 1 0 0 0
14 1 1 1 0 0
13 1 1 1 1 1
0 0 1 0 0
1010 1011
11001101
1110 1111
5.功能,同步十进制加法计数器自启动四个触发器本应有十六个稳定状态,本图电路只选用了十个，是为十进制。如果出现了其余的六个状态当中的任一个状态，若能够自动返回到计数链 ( 即已选用的那十个状态 ) 的，人们就称其为能自动启动 。
(5-21)
3,异步计数器：
（ 1）异步二进制计数器：
CP Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
加法计数
Q0,每来一个时钟脉冲翻转一次,T '功能
Q2,Q1 下跳时 Q2翻转
Q1,Q0 下跳时 Q1 翻转
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
Q2 Q1 Q0
CP
Q0
Q1
Q2
① 加法计数器
（各个触发器状态变换的时间先后不一）
(5-22)
② 减法计数器
CP Q2 Q1 Q0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
减法计数
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
Q2 Q1 Q0
③ 可逆计数器
Q2 Q1 Q0
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
CP
1
1&?1
&
M
1
1加 /0减
(5-23)
（ 2）异步十进制计数器：
Q2
Q2 J2
K2
J1
Q1
Q1
K1
J0
Q0
Q0
K0
J3
Q3
Q3
K3
CP
Q3 Q2 Q1 Q0
1.驱动方程：
J2 = K2 = 1
J0 = K0 = 1
2,状态方程、输出方程：
Qn+1=J Qn+K Qn
nn QQ 010
nnn QQQ
13
1
1?
nnnn QQQQ 32113
J3 = Q1Q2 ; K3 =1 nn QQ 212
（ CP ）
（ Q0 ）
（ Q1 ）
（ Q0 ）
J1 = Q3 ; K1 = 1
(5-24)
3,状态转换真值表：
CP Q3 Q2 Q1 Q0
0 0 0 0 0
nn QQ 010
nnn QQQ
13
1
1?
nnnn QQQQ 32113
nn QQ 212
（ CP ）
（ Q0 ）
（ Q1 ）
（ Q0 ）
异步 十进制 加法计数器
1
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
1000
010 02
0 0 1 13
000 14
(5-25)
二 - 五 - 十进制计数器 74LS90 的介绍
74LS90 内部含有两个独立的计数电路：
CPA
QA
CPB
QD
QC
QB
例,集成计数器 74LS90的分析
QA
0
1
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
一个是模 2 计数器 ( CPA为其时钟,QA为其输出端 ),另一个是模 5 计数器 ( CPB为其时钟,QDQCQB为其输出端 )。
(5-26)
QCQAJ
K
QBJ
K
J
K QD
QDJ
K
CPA CPB
R 0(1) R 0(2) R 9(2)R 9(1)
QA QB QC QD74LS 90原理图
&
RD SD
外部时钟 CP是 先 送 到 CPA还是 先 送 到 CPB,
在 QDQCQBQA这 四个输出端 会形成 不同的码制关系 !
(5-27)
CPA
CPB R 0(1) R 0(2) R 9(2)R 9(1)
NC
NC VCC
QA QD QB QCGND
1 2 3 4 5 6 7
14 13 12 11 10 9 8
QA QD QB
QC
R 9(2)
R 9(1)R 0(2)R 0(1)
CPB
CPA 74LS90
74LS 90管脚分布图
(5-28)
分析：计数时钟先进入 CPA时的计数编码。
CPA
CP
CPB
QB
QD
QC
QA
2 5
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
QA
0
1
QD QC QB CPB QA
十进制数
0
1
0
1
0
1
0
1
0
1
0
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
0 0 0
0
1
2
3
4
5
6
7
8
9
0
上述连接方式形成 QDQCQBQA的 8421 BCD 码
(5-29)
QA CPA QD QC QB 十进制数再分析：计数时钟先进入 CPB 时的计数编码。
CPA
CP
QA
2
CPB
QB
QD
QC
5
QD QC QB
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
QA
0
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0
1
0
0
0
0
0
1
1
1
1
0
1
2
3
4
5
6
7
8
9
0
前述连接方式形成
QAQDQCQB
的 5421 BCD 码
(5-30)
R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA
X X 1 1 1 0 0 1
1 1 0 X 0 0 0 0
1 1 X 0 0 0 0 0
0 X 0 X
0 X X 0
X 0 0 X
X 0 X 0
计数状态
74
LS
90
功能表归纳,1,74LS 90在“计数状态”或“清零状态”时，均要求 R
9(1)
和 R 9(2) 中 至少有一个 必须 为
,0”。2,只有在 R
0(1) 和 R 0(2) 同时为
,1”时，它 才 进入,清零 状态”；
否则 它必定处于“计数状态”。
清零功能不受时钟的控制 !
异步清零
(5-31)
4,N进制计数器的设计：
计数器的设计方法很多，大抵可分为两类：一是根据要求 用触发器 ( Flop-Flip ) 构成，再就是利用具有特定功能的 中规模集成组件 适当连接而成。
下面将介绍用 中规模集成组件 的设计方法。
计数器设计
N < M
N > M
置零法置数法
M可分解为小于 N的因数相乘
M为素数，不能分解为小于 N的因数相乘串行进位方式并行进位方式整体置零方式整体置数方式
(5-32)
R 0(1) = QB
R 0(2) = QC
令
CP
CPA
CPB
QA QD QB QC
R 9(2)
R 9(1)
R 0(2)
R 0(1)
74LS90
六个稳态异步置零法例 1.应用 74LS90构成 8421BCD码 六进制计数器。
0 0 0 0 0
QD QC QB QA
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
0 0 0 0 0
十进制数在此状态下清零过渡态
N < M
(5-33)
CPA
CPB
QA QD QB QC
R 9(2)R
9(1)
R 0(2)R
0(1)
74LS90
CP
讨论,下述接法行不行? 错在何处?
警示：切切不可将输出端相互短路 ！！
CPA
CPB
QA QD QB QC
R 9(2)
R 9(1)
R 0(2)
R 0(1)
74LS90
CP
&
1
1
延时
(5-34)
（ 1）环形计数器
5、移位寄存器型计数器：
Q
D
Q
Q0 D
Q
D
Q
D
移位脉冲 CP
串行输出Q2Q1 Q3
串行输入
DI 1 0 0 0
0001 0010
1000 0100
0000 1111
1001 0011
1100 0110
1010
0101
1101 1011
1110 0111
有效循环无效循环不能自启动
CP
Q0
Q1
Q2
Q3 序列信号发生器
(5-35)
（ 2）扭环形计数器
Q
D
Q
Q0 D
Q
D
Q
D
移位脉冲 CP
Q2Q1 Q3串行输入
DI
0001 0011
0000 1110
0 0 0 0
1
1000 1100
0111 1111 0100 1001
1010 10111101 0110
0010 0101
有效循环 无效循环不能自启动
(5-36)
§ 5.4 同步时序逻辑电路的设计方法一、同步时序逻辑电路的设计方法
1,同步时序逻辑电路的设计步骤,
(3)状态分配,又称状态编码 。 即把一组适当的二进制代码分配给简化状态图 （ 表 ） 中各个状态 。
(1)根据设计要求,设定状态,导出对应状态图或状态表 。
(2)状态化简 。 消去多余的状态,得简化状态图 （ 表 ） 。
(4)选择触发器的类型 。
(5)根据编码状态表以及所采用的触发器的逻辑功能,
导出待设计电路的输出方程和驱动方程 。
(6)根据输出方程和驱动方程画出逻辑图 。
(7)检查电路能否自启动 。
(5-37)
二、同步计数器的设计举例例 1 设计一个同步 5进制加法计数器
（ 2）状态分配，列状态转换编码表。
(1）根据设计要求，设定状态，
画出状态转换图。该状态图不须化简。
S
0
S
1 S 2
S
3
S
4
Moore型
(5-38)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
（ 3）选择触发器。选用 JK触发器。
（ 4） 求各触发器的驱动方程和进位输出方程 。
列出 JK触发器的驱动表,
根据 JK触发器的驱动表可得各触发器的驱动卡诺图：
(5-39)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
Qn1Q0
n
2Q
n
10
J2
0 0
× × × ×
00 01 11 10
1
0
nQ
1
2
nQ Qn 02K
× × ×
00 101101
0
1
× × × ×
1
nn QQJ
012 1
2?K
(5-40)
1 X
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 J2 K2 J1 K1 J0 K0 Y
原 状 态 新 状 态 驱动端、输出端的状态
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
0 X 0 X
X 1
1 X
X 1
0 X
0
0 X 1 X 0
0 X X 0 0
1 X X 1 0
X 1 0 X 1
nQ
1
12
nQ Qn 01J
0
× × ×
00 101101
0
1
×
0
×
01 1000
××
2
1 ×
1
n
0
×
QQ1 n
Q
0
0n1K 11
× ×
nQ
1
2
nQ Qn 00J
× × ×
00 101101
0
1
1 1
0
× ×
01 1000
××
2
1 ×
1
n
0
×
QQ1 n
Q
0n0K 11
× ×1
nQJ 01?
nQK 01?
nQJ 20?
10?K
1001 11Y
Q 01Q
×
Q
0
n
n
× ×1
n
2
00
1
0 0 0 0
2QY?
(5-41)
（ 6） 画逻辑图 。
Q
C1 C1
Q
1K
1J
∧
1J 1J
∧
1K 1K
C1
Q
∧
&
2 Q0Q Q1
CP
Y
进位输出
（ 5） 将各驱动方程与输出方程归纳如下：
nQJ 01?
nQK 01?
nQJ 20?
10?K
2QY?
nn QQJ 012 1
2?K
(5-42)
利用逻辑分析的方法画出电路完整的状态图。
（ 7）检查能否自启动可见，如果电路进入无效状态 101,110,111时，在 CP脉冲作用下，
分别进入有效状态 010,010,000。所以电路能够自启动。
0Q Q1Q2 /Y
000 001 010
011100
/0 /0
/0
/0
/1
/1
101/1110111
/1
