（ 1-1）
第 21章门电路和组合逻辑电路
（ 1-2）
模拟信号 ——时间连续数值也连续的信号。如速度、压力、温度等。
数字信号 ——在时间上和数值上均是离散的。如电子表的秒信号，生产线上记录零件个数的记数信号等。
21.1 脉冲信号数字信号在电路中常表现为突变的电压或电流
21.1.1 模拟信号与数字信号
（ 1-3）
模拟信号：
t
u
正弦波信号
t
锯齿波信号
u
（ 1-4）
数字信号
（ 1-5）
两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
12.1.2 正逻辑与负逻辑数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑 1和逻辑 0）。
逻辑 0 逻辑 0 逻辑 0
逻辑 1 逻辑 1
（ 1-6）
21.1.3 数字信号的主要参数一个理想的周期性数字信号,可用以下几个参数来描绘：
A—信号幅度 。
T——信号的重复周期 。
tP——脉冲宽度 。
q——占空比 。 %100
T
t( % )q P
5
V(V)
0
t(ms)
tP
T
A
（ 1-7）
21.2 晶体管的开关作用
21.2.1三极管的三种工作状态
（ 1）截止状态,当 Ui小于三极管发射结死区电压时,IB＝ ICBO≈0,
IC＝ ICEO≈0,UCE≈ VCC，三极管工作在截止区，对应图中的 A点。
三极管工作在截止状态的条件为：发射结反偏或小于死区电压
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-8）
此时,若调节 Rb↓,则 IB↑,IC↑,UCE↓,工作点沿着负载线由 A点
→ B点 → C点 → D点向上移动 。 在此期间,三极管工作在放大区,其特点为 IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏,集电结反偏
（ 2） 放大状态,当 Ui为正值且大于死区电压时,三极管导通 。 有
b
i
b
BEi
B R
U
R
UUI
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-9）
再减小 Rb,IB会继续增加,但 IC不会再增加,三极管进入饱和状态 。
饱和时的 UCE电压称为饱和压降 UCES,其典型值为,UCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
（ 3） 饱和状态,Ui不变,继续减小 Rb,当 UCE ＝ 0.7V时,集电结变为零偏,称为 临界饱和状态,对应 E点 。 此时的集电极电流用 ICS表示,基极电流用 IBS表示,有,
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-10）
R1
R2A
F
+Vcc uA
t
uF
t
+Vcc 0.3V
21.2.2 波形变换
（ 1-11）
门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，
门电路主要有,与门,或门,与非门,或非门,异或门 等。
在数字电路中，一般用高电平代表 1、
低点平代表 0，即所谓的 正逻辑系统 。
21.3 分立元件门电路
21.3.1 门电路的基本概念
（ 1-12）
21.3.2,与”逻辑
A,B,C条件都具备时，事件 F才发生。
E F
A B C &A
B
C
F
逻辑符号
（ 1-13）
F=A?B?C
逻辑式逻辑乘法逻辑与
A FB C
000 0100 0
010 0110 0
001 0101 0
011 0111 1
真值表
（ 1-14）
二极管与门
FD1
D2
A
B
+12V
u
A
u
B
u
F
0V 0V 0.3V
0V 3V 0.3V
3V 0V 0.3V
3V 3V 3.3V
设二极管的饱和压降为 0.3伏。
0
1
0
1
B FA
0
0
1
1
输 入
0
0
0
1
输出真值表
（ 1-15）
21.3.3,或”逻辑
A,B,C只有一个条件具备时，事件 F就发生。
1A
B
C
F
逻辑符号A
E F
B
C
（ 1-16）
F=A+B+C
逻辑式逻辑加法逻辑或
A FB C
000 0100 1
010 1110 1
001 1101 1
011 1111 1
真值表
（ 1-17）
二极管或门
u
A
u
B
u
F
0V 0V - 0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
FD1
D2
A
B
-12V
0
1
0
1
B FA
0
0
1
1
输 入
0
1
1
1
输出真值表
（ 1-18）
21.3.4,非”逻辑
A条件具备时,事件 F不发生； A不具备时，事件 F发生。
逻辑符号
AE F
R
A F
（ 1-19）
逻辑式逻辑非逻辑反真值表
AF?
A F
0 1
1 0
（ 1-20）
R1 D
R2A
F
+12V +3V
三极管非门
u A u F
3V 0.3
0V 3.3
嵌位二极管 （三极管的饱和压降假设为 0.3V）
FA
0
1
输 入
1
0
输 出真值表
（ 1-21）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
（ 1-22）
几种常用的逻辑关系逻辑
“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。
CBAF
与非,条件
A,B,C都具备，则 F 不发生。
&AB
C
F
（ 1-23）
CBAF
或非,条件
A,B,C任一具备，则 F不发生。
1AB
C
F
BA
BABAF
异或,条件
A,B有一个具备，另一个不具备则 F 发生。
=1AB
C
F
（ 1-24）
1,体积大、工作不可靠。
2,需要不同电源。
3,各种门的输入、输出电平不匹配。
分立元件门电路的缺点
（ 1-25）
与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、
输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为 DTL,TTL,HTL、
MOS管 集成门电路等。
21.4 TTL门电路
（ 1-26）
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
CBAF
21.4.1 TTL与非门的基本原理
（ 1-27）
C
+V
B
A
N
N
NN
P
P
P P
CC
R 1
+V
1
3
1
T1
C
R
B
A
CC
T1的内部结构
（ 1-28）
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
（ 1-29）
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
1,任一输入为低电平（ 0.3V）时
“0”
1V
uo
uo=5-uR2-ube3-ube4?3.6V
高电平！
（ 1-30）
2,输入全为高电平（ 3.6V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
（ 1-31）
2,输入全为高电平（ 3.6V）时
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
全反偏
“1”
饱和
uF=0.3V
A B CF?
（ 1-32）
21.4.2 TTL与非门芯片
CT74LS00是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。
（ 1-33）
u0(V)
ui(V)1 2 3
UOH
(3.6V)
UOL
(0.3V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.3V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低电平
21.4.3电压传输特性
（ 1-34）
1,输出高电平 UOH、输出低电平 UOL
UOH?2.4V UOL?0.4V 便认为合格。
典型值 UOH=3.4V UOL?0.3V 。
2,阈值电压 UT
ui<UT时，认为 ui是低电平。
ui>UT时，认为 ui是高电平。
UT=1.4V
21.4.4 主要参数
（ 1-35）
3．噪声容限电压
TTL门电路的输出高低电平不是一个值，而是一个范围。
同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为 噪声容限 。
噪声容限电压衡量抗干扰能力
（ 1-36）
0.3V
+V
1
3
b1
B1
T
R
1
i
CC
4K
1V
IL
I
4.输入低电平电流 IIL与输入高电平电流 IIH
（ 1）输入低电平电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
（ 1-37）
3.6V
+V
1
3
b1
I
B1
IH T
R
1
i
CC
4K
A
2.1V
1.4V
（ 2）输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流
(很小 )。
（ 1-38）
5,扇出系数 与门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1I
iH1
IiH3
IiH2
IOH
前级输出为 高电平时
（ 1-39）
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时
（ 1-40）
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 10。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。
（ 1-41）
6,平均传输延迟时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输延迟时间
)(21 21 pdpdpd ttt
越小越好
（ 1-42）
1,悬空的输入端相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平。
说明
（ 1-43）
(1) 三态与非门
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
21.4.5 其它类型的 TTL门电路
（ 1-44）
1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
（ 1-45）
0
导通 截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
截止
（ 1-46）
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表高电平起作用
（ 1-47）
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
（ 1-48）
&A
B
F
E
符号输出高阻
0?E
1?E
ABF?
功能表低电平起作用
（ 1-49）
０
１
０
三态门主要作为 TTL电路与 总线 间的 接口电路用途：
E1,E2,E3轮流接入高电平，将不同数据（ A、
B,C）分时送至总线。
E1
E2
E3
公用总线
A
B
C
（ 1-50）
(2) 集电极开路的与非门（ OC门）
集电极悬空无 T3,T4
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
T3 T
4
可直接带负载
（ 1-51）
&
符号
（ 1-52）
应用时输出端要接一上拉负载电阻 RL
RL
UCC+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
（ 1-53）
1,OC门可以实现“线与”即多个 输出信号相与
&
&
&
UCC
F1
F2
F3
F
F=F1F2F3
RL
普通 TTL不容许直接相连
（ 1-54）
2,负载电阻 RL和电源 UCC可以根据情况选择
&
J
+30V
220V
J
如 RL用继电器线圈（ J）替代，可以实现对其它电路的控制。
第 21章门电路和组合逻辑电路
（ 1-2）
模拟信号 ——时间连续数值也连续的信号。如速度、压力、温度等。
数字信号 ——在时间上和数值上均是离散的。如电子表的秒信号，生产线上记录零件个数的记数信号等。
21.1 脉冲信号数字信号在电路中常表现为突变的电压或电流
21.1.1 模拟信号与数字信号
（ 1-3）
模拟信号：
t
u
正弦波信号
t
锯齿波信号
u
（ 1-4）
数字信号
（ 1-5）
两种逻辑体制：
正逻辑体制 规定：高电平为逻辑 1,低电平为逻辑 0。
负逻辑体制 规定：低电平为逻辑 1,高电平为逻辑 0。
12.1.2 正逻辑与负逻辑数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑 1和逻辑 0）。
逻辑 0 逻辑 0 逻辑 0
逻辑 1 逻辑 1
（ 1-6）
21.1.3 数字信号的主要参数一个理想的周期性数字信号,可用以下几个参数来描绘：
A—信号幅度 。
T——信号的重复周期 。
tP——脉冲宽度 。
q——占空比 。 %100
T
t( % )q P
5
V(V)
0
t(ms)
tP
T
A
（ 1-7）
21.2 晶体管的开关作用
21.2.1三极管的三种工作状态
（ 1）截止状态,当 Ui小于三极管发射结死区电压时,IB＝ ICBO≈0,
IC＝ ICEO≈0,UCE≈ VCC，三极管工作在截止区，对应图中的 A点。
三极管工作在截止状态的条件为：发射结反偏或小于死区电压
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-8）
此时,若调节 Rb↓,则 IB↑,IC↑,UCE↓,工作点沿着负载线由 A点
→ B点 → C点 → D点向上移动 。 在此期间,三极管工作在放大区,其特点为 IC＝ β IB。
三极管工作在放大状态的条件为,发射结正偏,集电结反偏
（ 2） 放大状态,当 Ui为正值且大于死区电压时,三极管导通 。 有
b
i
b
BEi
B R
U
R
UUI
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-9）
再减小 Rb,IB会继续增加,但 IC不会再增加,三极管进入饱和状态 。
饱和时的 UCE电压称为饱和压降 UCES,其典型值为,UCES≈ 0.3V。
三极管工作在饱和状态的电流条件为,IB＞ IBS
电压条件为：集电结和发射结均正偏
（ 3） 饱和状态,Ui不变,继续减小 Rb,当 UCE ＝ 0.7V时,集电结变为零偏,称为 临界饱和状态,对应 E点 。 此时的集电极电流用 ICS表示,基极电流用 IBS表示,有,
C
CC
C
0,7 V-
R
V
R
VI CC
CS
C
CCCSBS
R
VII
V
C
i
CS
B1
I
0.7 V
B5
C/R
C
I
B2
B
I
B3
D
=0
I
I
B
I
=I BS
CC
E
V
CE
A
v
I
CC
B4
+
+V
+
-
T1
2
3
B
i
R
e
b
iU
CC
R
i
C
b
C
c
CEU
（ 1-10）
R1
R2A
F
+Vcc uA
t
uF
t
+Vcc 0.3V
21.2.2 波形变换
（ 1-11）
门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，
门电路主要有,与门,或门,与非门,或非门,异或门 等。
在数字电路中，一般用高电平代表 1、
低点平代表 0，即所谓的 正逻辑系统 。
21.3 分立元件门电路
21.3.1 门电路的基本概念
（ 1-12）
21.3.2,与”逻辑
A,B,C条件都具备时，事件 F才发生。
E F
A B C &A
B
C
F
逻辑符号
（ 1-13）
F=A?B?C
逻辑式逻辑乘法逻辑与
A FB C
000 0100 0
010 0110 0
001 0101 0
011 0111 1
真值表
（ 1-14）
二极管与门
FD1
D2
A
B
+12V
u
A
u
B
u
F
0V 0V 0.3V
0V 3V 0.3V
3V 0V 0.3V
3V 3V 3.3V
设二极管的饱和压降为 0.3伏。
0
1
0
1
B FA
0
0
1
1
输 入
0
0
0
1
输出真值表
（ 1-15）
21.3.3,或”逻辑
A,B,C只有一个条件具备时，事件 F就发生。
1A
B
C
F
逻辑符号A
E F
B
C
（ 1-16）
F=A+B+C
逻辑式逻辑加法逻辑或
A FB C
000 0100 1
010 1110 1
001 1101 1
011 1111 1
真值表
（ 1-17）
二极管或门
u
A
u
B
u
F
0V 0V - 0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
FD1
D2
A
B
-12V
0
1
0
1
B FA
0
0
1
1
输 入
0
1
1
1
输出真值表
（ 1-18）
21.3.4,非”逻辑
A条件具备时,事件 F不发生； A不具备时，事件 F发生。
逻辑符号
AE F
R
A F
（ 1-19）
逻辑式逻辑非逻辑反真值表
AF?
A F
0 1
1 0
（ 1-20）
R1 D
R2A
F
+12V +3V
三极管非门
u A u F
3V 0.3
0V 3.3
嵌位二极管 （三极管的饱和压降假设为 0.3V）
FA
0
1
输 入
1
0
输 出真值表
（ 1-21）
R1 D
R2
F
+12V +3V
三极管非门
D1
D2
A
B
+12V
二极管与门与非门
（ 1-22）
几种常用的逻辑关系逻辑
“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。
CBAF
与非,条件
A,B,C都具备，则 F 不发生。
&AB
C
F
（ 1-23）
CBAF
或非,条件
A,B,C任一具备，则 F不发生。
1AB
C
F
BA
BABAF
异或,条件
A,B有一个具备，另一个不具备则 F 发生。
=1AB
C
F
（ 1-24）
1,体积大、工作不可靠。
2,需要不同电源。
3,各种门的输入、输出电平不匹配。
分立元件门电路的缺点
（ 1-25）
与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、
输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为 DTL,TTL,HTL、
MOS管 集成门电路等。
21.4 TTL门电路
（ 1-26）
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
CBAF
21.4.1 TTL与非门的基本原理
（ 1-27）
C
+V
B
A
N
N
NN
P
P
P P
CC
R 1
+V
1
3
1
T1
C
R
B
A
CC
T1的内部结构
（ 1-28）
1,任一输入为低电平（ 0.3V）时
“0”
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
（ 1-29）
+5V
F
R4R2
R1
3k
R5
T3
T4T
1
b1 c
1A
B
C
1,任一输入为低电平（ 0.3V）时
“0”
1V
uo
uo=5-uR2-ube3-ube4?3.6V
高电平！
（ 1-30）
2,输入全为高电平（ 3.6V）时
“1”
全导通电位被嵌在 2.1V
全反偏?1V
截止
+5V
F
R4R2
R1
3k
T2
R5
R3
T3
T4T
1
T5
b1 c
1A
B
C
（ 1-31）
2,输入全为高电平（ 3.6V）时
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
全反偏
“1”
饱和
uF=0.3V
A B CF?
（ 1-32）
21.4.2 TTL与非门芯片
CT74LS00是一种典型的 TTL与非门器件,内部含有 4个 2输入端与非门,共有 14个引脚 。
（ 1-33）
u0(V)
ui(V)1 2 3
UOH
(3.6V)
UOL
(0.3V)
传输特性曲线
u0(V)
ui(V)1 2 3
UOH
“1”
UOL
(0.3V)
阈值 UT=1.4V
理想的传输特性输出高电平输出低电平
21.4.3电压传输特性
（ 1-34）
1,输出高电平 UOH、输出低电平 UOL
UOH?2.4V UOL?0.4V 便认为合格。
典型值 UOH=3.4V UOL?0.3V 。
2,阈值电压 UT
ui<UT时，认为 ui是低电平。
ui>UT时，认为 ui是高电平。
UT=1.4V
21.4.4 主要参数
（ 1-35）
3．噪声容限电压
TTL门电路的输出高低电平不是一个值，而是一个范围。
同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为 噪声容限 。
噪声容限电压衡量抗干扰能力
（ 1-36）
0.3V
+V
1
3
b1
B1
T
R
1
i
CC
4K
1V
IL
I
4.输入低电平电流 IIL与输入高电平电流 IIH
（ 1）输入低电平电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。
（ 1-37）
3.6V
+V
1
3
b1
I
B1
IH T
R
1
i
CC
4K
A
2.1V
1.4V
（ 2）输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流
(很小 )。
（ 1-38）
5,扇出系数 与门电路输出驱动同类门的个数
+5V
R4R2
R5
T3
T4
T1
前级
T1
T1I
iH1
IiH3
IiH2
IOH
前级输出为 高电平时
（ 1-39）
+5V
R2
R1
3k
T2
R3
T1
T5
b1 c
1
前级
IOL
IiL1
IiL2
IiL3
前级输出为 低电平时
（ 1-40）
输出低电平时，流入前级的电流（灌电流）：
21 iLiLOL III
输出高电平时，前级流出的电流（拉电流）：
21 iHiHOH III
一般与非门的扇出系数为 10。
由于 IOL,IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。
（ 1-41）
6,平均传输延迟时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
平均传输延迟时间
)(21 21 pdpdpd ttt
越小越好
（ 1-42）
1,悬空的输入端相当于接高电平。
2,为了防止干扰，可将悬空的输入端接高电平。
说明
（ 1-43）
(1) 三态与非门
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
21.4.5 其它类型的 TTL门电路
（ 1-44）
1
截止
ABF?
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
（ 1-45）
0
导通 截止高阻态
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
D
E
截止
（ 1-46）
&A
B
F
E
符号输出高阻
1?E
0?E
ABF?
功能表高电平起作用
（ 1-47）
E---控制端
+5V
F
R4R2
R1
T2
R5
R3
T3
T4T
1
T5
A
B
DE
E
（ 1-48）
&A
B
F
E
符号输出高阻
0?E
1?E
ABF?
功能表低电平起作用
（ 1-49）
０
１
０
三态门主要作为 TTL电路与 总线 间的 接口电路用途：
E1,E2,E3轮流接入高电平，将不同数据（ A、
B,C）分时送至总线。
E1
E2
E3
公用总线
A
B
C
（ 1-50）
(2) 集电极开路的与非门（ OC门）
集电极悬空无 T3,T4
+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
T3 T
4
可直接带负载
（ 1-51）
&
符号
（ 1-52）
应用时输出端要接一上拉负载电阻 RL
RL
UCC+5V
F
R2
R1
3k
T2
R3
T1
T5
b1 c
1A
B
C
（ 1-53）
1,OC门可以实现“线与”即多个 输出信号相与
&
&
&
UCC
F1
F2
F3
F
F=F1F2F3
RL
普通 TTL不容许直接相连
（ 1-54）
2,负载电阻 RL和电源 UCC可以根据情况选择
&
J
+30V
220V
J
如 RL用继电器线圈（ J）替代，可以实现对其它电路的控制。
