第五章 集成触发器触发器是一种存储元件，在电路中用来 "
记忆 "电路过去的输入情况。
一个触发器具有两种稳定的状态,一个称之为 "0"状态，另一种称之为 "1"状态。在任何时刻,
触发器只处于一个稳定状态,当触发脉冲作用时,
触发器可以从一种状态翻转到另一种状态。
常用的触发器有 R–S触发器,D触发器 J – K
触发器和 T触发器。
5.1 基本 R－ S触发器基本 R－ S触发器可 由两个 "与非 "门交叉耦合组成，其逻辑图和逻辑符号如下：
& &G1
R
Q
G2
S
Q
0
1
11
0
0
Q
R S
Q
基本 R－ S触发器的输入与状态之间的逻辑关系可用触发器的功能表来描述。
R S Q(n+1) 功能说明
0 0
0 1
1 0
1 1
d
0
1
Q
不定置 0
置 1
不变基本 R－ S触发器功能表基本 R－ S触发器的次态方程为：
Q(n+1)＝ S＋ RQ
其约束条件为：
R+S=1
基本 R－ S触发器的一个重要特性：如果连续出现多个置 0或置 1信号，只有第一个置 0或置
1信号起作用。利用这一特性可消除机械开关的触点抖动。
基本 R－ S触发器也可由 "或非 "门组成。
0
00 01 11 10
0
1
RS
Q
0
Q(n+1)
d
d
0 1
11
5.2 电平触发式 触发器在数字系统中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制，为此出现了带时钟控制的 电平触发式 R－ S触发器，其逻辑图和逻辑符号如下：
& &G1
R
Q
G2
S
Q
& &
CP
G3 G4
Q
R S
Q
CP1 10
1 0
1
1
0
0
5.2.1 电平触发式 R－ S触发器当 CP为 0时，不论 R,S为何值，触发器的状态保持不变；当 CP为 1时，触发器的状态取取决于 R和 S,工作原理与 R－ S触发器相同。
电平触发式 R－ S触发器的功能表和状态表如下：
R S Q(n+1) 功能说明
0 0
0 1
1 0
1 1
Q
1
0
d
不变置 1
置 0
不定电平触发式 R－ S触发器功能表现 态
Q
次 态 Q(n+1)
0 1
0
1
0
1
1
1
d
d
0
0
RS=00 1 1 1 0
电平触发式 R－ S触发器状态表
0 1
00,10
00,01
RS
01
10
电平触发式 R－ S触发器状态 图电平触发式 R－ S触发器存在次态不能确定和 "空翻 "两个问题。
电平触发式 R－ S触发器的状态方程为：
Q(n+1)＝ S＋ RQ
R?S = 0 (约束条件 )
1
00 01 11 10
0
1
RS
Q
d
Q(n+1)
0
1
1 0
0d
1 1
5.2.2 电平触发式 D触发器如果使电平触发式钟控 R－ S触发器的 R和 S端始终处于互补状态,则可消去次态不能确定的问题,这就形成了所谓的 D触发器,其逻辑图的逻辑符号如下,
Q Q
C D0
0
1
1
1
0
0
1
1
0
1
1
0
0
& &G1
(R)
Q
G2
D
Q
& &
CP
G3 G4
(S)
当 CP=0时,D触发器的状态不变；当
CP=1时,D触发器的状态取决于 D。
D触发器的功能表和状态表如下：
D Q(n+1)
0
1
0
1
Q Q(n+1)
0
1
0
0
1
1
D＝ 0 D＝ 1
D触发器功能表 D触发器状态表
D触发器的次态方程为：
Q(n+1)＝ D
状态图为：
0 1
0
1
D
1
0
D触发器结构简单,但仍然存在 "空翻 "现象 。
实际使用的 D触发器是一种维持阻塞型 D触发器,可以防止 "空翻 "的发生 。
5.2.3 电平触发式 J－ K触发器电平触发式 J－ K触发器有两个输入端,即克服了 R－ S触发器的 "约束 "问题,使用上又比
D触发器灵活 。 其逻辑图与逻辑符号如下：
Q Q
J KC
0 1 1
1 Q
1
1
0
0
Q＝ 1
Q(n+1)=0
Q
1
1
1
0
0
& &G1
K
Q
G2
J
Q
& &
CP
G3 G4
Q(n+1)=1
＝ 0
当 CP＝ 0时,J－ K触发器的状态保持不变；
当 CP＝ 1时，
若 J=K=0,则 G3=G4=1,触发器保持原状态；
若 J=1,K=0,则 G3=1,G4=Q,使触发器置 1；
若 J=0,K=1,则 G3=Q,G4=1,使触发器置 0；
若 J=K=1,则 G3=Q,G4=Q,使触发器翻转；
J－ K触发器功能表和状态表如下：
J－ K触发器功能表
Q Q
(n+1)
0 1
0
1
0
1
0
0
1
0
1
1
JK=00 1 1 1 0
J－ K触发器状态表
J K Q(n+1) 功能说明
0 0
0 1
1 0
1 1
Q
0
1
Q
不变置 0
置 1
翻转
J－ K触发器的次态方程为：
Q(n+1)＝ JQ＋ KQ
状态图为：
0 1
00,01 JK10,11
01,11 00,10
为防止 "空翻 "，实际数字电路中使用的 J－ K
触发器是主从式集成 J－ K触发器，它使用 "前沿采样，后沿定局 "的方式，无空翻，功能较全，
使用灵活。
0
00 01 11 10
0
1
JK
Q
1
Q(n+1)
0
1
0 1
10
5.2.4 电平触发式 T触发器电平触发式 T触发器实际上是 J－ K触发器的一种特殊形式。如果把 J－ K触发器的 J－ K
端连在一起就形成了 T触发器。因此 T触发器的次态方程为,Q(n+1)＝ TQ＋ TQ
其功能表和状态表是 J－ K触发器功能表和状态表的一部分。
T触发器又称 "计数 "触发器。
5.3 主从触发式 触发器主从触发式触发器由于采用了主、从触发器结构，可以有效地防止空翻，提高了触发器的工作可靠性。
5.3.1 主从 R－ S触发器
CP′
S
Q
从触发器
S′ R′1
Q′
主触发器
CP R
S C R
Q
（ a） （ b）
主从 R－ S触发器
K JCP
& &
Q
SD
Q
& &
& &R
D
& &1
（从）
（主）
CP前沿采样，
后沿定态；无空翻现象。
J
CP
SD
RD
Q
Q
K
5.3.2 主从 J－ K触发器
5.4 边沿触发式 触发器主从触发器虽然解决空翻问题，但是在 CP＝ 1
的期间要求输入端信号状态保持不变。否则，其次态就不能按特性表来确定。如果是干扰信号混入输入端，将使触发器产生不必要的翻转，可靠性降低。
为了提高触发器的可靠性，增强抗干扰能力，人们又设计出边沿触发方式的触发器。边沿触发器方式是指只在 CP的上升沿或下降沿时刻，触发器才依据此刻的输入决定其次态。而在 CP＝ 1和 CP＝ 0期间，
输入的任何变化都不会引起触发器状态的变化。
实现边沿触发的方法有两种：一种是利用触发器内部门电路的延迟时间不同来实现；另一种是靠直流反馈原理即维持阻塞原理来实现。
5.4.1利用传输延迟的边沿触发器
RDKCP
Q
SD
S J C K R
J
65
21
3 4
S R
RDSD J CP K
Q
≥ 1
&
≥ 1
&
&&
（ a） （ b）
负沿触发 J－ K触发器置” 1”
维持线置” 1”
阻塞线置” 0”
阻塞线置” 0”
维持线
& &
Q
SD
Q
& &
CP
RD
D
& &
D
CP
SD
RD
Q
Q
5.4.2 维持阻塞 D触发器
CP上升沿将
D可靠置入，
无空翻现象。
5.5 触发器逻辑功能的转换
5.5.1由 D触发器到其他功能触发器的转换
nnnn QKQJQKQJD＝
转换电路
J
K
CP
Q1
&
& &
C
D
由 D到 J－ K触发器的转换
nnn QTQTQTD＝
nnn QTQTQTD＝
QT
CP
=1 D
C
（ a） （ b）
从 D到 T和 T′ 触发器的转换
Q
CP C
D
D＝ nQ
5.5.2由 J－ K触发器到其他功能触发器的转换
nnnnn DQQDQQDDQ )(1
DK
DJ
Q
D
CP
1
J
C
K
从 J－ K到 D触发器的转换
Q
J C K
T CP
Q
CP
“1” J
C
K
从 J－ K到 T和 T′ 触发器的转换
J＝ K＝ T
1?nQ nn QKQJ
记忆 "电路过去的输入情况。
一个触发器具有两种稳定的状态,一个称之为 "0"状态，另一种称之为 "1"状态。在任何时刻,
触发器只处于一个稳定状态,当触发脉冲作用时,
触发器可以从一种状态翻转到另一种状态。
常用的触发器有 R–S触发器,D触发器 J – K
触发器和 T触发器。
5.1 基本 R－ S触发器基本 R－ S触发器可 由两个 "与非 "门交叉耦合组成，其逻辑图和逻辑符号如下：
& &G1
R
Q
G2
S
Q
0
1
11
0
0
Q
R S
Q
基本 R－ S触发器的输入与状态之间的逻辑关系可用触发器的功能表来描述。
R S Q(n+1) 功能说明
0 0
0 1
1 0
1 1
d
0
1
Q
不定置 0
置 1
不变基本 R－ S触发器功能表基本 R－ S触发器的次态方程为：
Q(n+1)＝ S＋ RQ
其约束条件为：
R+S=1
基本 R－ S触发器的一个重要特性：如果连续出现多个置 0或置 1信号，只有第一个置 0或置
1信号起作用。利用这一特性可消除机械开关的触点抖动。
基本 R－ S触发器也可由 "或非 "门组成。
0
00 01 11 10
0
1
RS
Q
0
Q(n+1)
d
d
0 1
11
5.2 电平触发式 触发器在数字系统中，通常要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制，为此出现了带时钟控制的 电平触发式 R－ S触发器，其逻辑图和逻辑符号如下：
& &G1
R
Q
G2
S
Q
& &
CP
G3 G4
Q
R S
Q
CP1 10
1 0
1
1
0
0
5.2.1 电平触发式 R－ S触发器当 CP为 0时，不论 R,S为何值，触发器的状态保持不变；当 CP为 1时，触发器的状态取取决于 R和 S,工作原理与 R－ S触发器相同。
电平触发式 R－ S触发器的功能表和状态表如下：
R S Q(n+1) 功能说明
0 0
0 1
1 0
1 1
Q
1
0
d
不变置 1
置 0
不定电平触发式 R－ S触发器功能表现 态
Q
次 态 Q(n+1)
0 1
0
1
0
1
1
1
d
d
0
0
RS=00 1 1 1 0
电平触发式 R－ S触发器状态表
0 1
00,10
00,01
RS
01
10
电平触发式 R－ S触发器状态 图电平触发式 R－ S触发器存在次态不能确定和 "空翻 "两个问题。
电平触发式 R－ S触发器的状态方程为：
Q(n+1)＝ S＋ RQ
R?S = 0 (约束条件 )
1
00 01 11 10
0
1
RS
Q
d
Q(n+1)
0
1
1 0
0d
1 1
5.2.2 电平触发式 D触发器如果使电平触发式钟控 R－ S触发器的 R和 S端始终处于互补状态,则可消去次态不能确定的问题,这就形成了所谓的 D触发器,其逻辑图的逻辑符号如下,
Q Q
C D0
0
1
1
1
0
0
1
1
0
1
1
0
0
& &G1
(R)
Q
G2
D
Q
& &
CP
G3 G4
(S)
当 CP=0时,D触发器的状态不变；当
CP=1时,D触发器的状态取决于 D。
D触发器的功能表和状态表如下：
D Q(n+1)
0
1
0
1
Q Q(n+1)
0
1
0
0
1
1
D＝ 0 D＝ 1
D触发器功能表 D触发器状态表
D触发器的次态方程为：
Q(n+1)＝ D
状态图为：
0 1
0
1
D
1
0
D触发器结构简单,但仍然存在 "空翻 "现象 。
实际使用的 D触发器是一种维持阻塞型 D触发器,可以防止 "空翻 "的发生 。
5.2.3 电平触发式 J－ K触发器电平触发式 J－ K触发器有两个输入端,即克服了 R－ S触发器的 "约束 "问题,使用上又比
D触发器灵活 。 其逻辑图与逻辑符号如下：
Q Q
J KC
0 1 1
1 Q
1
1
0
0
Q＝ 1
Q(n+1)=0
Q
1
1
1
0
0
& &G1
K
Q
G2
J
Q
& &
CP
G3 G4
Q(n+1)=1
＝ 0
当 CP＝ 0时,J－ K触发器的状态保持不变；
当 CP＝ 1时，
若 J=K=0,则 G3=G4=1,触发器保持原状态；
若 J=1,K=0,则 G3=1,G4=Q,使触发器置 1；
若 J=0,K=1,则 G3=Q,G4=1,使触发器置 0；
若 J=K=1,则 G3=Q,G4=Q,使触发器翻转；
J－ K触发器功能表和状态表如下：
J－ K触发器功能表
Q Q
(n+1)
0 1
0
1
0
1
0
0
1
0
1
1
JK=00 1 1 1 0
J－ K触发器状态表
J K Q(n+1) 功能说明
0 0
0 1
1 0
1 1
Q
0
1
Q
不变置 0
置 1
翻转
J－ K触发器的次态方程为：
Q(n+1)＝ JQ＋ KQ
状态图为：
0 1
00,01 JK10,11
01,11 00,10
为防止 "空翻 "，实际数字电路中使用的 J－ K
触发器是主从式集成 J－ K触发器，它使用 "前沿采样，后沿定局 "的方式，无空翻，功能较全，
使用灵活。
0
00 01 11 10
0
1
JK
Q
1
Q(n+1)
0
1
0 1
10
5.2.4 电平触发式 T触发器电平触发式 T触发器实际上是 J－ K触发器的一种特殊形式。如果把 J－ K触发器的 J－ K
端连在一起就形成了 T触发器。因此 T触发器的次态方程为,Q(n+1)＝ TQ＋ TQ
其功能表和状态表是 J－ K触发器功能表和状态表的一部分。
T触发器又称 "计数 "触发器。
5.3 主从触发式 触发器主从触发式触发器由于采用了主、从触发器结构，可以有效地防止空翻，提高了触发器的工作可靠性。
5.3.1 主从 R－ S触发器
CP′
S
Q
从触发器
S′ R′1
Q′
主触发器
CP R
S C R
Q
（ a） （ b）
主从 R－ S触发器
K JCP
& &
Q
SD
Q
& &
& &R
D
& &1
（从）
（主）
CP前沿采样，
后沿定态；无空翻现象。
J
CP
SD
RD
Q
Q
K
5.3.2 主从 J－ K触发器
5.4 边沿触发式 触发器主从触发器虽然解决空翻问题，但是在 CP＝ 1
的期间要求输入端信号状态保持不变。否则，其次态就不能按特性表来确定。如果是干扰信号混入输入端，将使触发器产生不必要的翻转，可靠性降低。
为了提高触发器的可靠性，增强抗干扰能力，人们又设计出边沿触发方式的触发器。边沿触发器方式是指只在 CP的上升沿或下降沿时刻，触发器才依据此刻的输入决定其次态。而在 CP＝ 1和 CP＝ 0期间，
输入的任何变化都不会引起触发器状态的变化。
实现边沿触发的方法有两种：一种是利用触发器内部门电路的延迟时间不同来实现；另一种是靠直流反馈原理即维持阻塞原理来实现。
5.4.1利用传输延迟的边沿触发器
RDKCP
Q
SD
S J C K R
J
65
21
3 4
S R
RDSD J CP K
Q
≥ 1
&
≥ 1
&
&&
（ a） （ b）
负沿触发 J－ K触发器置” 1”
维持线置” 1”
阻塞线置” 0”
阻塞线置” 0”
维持线
& &
Q
SD
Q
& &
CP
RD
D
& &
D
CP
SD
RD
Q
Q
5.4.2 维持阻塞 D触发器
CP上升沿将
D可靠置入，
无空翻现象。
5.5 触发器逻辑功能的转换
5.5.1由 D触发器到其他功能触发器的转换
nnnn QKQJQKQJD＝
转换电路
J
K
CP
Q1
&
& &
C
D
由 D到 J－ K触发器的转换
nnn QTQTQTD＝
nnn QTQTQTD＝
QT
CP
=1 D
C
（ a） （ b）
从 D到 T和 T′ 触发器的转换
Q
CP C
D
D＝ nQ
5.5.2由 J－ K触发器到其他功能触发器的转换
nnnnn DQQDQQDDQ )(1
DK
DJ
Q
D
CP
1
J
C
K
从 J－ K到 D触发器的转换
Q
J C K
T CP
Q
CP
“1” J
C
K
从 J－ K到 T和 T′ 触发器的转换
J＝ K＝ T
1?nQ nn QKQJ
