6.3 集成寄存器寄存器是能暂时存放二进制代码的时序电路 。 在数字系统中常用寄存器暂存数据中间运行结果和指令 。
按寄存器的功能特点,可将其分为两大类,数码寄存器和移位寄存器 。
数码寄存器可以暂存一组二进制代码,在时钟脉冲的作用下,可以实现并行的数据接收,存储和传送 。 如果在寄存器的输出端增加一组缓冲器 （ 如一组三态门 ） 就可使其成为锁存器 。 常用的集成数码寄存器有 74LS175，
74LS373等 。
移位寄存器除了具有存储功能之外,还可以在时钟脉冲的作用下,对数据实现左移或右移功能,在数字系统中有着广泛的应用 。 常用的集成移位寄存器有 74LS164，
74LS194等 。
CP
D3
D0
D1
D2
D
C
R
D
C
R
D
C
R
D
C
R1
1
Q0
Q1
Q2
Q3
74LS175的逻辑图
DR
CP D0 D1 D2 D3 Q0 Q1 Q2 Q3
0
1
1
×
↑
0
×
D0
×
×
D1
×
×
D2
×
×
D3
×
0
D0
0
D1
0
D2
0
D3
保 持
DR
74LS175功能表
6.3.1 数码寄存器一．数码寄存器 74LS175
二．数码锁存器 74LS373
8Q1Q 2Q 3Q 4Q 5Q 6Q 7Q
C D C D C D C D C D C D C DC D
1
1
1D 2D 3D 4D 5D 6D 7D 8DCP
74LS373的逻辑图
△EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1
E
CP 1D~8D 1Q~8Q
1
0
0
×
↑
0
× ~×
1D~8D
× ~×
高阻
1D~8D
保持
74LS373功能表
E
6.3.2 移位寄存器一．单向移位寄存器 74LS164
Q1 Q2 Q7
DS1 DS2
D RC D RC D RC D RC
& 11
CP
Q0
QQQQ
74LS164的逻辑图
DR
DR
CP DS1 DS2 Q0 Q1 Q2 Q3 … Q7
0
1
1
1
×
0
↑
↑
×
×
1
×
×
×
×
1
0
Q0
DS2
DS1
0
Q1
Q0
Q0
0
Q2
Q1
Q1
0
Q3
Q2
Q2
…
…
…
…
0
Q7
Q6
Q6
1
1
↑
↑
0
×
×
0
0
0
Q0
Q0
Q1
Q1
Q2
Q2
…
…
Q6
Q6
75LS164功能表二．双向移位寄存器 74LS194
DRMAMB
D C R
Q0
D C R
Q1
D C R
Q2
D C R
Q3
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
&
≥1
D1D0 D2 D3 DLCP
rC
rC
CP MB MA DR D0 D1 D2 D3 DL Q0 Q1 Q2 Q3
0 × × × × × × × × × 0 0 0 0
1 0 × × × × × × × × 保 持
1
1
1
↑
↑
↑
1
0
1
1
1
0
×
dR
×
d0
×
×
d1
×
×
d2
×
×
d3
×
×
×
×
dL
d0
dR
Q1
d1
Q0
Q2
d2
Q1
Q3
d3
Q2
dL
1 × 0 0 × × × × × × 保 持
74LS194功能表并行数据输入
DR D0 D1 D2 D3 DL
MA CP
MB
Q0 Q1 Q2 Q3
74LS194
DR D0 D1 D2 D3 DL
MA CP
MB
Q0 Q1 Q2 Q3
74LS194
右 移串行输入
MA
MB
左 移串行输入
CP
并行数据输出由两片 74LS194连成的 8位双向移位寄存器
rC rC rC
集成移位寄存器的应用
1) 实现数据的串 —
在数字系统中,信息的传播通常是串行的,而处理和加工往往是并行的,因此经常要进行输入,输出的串,并转换 。
七位串入 — 并出转换电路
Q
0
Q
1
Q
2
Q
3
S
1
S
0
C
r
D
0
D
1
D
2
D
3
S
R
Q
0
Q
1
Q
2
Q
3
S
1
S
0
C
r
D
0
D
1
D
2
D
3
S
R
Q
4
Q
3
Q
2
Q
1
1
1
Q
5
Q
6
Q
7
Q
8
转 换 完 成 信 号
1
串 行 输 入
D
6
～ D
0
清 0
C P
7 4 L S 1 9 4 7 4 L S 1 9 4
1
并 行 输 出
C P C P
七位串入 — 并出状态表七位并入 — 串出转换电路
Q
0
Q
1
Q
2
Q
3
S
1
S
0
D
0
D
1
D
2
D
3
S
R
Q
0
Q
1
Q
2
Q
3
S
1
S
0
D
0
D
1
D
2
D
3
S
R
Q
0
1
&
Q
4
Q
5
Q
6
Q
7
1
C P
7 4 L S 1 9 4
7 4 L S 1 9 4
d
3
d
2
d
1
d
0
1
d
4
d
5
d
6
d
7
&
Q
1
Q
2
Q
3
串 行输 出转 换 完成 信 号
S
T
C P
C P
G
2
G
1
七位并入 — 串出状态表
2) 构成移位型计数器移位型计数器一般框图移位型计数器的状态变化顺序必须符合移位的规律，即
),.,,,2(,11111 niQQDQ inin
组 合 控 制 逻 辑
Q
1
Q
2
Q
n
n 位 移 位 寄 存 器
F
C P
① 环型计数器。
(a) 逻辑电路； (b) 完全状态图
0 1 0 0
0 0 0 1
0 0 1 01 0 0 0
1 0 1 0
0 1 0 1
1 1 1 1
0 0 0 0
1 1 0 0
0 0 1 1
0 1 1 01 0 0 1
1 1 1 0
1 0 1 1
0 1 1 11 1 0 1
( a ) ( b )
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
2
n位环型计数器由 n位移存器组成,其反馈逻辑方程为
D1=Qn。 图 (a)是由 74LS194构成的四位环型计数器,其输入方程为 SR=Q3,根据移位规律作出完全状态图如图 (b)所示 。 若电路的起始状态为 Q0Q1Q2Q3=1000,则电路中循环移位一个 1,环 ① 为 有 效 循 环 。 若 起 始 状 态 为
Q0Q1Q2Q3=1110,则电路中循环移位一个 0,环 ② 为有效循环 。 可见,四位环型计数器实际上是一个模 4 计数器 。 环型计数器结构很简单,其特点是每个时钟周期只有一个输出端为 1(或 0),因此可以直接用环型计数器的输出作为状态输出信号或节拍信号,不需要再加译码电路 。 但它的状态利用率低,n个触发器或 n位移存器只能构成 M=n的计数器,有 (2n-n)个无效状态 。
≥
1
1 0 0 0
0 0 1 0
0 1 0 00 0 0 1
1 1 1 1
0 1 1 1 1 1 1 0
0 1 0 1 1 0 1 00 0 1 1
0 1 1 0 1 1 0 0
0 0 0 0
1 0 0 1
1 0 1 1
1 1 0 1
( a ) ( b )
主
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
1 0 0 0
1
(a) 逻辑电路； (b) 完全状态图为了使环型计数器具有自启动特性,设计时要进行修正 。 它利用 74LS194 的预置功能,并进行全 0序列检测,
有效地消除了无效循环 。
② 扭环计数器 (也称循环码或约翰逊计数器 )。
n位扭环计数器由 n位移存器组成，其反馈逻辑方程为
nQD?1
n位移存器可以构成 M=2n计数器,无效状态为 (2n-2n)个 。
扭环计数器的状态按循环码的规律变化,即相邻状态之间仅有一位代码不同,因而不会产生竞争,冒险现象,且译码电路也比较简单 。
下图是由 74LS194构成的四位扭环计数器和它的状态图 。
它有一个无效循环,不能自启动 。
扭环计数器
(a) 逻辑电路； (b) 完全状态图
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1
0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0
1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1
主
( a )
( b )
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1
0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0
1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1
主
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
有自启特性的扭环计数器
Q
0
Q
1
Q
2
Q
3
S
1
S
0
S
R
7 4 L S 1 9 4
D
1
D
0
D
2
D
3
1
1 110
&
1
C P
Q0Q3=1
扭环计数器输出波形的频率比时钟频率降低了 2n倍,
所以它可以用作偶数分频器 。
,则可以构成奇数分频器,其模值为 M=2n-1。
下图是用 74LS194 构成的 7 分频电路,其态序表如下表所示,其状态变化与扭环计数器相似,但跳过了全 0 状态 。
11 nn QQD
表 7-19 M=7 分频器状态表用 74LS194 构成的 7 分频电路
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
&
按寄存器的功能特点,可将其分为两大类,数码寄存器和移位寄存器 。
数码寄存器可以暂存一组二进制代码,在时钟脉冲的作用下,可以实现并行的数据接收,存储和传送 。 如果在寄存器的输出端增加一组缓冲器 （ 如一组三态门 ） 就可使其成为锁存器 。 常用的集成数码寄存器有 74LS175，
74LS373等 。
移位寄存器除了具有存储功能之外,还可以在时钟脉冲的作用下,对数据实现左移或右移功能,在数字系统中有着广泛的应用 。 常用的集成移位寄存器有 74LS164，
74LS194等 。
CP
D3
D0
D1
D2
D
C
R
D
C
R
D
C
R
D
C
R1
1
Q0
Q1
Q2
Q3
74LS175的逻辑图
DR
CP D0 D1 D2 D3 Q0 Q1 Q2 Q3
0
1
1
×
↑
0
×
D0
×
×
D1
×
×
D2
×
×
D3
×
0
D0
0
D1
0
D2
0
D3
保 持
DR
74LS175功能表
6.3.1 数码寄存器一．数码寄存器 74LS175
二．数码锁存器 74LS373
8Q1Q 2Q 3Q 4Q 5Q 6Q 7Q
C D C D C D C D C D C D C DC D
1
1
1D 2D 3D 4D 5D 6D 7D 8DCP
74LS373的逻辑图
△EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1 △EN 1
E
CP 1D~8D 1Q~8Q
1
0
0
×
↑
0
× ~×
1D~8D
× ~×
高阻
1D~8D
保持
74LS373功能表
E
6.3.2 移位寄存器一．单向移位寄存器 74LS164
Q1 Q2 Q7
DS1 DS2
D RC D RC D RC D RC
& 11
CP
Q0
QQQQ
74LS164的逻辑图
DR
DR
CP DS1 DS2 Q0 Q1 Q2 Q3 … Q7
0
1
1
1
×
0
↑
↑
×
×
1
×
×
×
×
1
0
Q0
DS2
DS1
0
Q1
Q0
Q0
0
Q2
Q1
Q1
0
Q3
Q2
Q2
…
…
…
…
0
Q7
Q6
Q6
1
1
↑
↑
0
×
×
0
0
0
Q0
Q0
Q1
Q1
Q2
Q2
…
…
Q6
Q6
75LS164功能表二．双向移位寄存器 74LS194
DRMAMB
D C R
Q0
D C R
Q1
D C R
Q2
D C R
Q3
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
&
≥ 1
&
≥1
D1D0 D2 D3 DLCP
rC
rC
CP MB MA DR D0 D1 D2 D3 DL Q0 Q1 Q2 Q3
0 × × × × × × × × × 0 0 0 0
1 0 × × × × × × × × 保 持
1
1
1
↑
↑
↑
1
0
1
1
1
0
×
dR
×
d0
×
×
d1
×
×
d2
×
×
d3
×
×
×
×
dL
d0
dR
Q1
d1
Q0
Q2
d2
Q1
Q3
d3
Q2
dL
1 × 0 0 × × × × × × 保 持
74LS194功能表并行数据输入
DR D0 D1 D2 D3 DL
MA CP
MB
Q0 Q1 Q2 Q3
74LS194
DR D0 D1 D2 D3 DL
MA CP
MB
Q0 Q1 Q2 Q3
74LS194
右 移串行输入
MA
MB
左 移串行输入
CP
并行数据输出由两片 74LS194连成的 8位双向移位寄存器
rC rC rC
集成移位寄存器的应用
1) 实现数据的串 —
在数字系统中,信息的传播通常是串行的,而处理和加工往往是并行的,因此经常要进行输入,输出的串,并转换 。
七位串入 — 并出转换电路
Q
0
Q
1
Q
2
Q
3
S
1
S
0
C
r
D
0
D
1
D
2
D
3
S
R
Q
0
Q
1
Q
2
Q
3
S
1
S
0
C
r
D
0
D
1
D
2
D
3
S
R
Q
4
Q
3
Q
2
Q
1
1
1
Q
5
Q
6
Q
7
Q
8
转 换 完 成 信 号
1
串 行 输 入
D
6
～ D
0
清 0
C P
7 4 L S 1 9 4 7 4 L S 1 9 4
1
并 行 输 出
C P C P
七位串入 — 并出状态表七位并入 — 串出转换电路
Q
0
Q
1
Q
2
Q
3
S
1
S
0
D
0
D
1
D
2
D
3
S
R
Q
0
Q
1
Q
2
Q
3
S
1
S
0
D
0
D
1
D
2
D
3
S
R
Q
0
1
&
Q
4
Q
5
Q
6
Q
7
1
C P
7 4 L S 1 9 4
7 4 L S 1 9 4
d
3
d
2
d
1
d
0
1
d
4
d
5
d
6
d
7
&
Q
1
Q
2
Q
3
串 行输 出转 换 完成 信 号
S
T
C P
C P
G
2
G
1
七位并入 — 串出状态表
2) 构成移位型计数器移位型计数器一般框图移位型计数器的状态变化顺序必须符合移位的规律，即
),.,,,2(,11111 niQQDQ inin
组 合 控 制 逻 辑
Q
1
Q
2
Q
n
n 位 移 位 寄 存 器
F
C P
① 环型计数器。
(a) 逻辑电路； (b) 完全状态图
0 1 0 0
0 0 0 1
0 0 1 01 0 0 0
1 0 1 0
0 1 0 1
1 1 1 1
0 0 0 0
1 1 0 0
0 0 1 1
0 1 1 01 0 0 1
1 1 1 0
1 0 1 1
0 1 1 11 1 0 1
( a ) ( b )
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
2
n位环型计数器由 n位移存器组成,其反馈逻辑方程为
D1=Qn。 图 (a)是由 74LS194构成的四位环型计数器,其输入方程为 SR=Q3,根据移位规律作出完全状态图如图 (b)所示 。 若电路的起始状态为 Q0Q1Q2Q3=1000,则电路中循环移位一个 1,环 ① 为 有 效 循 环 。 若 起 始 状 态 为
Q0Q1Q2Q3=1110,则电路中循环移位一个 0,环 ② 为有效循环 。 可见,四位环型计数器实际上是一个模 4 计数器 。 环型计数器结构很简单,其特点是每个时钟周期只有一个输出端为 1(或 0),因此可以直接用环型计数器的输出作为状态输出信号或节拍信号,不需要再加译码电路 。 但它的状态利用率低,n个触发器或 n位移存器只能构成 M=n的计数器,有 (2n-n)个无效状态 。
≥
1
1 0 0 0
0 0 1 0
0 1 0 00 0 0 1
1 1 1 1
0 1 1 1 1 1 1 0
0 1 0 1 1 0 1 00 0 1 1
0 1 1 0 1 1 0 0
0 0 0 0
1 0 0 1
1 0 1 1
1 1 0 1
( a ) ( b )
主
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
1 0 0 0
1
(a) 逻辑电路； (b) 完全状态图为了使环型计数器具有自启动特性,设计时要进行修正 。 它利用 74LS194 的预置功能,并进行全 0序列检测,
有效地消除了无效循环 。
② 扭环计数器 (也称循环码或约翰逊计数器 )。
n位扭环计数器由 n位移存器组成，其反馈逻辑方程为
nQD?1
n位移存器可以构成 M=2n计数器,无效状态为 (2n-2n)个 。
扭环计数器的状态按循环码的规律变化,即相邻状态之间仅有一位代码不同,因而不会产生竞争,冒险现象,且译码电路也比较简单 。
下图是由 74LS194构成的四位扭环计数器和它的状态图 。
它有一个无效循环,不能自启动 。
扭环计数器
(a) 逻辑电路； (b) 完全状态图
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1
0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0
1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1
主
( a )
( b )
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1
0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0
1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1
主
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
1
有自启特性的扭环计数器
Q
0
Q
1
Q
2
Q
3
S
1
S
0
S
R
7 4 L S 1 9 4
D
1
D
0
D
2
D
3
1
1 110
&
1
C P
Q0Q3=1
扭环计数器输出波形的频率比时钟频率降低了 2n倍,
所以它可以用作偶数分频器 。
,则可以构成奇数分频器,其模值为 M=2n-1。
下图是用 74LS194 构成的 7 分频电路,其态序表如下表所示,其状态变化与扭环计数器相似,但跳过了全 0 状态 。
11 nn QQD
表 7-19 M=7 分频器状态表用 74LS194 构成的 7 分频电路
S
1
S
0
S
L
D
3
D
2
D
1
D
0
C
r
7 4 L S 1 9 4
C P
S
R
C P
Q
0
Q
1
Q
2
Q
3
0
1
&
