第 7章 时序逻辑设计原理 (二 )
数字逻辑设计及应用
锁存器和触发器
同步时序分析
同步时序设计边沿 J-K触发器
Q* = D = J·Q’ + K’·Q
时钟上升沿（正边沿）有效不会出现,箝位,现象
J
K
CLK
Q
QL
D Q
CLK
T触发器在每个时钟脉冲有效沿都会改变状态（翻转）
Q
QT
T（ toggle）
触发器
EN Q
T Q
具有使能端的
T触发器
T
Q
利用 D,J-K触发器实现 T触发器
利用 D触发器实现
D,Q* = D
T,Q* = Q’
D = Q’
利用 J-K触发器实现
JK,Q* = J·Q’ + K’·Q
T,Q* = Q’
J = K = 1
T
Q
QN
D Q
CLK Q
T
Q
QN
J Q
CLK
K Q
1
具有使能端的 T触发器的可能电路
T,Q* = EN·Q’ + EN’·Q
0
1
EN
维持 Q
翻转 Q’
Q*
功能表
JK,Q* = J·Q’ + K’·Q
D,Q* = D
其他结构的触发器维持阻塞结构利用门电路传输延迟时间的边沿 J-K触发器
J
CLK
K QL
Q
PRL
CLRL
CLK
D
Q
QL
锁存器与触发器小结
锁存器和触发器
—— 电平有效和边沿有效的区别
按照逻辑功能的不同特点，通常可分为
S-R触发器（锁存器）
D触发器（锁存器）
J-K触发器
T触发器每种触发器的功能表特征方程状态图
S-R触发器（锁存器）
S
C
R
Q
Q
时钟 S-R锁存器
0 0
0 1
1 0
1 1
S R
维持清 0
置 1
0*
Q
功 能 表
0 0
0 1
1 0
1 1
S R
维持清 0
置 1
1*
Q
功 能 表主从 S-R触发器
S
C
R
Q
Q
1 1
1 0
0 1
0 0
SL RL
维持清 0
置 1
1*
Q
0
1*
0
基本 S-R锁存器
S Q
R Q
（或非门）
S Q
R Q
（与非门）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S_L R_L
1*
1*
1
1
0
0
0
1
Qn Qn+1
低电平有效 S-R锁存器状态转移真值表
1
1 0
0
0
1
0
1
00 01 11 10Qn
S_LR_LQn+1
Q* = S_L’ + R_L·Q
= S+ R’·Q
约束条件,S_L + R_L = 1
(二者不能同时为 0)
S’+R’=1? S·R=0
特征方程
Q* = S+ R’·Q
S·R=0（ 约束条件）
S-R触发器（锁存器）
0 0
0 1
1 0
1 1
S R
维持
0
1
1*
Q
功能表状态图
0 1
S=1,R=0
S=0,R=1
S=X
R=0
S=0
R=X
特征方程
Q* = S+ R’·Q
S·R=0（ 约束条件）
J-K触发器
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
J K
0
1
0
0
1
1
1
0
Qn Qn+1
状态转移真值表维持清 0
置 1
翻转
0
0
0 1
1 1
1
0
0
1
00 01 11 10Qn
JKQn+1
特征方程
Q* = J·Q’ + K’·Q
J-K触发器
0 0
0 1
1 0
1 1
J K
维持清 0
置 1
翻转
Q*
功能表特征方程
Q* = J·Q’ + K’·Q
状态图
0 1
J=1,K=X
J=X,K=1
J=X
K=0
J=0
K=X
状态图
D触发器（锁存器）
特征方程,Q* = D
0 1
D=1
D=0
D=1D=0
有使能端得 D触发器,Q* = EN·D + EN’·Q
T触发器特征方程,Q* = Q’
Q
QT
有使能端的 T触发器：
Q* = EN·Q’ + EN’·Q
EN Q
T Q
说明：
传统中文教材中认为
T 触发器的特征方程为：
Q* = T·Q’ + T’·Q
不同类型触发器间的相互转换利用 D触发器实现
S-R触发器
J-K触发器
T触发器利用 J-K触发器实现
S-R触发器
D触发器
T触发器关于电路结构和逻辑功能
同一逻辑功能的触发器可用不同电路结构实现
主从结构的 D触发器、维持阻塞结构的 D触发器
用同一电路结构可做成不同逻辑功能的触发器
维持阻塞结构的,D触发器,J-K触发器电路构成的不同形式 下一状态 Q* 与现态 Q及输入之间在稳态下的逻辑关系动态参数
—— 保证触发器在工作时能可靠翻转
锁存器的动态参数
输入信号宽度,tW ≥ 2tpd
传输延迟时间,tPLH / tPHL
从输入信号到达，到触发器输出新态稳定建立与非,tPLH = tpd,tPHL = 2tpd
或非,tPLH = 2tpd,tPHL = tpd
说明,tpd表示一个门的延迟时间触发器的动态参数
建立时间 tset
输入信号应先于时钟信号到达的时间
保持时间 thold
时钟信号到达后，输入信号需要保持的时间
最高时钟频率 fmax
为保证触发器可靠翻转，时钟脉冲必须满足的参数
传输延迟时间 tpHL/tpLH
从时钟脉冲触发边沿算起，到触发器建立起新状态时序逻辑电路的分析和设计时序逻辑电路
反馈时序电路 （ feedback sequential circuit）
采用,门电路＋反馈回路,实现记忆功能
状态机 （ state machine）
用触发器构造电路，用时钟控制状态转换
CLK
tper
tH tL 周期,t
per 频率,1/tper
占空比,tH/tper,tL/tper
—— 有限状态机（ finite-state machine）
概念：时钟周期、时钟频率、占空比、时钟触发沿时序逻辑电路结构下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态下一状态,F（ 当前状态，输入）
输出,G（ 当前状态，输入）
组合电路状态存储器：由激励信号得到下一状态激励方程驱动方程输出方程转移方程
—— 状态机结构时序逻辑电路
同步 时序电路
异步 时序电路
—— 时钟同步状态机存储元件状态的变化是在同一时钟信号操作下同时发生的存储元件状态的变化不是同时发生的
Mealy型
Moore型输出信号取决于存储电路状态和输入信号输出信号仅取决于存储电路状态下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态 输出流水线存储器时钟
Moore机：输出只与状态有关
Mealy机：输出取决于状态和输入输出
7.3 时钟同步状态机分析
基本步骤：
确定下一状态函数 F 和输出函数 G
将 F代入触发器的特征方程得到下一状态 Q*
利用 Q*,G构造状态 /输出表
画出状态图、波形图（可选）
检查电路是否可以自启动
描述电路功能
clocked synchronous state machine
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
当前状态激励输出输入时钟信号下一状态逻辑 产生激励信号 状态存储器 输出逻辑例：时钟同步状态机（ D触发器）
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
1、由电路得到激励方程
D0 = Q0·EN’ + Q0’·EN
D1 = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN
2、由电路得到输出方程
MAX = Q1·Q0·EN
3、由激励方程和触发器特征方程得到转移方程（状态方程）
D触发器特征方程,Q* = D
Q0* = Q0·EN’ + Q0’·EN
Q1* = Q1·EN’ + Q1’·Q0·EN
+ Q1·Q0’·EN
4、由转移方程和输出方程得到状态 /输出表
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
0
0
0
0
0
0
0
0
1
状态转换表
EN Q1 Q0 Q1* Q0* MAX
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q0* = Q0·EN’ + Q0’·EN
Q1* = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN
MAX = Q1·Q0·EN
S
0 0
0 1
1 0
1 1
EN
0 1
00,0
01,0
10,0
11,0
01,0
10,0
11,0
00,1
Q1*Q0*,MAXQ1Q0
5、画状态图
00
EN=0
MAX=0 01EN=1
MAX=0
EN=1
MAX=1
EN=0
MAX=0
EN=0
MAX=0
EN=0
MAX=0
11 EN=1MAX=0 10
EN=1
MAX=0
逻辑功能描述：具有使能端 EN的 2位二进制加法计数器电路输出与输入有关（ EN） —— Mealy机
S
0 0
0 1
1 0
1 1
EN
0 1
00,0
01,0
10,0
11,0
01,0
10,0
11,0
00,1
Q1*Q0*,MAXQ1Q0
6、画时序图
transition
table
state table state/output
table
说 明
可以给每个状态命名
通常用 S表示当前状态,S*表示下一状态
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
Mealy机 Moore机
MAXS
MAXS
=Q1·Q0
对应的 Moore机的状态表和状态图状态机的定时图
Y = X· Q2 ·Q1
J1 = (X’· Q2’)’
K1 = (X· Q2’)’
J2 = X’· Q1
K2 = (X’·Q1’)’
1、由电路得到激励方程
2、由电路得到输出方程
CP
X Y
J Q
CLK
K Q
&
&
& &
J Q
CLK
K Q
&&
FF1 FF2
= X+Q2
例：时钟同步状态机分析（ J-K触发器）
3、得到状态转换方程
J-K触发器特征方程为,Q* = J·Q’ + K’·Q
Q1* = J1·Q1’ + K1’·Q1 = (X+Q2)·Q1’ + X· Q2’·Q1
= Q2·Q 1’ + X·Q1’ + X·Q2’·Q 1
= X’·Q1·Q2’+ X’·Q1’·Q2Q2* = J2·Q2’ + K2’·Q2
Y = X· Q2 ·Q1
J1 = (X’· Q2’)’
K1 = (X· Q2’)’
J2 = X’· Q1
K2 = (X’·Q1’)’
1、由电路得到激励方程
2、由电路得到输出方程
= X+Q2
4、由状态方程和输出方程列状态转换表
Q1* = Q2·Q 1’ + X·Q1’ + X·Q2’·Q 1
Q2*= X’·Q1·Q2’+ X’·Q1’·Q2
Y = X· Q2 ·Q1
0
0
1
0
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
状态转换表
X Q2 Q1 Q2* Q1* Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S
0 0
0 1
1 0
1 1
X
0 1
00,0
10,0
11,0
00,0
01,0
01,0
01,0
00,1
Q2*Q1*,YQ2Q1
X’· 2’ 1 X’· 2· Q1’
00
1/00/0
5、画状态图
S
0 0
0 1
1 0
1 1
X
0 1
00,0
10,0
11,0
00,0
01,0
01,0
01,0
00,1
Q2*Q1*,YQ2Q1
01
1/0 1/0
10
0/0
11
0/0
0/0
1/1
X/Y
状态 00：开始判断状态 01：输入一个 1
状态 10：连续输入 10
状态 11：连续输入 100
逻辑功能,1001序列检测器输入端连续输入 1001时，输出 1
练习：同步时钟状态机分析
1
1、
2、
1
Y = Q2 ·Q3
练习 1
J1 = (Q2·Q3)’
K1 = 1
J2 = Q1
K2 = (Q1’·Q3’)’
J3 = Q1·Q2
K3 = Q2
1、由电路得到激励方程
2、由电路得到输出方程
Y = Q2 ·Q3
J1 = (Q2·Q3)’
K1 = 1
J2 = Q1
K2 = (Q1’·Q3’)’
J3 = Q1·Q2
K3 = Q2
1、由电路得到激励方程
2、由电路得到输出方程
3、得到状态转换方程
J-K触发器特征方程为,Q* = J·Q’ + K’·Q
Q1* = J1·Q1’ + K1’·Q1
Q2* = J2·Q2’ + K2’·Q2
Q3* = J3·Q3’ + K3’·Q3
= (Q2·Q3)’·Q1’
= Q1·Q2’ + Q1’·Q3’·Q2
= Q1·Q2·Q3’ + Q2’·Q3
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
4、列状态转换表
Q1* = (Q2·Q3)’·Q1’
Q2* = Q1·Q2’ + Q1’·Q3’·Q2
Q3* = Q1·Q2·Q3’ + Q2’·Q3
Y = Q2 ·Q3
Q1* = Q3’·Q1’ + Q2’·Q1’
Q2* = Q2’· Q1 + Q3’·Q2 · Q1’
Q3* = Q3’·Q2·Q1 + Q3·Q2’
Y = Q3 ·Q2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y*
1*2*3 QQQ123 QQQ
0
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y*
1*2*3 QQQ123 QQQ
0
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
4、列状态转换表
5、画状态转换图
000/0
Q3Q2Q1/Y 010/0
011/0100/0
101/0
110/1 001/0
111/1
逻辑功能描述：
能自启动的模 7 加法计数器，对时钟信号计数，输出为进位脉冲自启动的
6、画时序图（可选） 注意是主从 J-K触发器练习 2
1、列驱动方程、状态方程、输出方程
D1 = Q1’
D2 = A?Q1?Q2
Q1* = D1 = Q1’
Q2* = D2 = A?Q1?Q2
Y = A’·Q2·Q 1 + A·Q2’·Q1’
2、列状态转换表
A Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q2* Q1* Y
0 1 0
1 0 0
1 1 0
0 0 1
1 1 1
0 0 0
0 1 0
1 0 0
Q1* = Q1’
Q2* = A?Q1?Q2
Y = A’·Q2·Q 1 + A·Q2’·Q1’
S
0 0
0 1
1 0
1 1
A
0 1
01,0
10,0
11,0
00,1
11,1
00,0
01,0
10,0
Q2*Q1*,YQ2Q1
3、画状态转换图
S
0 0
0 1
1 0
1 1
A
0 1
01,0
10,0
11,0
00,1
11,1
00,0
01,0
10,0
Q2*Q1*,YQ2Q1
功能描述：可逆计数器
A=0加法,A=1减法
数字逻辑设计及应用
锁存器和触发器
同步时序分析
同步时序设计边沿 J-K触发器
Q* = D = J·Q’ + K’·Q
时钟上升沿（正边沿）有效不会出现,箝位,现象
J
K
CLK
Q
QL
D Q
CLK
T触发器在每个时钟脉冲有效沿都会改变状态（翻转）
Q
QT
T（ toggle）
触发器
EN Q
T Q
具有使能端的
T触发器
T
Q
利用 D,J-K触发器实现 T触发器
利用 D触发器实现
D,Q* = D
T,Q* = Q’
D = Q’
利用 J-K触发器实现
JK,Q* = J·Q’ + K’·Q
T,Q* = Q’
J = K = 1
T
Q
QN
D Q
CLK Q
T
Q
QN
J Q
CLK
K Q
1
具有使能端的 T触发器的可能电路
T,Q* = EN·Q’ + EN’·Q
0
1
EN
维持 Q
翻转 Q’
Q*
功能表
JK,Q* = J·Q’ + K’·Q
D,Q* = D
其他结构的触发器维持阻塞结构利用门电路传输延迟时间的边沿 J-K触发器
J
CLK
K QL
Q
PRL
CLRL
CLK
D
Q
QL
锁存器与触发器小结
锁存器和触发器
—— 电平有效和边沿有效的区别
按照逻辑功能的不同特点，通常可分为
S-R触发器（锁存器）
D触发器（锁存器）
J-K触发器
T触发器每种触发器的功能表特征方程状态图
S-R触发器（锁存器）
S
C
R
Q
Q
时钟 S-R锁存器
0 0
0 1
1 0
1 1
S R
维持清 0
置 1
0*
Q
功 能 表
0 0
0 1
1 0
1 1
S R
维持清 0
置 1
1*
Q
功 能 表主从 S-R触发器
S
C
R
Q
Q
1 1
1 0
0 1
0 0
SL RL
维持清 0
置 1
1*
Q
0
1*
0
基本 S-R锁存器
S Q
R Q
（或非门）
S Q
R Q
（与非门）
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S_L R_L
1*
1*
1
1
0
0
0
1
Qn Qn+1
低电平有效 S-R锁存器状态转移真值表
1
1 0
0
0
1
0
1
00 01 11 10Qn
S_LR_LQn+1
Q* = S_L’ + R_L·Q
= S+ R’·Q
约束条件,S_L + R_L = 1
(二者不能同时为 0)
S’+R’=1? S·R=0
特征方程
Q* = S+ R’·Q
S·R=0（ 约束条件）
S-R触发器（锁存器）
0 0
0 1
1 0
1 1
S R
维持
0
1
1*
Q
功能表状态图
0 1
S=1,R=0
S=0,R=1
S=X
R=0
S=0
R=X
特征方程
Q* = S+ R’·Q
S·R=0（ 约束条件）
J-K触发器
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
J K
0
1
0
0
1
1
1
0
Qn Qn+1
状态转移真值表维持清 0
置 1
翻转
0
0
0 1
1 1
1
0
0
1
00 01 11 10Qn
JKQn+1
特征方程
Q* = J·Q’ + K’·Q
J-K触发器
0 0
0 1
1 0
1 1
J K
维持清 0
置 1
翻转
Q*
功能表特征方程
Q* = J·Q’ + K’·Q
状态图
0 1
J=1,K=X
J=X,K=1
J=X
K=0
J=0
K=X
状态图
D触发器（锁存器）
特征方程,Q* = D
0 1
D=1
D=0
D=1D=0
有使能端得 D触发器,Q* = EN·D + EN’·Q
T触发器特征方程,Q* = Q’
Q
QT
有使能端的 T触发器：
Q* = EN·Q’ + EN’·Q
EN Q
T Q
说明：
传统中文教材中认为
T 触发器的特征方程为：
Q* = T·Q’ + T’·Q
不同类型触发器间的相互转换利用 D触发器实现
S-R触发器
J-K触发器
T触发器利用 J-K触发器实现
S-R触发器
D触发器
T触发器关于电路结构和逻辑功能
同一逻辑功能的触发器可用不同电路结构实现
主从结构的 D触发器、维持阻塞结构的 D触发器
用同一电路结构可做成不同逻辑功能的触发器
维持阻塞结构的,D触发器,J-K触发器电路构成的不同形式 下一状态 Q* 与现态 Q及输入之间在稳态下的逻辑关系动态参数
—— 保证触发器在工作时能可靠翻转
锁存器的动态参数
输入信号宽度,tW ≥ 2tpd
传输延迟时间,tPLH / tPHL
从输入信号到达，到触发器输出新态稳定建立与非,tPLH = tpd,tPHL = 2tpd
或非,tPLH = 2tpd,tPHL = tpd
说明,tpd表示一个门的延迟时间触发器的动态参数
建立时间 tset
输入信号应先于时钟信号到达的时间
保持时间 thold
时钟信号到达后，输入信号需要保持的时间
最高时钟频率 fmax
为保证触发器可靠翻转，时钟脉冲必须满足的参数
传输延迟时间 tpHL/tpLH
从时钟脉冲触发边沿算起，到触发器建立起新状态时序逻辑电路的分析和设计时序逻辑电路
反馈时序电路 （ feedback sequential circuit）
采用,门电路＋反馈回路,实现记忆功能
状态机 （ state machine）
用触发器构造电路，用时钟控制状态转换
CLK
tper
tH tL 周期,t
per 频率,1/tper
占空比,tH/tper,tL/tper
—— 有限状态机（ finite-state machine）
概念：时钟周期、时钟频率、占空比、时钟触发沿时序逻辑电路结构下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态下一状态,F（ 当前状态，输入）
输出,G（ 当前状态，输入）
组合电路状态存储器：由激励信号得到下一状态激励方程驱动方程输出方程转移方程
—— 状态机结构时序逻辑电路
同步 时序电路
异步 时序电路
—— 时钟同步状态机存储元件状态的变化是在同一时钟信号操作下同时发生的存储元件状态的变化不是同时发生的
Mealy型
Moore型输出信号取决于存储电路状态和输入信号输出信号仅取决于存储电路状态下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态下一状态逻辑
F
状态存储器时钟输出逻辑
G
输入输出时钟信号激励 当前状态 输出流水线存储器时钟
Moore机：输出只与状态有关
Mealy机：输出取决于状态和输入输出
7.3 时钟同步状态机分析
基本步骤：
确定下一状态函数 F 和输出函数 G
将 F代入触发器的特征方程得到下一状态 Q*
利用 Q*,G构造状态 /输出表
画出状态图、波形图（可选）
检查电路是否可以自启动
描述电路功能
clocked synchronous state machine
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
当前状态激励输出输入时钟信号下一状态逻辑 产生激励信号 状态存储器 输出逻辑例：时钟同步状态机（ D触发器）
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
1、由电路得到激励方程
D0 = Q0·EN’ + Q0’·EN
D1 = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN
2、由电路得到输出方程
MAX = Q1·Q0·EN
3、由激励方程和触发器特征方程得到转移方程（状态方程）
D触发器特征方程,Q* = D
Q0* = Q0·EN’ + Q0’·EN
Q1* = Q1·EN’ + Q1’·Q0·EN
+ Q1·Q0’·EN
4、由转移方程和输出方程得到状态 /输出表
0
0
1
1
0
1
1
0
0
1
0
1
1
0
1
0
0
0
0
0
0
0
0
1
状态转换表
EN Q1 Q0 Q1* Q0* MAX
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q0* = Q0·EN’ + Q0’·EN
Q1* = Q1·EN’ + Q1’·Q0·EN + Q1·Q0’·EN
MAX = Q1·Q0·EN
S
0 0
0 1
1 0
1 1
EN
0 1
00,0
01,0
10,0
11,0
01,0
10,0
11,0
00,1
Q1*Q0*,MAXQ1Q0
5、画状态图
00
EN=0
MAX=0 01EN=1
MAX=0
EN=1
MAX=1
EN=0
MAX=0
EN=0
MAX=0
EN=0
MAX=0
11 EN=1MAX=0 10
EN=1
MAX=0
逻辑功能描述：具有使能端 EN的 2位二进制加法计数器电路输出与输入有关（ EN） —— Mealy机
S
0 0
0 1
1 0
1 1
EN
0 1
00,0
01,0
10,0
11,0
01,0
10,0
11,0
00,1
Q1*Q0*,MAXQ1Q0
6、画时序图
transition
table
state table state/output
table
说 明
可以给每个状态命名
通常用 S表示当前状态,S*表示下一状态
EN
EN’
Q0
Q0’
Q1
Q1’
EN
MAX
Q0
Q1
CLK
D0
D1
Mealy机 Moore机
MAXS
MAXS
=Q1·Q0
对应的 Moore机的状态表和状态图状态机的定时图
Y = X· Q2 ·Q1
J1 = (X’· Q2’)’
K1 = (X· Q2’)’
J2 = X’· Q1
K2 = (X’·Q1’)’
1、由电路得到激励方程
2、由电路得到输出方程
CP
X Y
J Q
CLK
K Q
&
&
& &
J Q
CLK
K Q
&&
FF1 FF2
= X+Q2
例：时钟同步状态机分析（ J-K触发器）
3、得到状态转换方程
J-K触发器特征方程为,Q* = J·Q’ + K’·Q
Q1* = J1·Q1’ + K1’·Q1 = (X+Q2)·Q1’ + X· Q2’·Q1
= Q2·Q 1’ + X·Q1’ + X·Q2’·Q 1
= X’·Q1·Q2’+ X’·Q1’·Q2Q2* = J2·Q2’ + K2’·Q2
Y = X· Q2 ·Q1
J1 = (X’· Q2’)’
K1 = (X· Q2’)’
J2 = X’· Q1
K2 = (X’·Q1’)’
1、由电路得到激励方程
2、由电路得到输出方程
= X+Q2
4、由状态方程和输出方程列状态转换表
Q1* = Q2·Q 1’ + X·Q1’ + X·Q2’·Q 1
Q2*= X’·Q1·Q2’+ X’·Q1’·Q2
Y = X· Q2 ·Q1
0
0
1
0
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
1
状态转换表
X Q2 Q1 Q2* Q1* Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
S
0 0
0 1
1 0
1 1
X
0 1
00,0
10,0
11,0
00,0
01,0
01,0
01,0
00,1
Q2*Q1*,YQ2Q1
X’· 2’ 1 X’· 2· Q1’
00
1/00/0
5、画状态图
S
0 0
0 1
1 0
1 1
X
0 1
00,0
10,0
11,0
00,0
01,0
01,0
01,0
00,1
Q2*Q1*,YQ2Q1
01
1/0 1/0
10
0/0
11
0/0
0/0
1/1
X/Y
状态 00：开始判断状态 01：输入一个 1
状态 10：连续输入 10
状态 11：连续输入 100
逻辑功能,1001序列检测器输入端连续输入 1001时，输出 1
练习：同步时钟状态机分析
1
1、
2、
1
Y = Q2 ·Q3
练习 1
J1 = (Q2·Q3)’
K1 = 1
J2 = Q1
K2 = (Q1’·Q3’)’
J3 = Q1·Q2
K3 = Q2
1、由电路得到激励方程
2、由电路得到输出方程
Y = Q2 ·Q3
J1 = (Q2·Q3)’
K1 = 1
J2 = Q1
K2 = (Q1’·Q3’)’
J3 = Q1·Q2
K3 = Q2
1、由电路得到激励方程
2、由电路得到输出方程
3、得到状态转换方程
J-K触发器特征方程为,Q* = J·Q’ + K’·Q
Q1* = J1·Q1’ + K1’·Q1
Q2* = J2·Q2’ + K2’·Q2
Q3* = J3·Q3’ + K3’·Q3
= (Q2·Q3)’·Q1’
= Q1·Q2’ + Q1’·Q3’·Q2
= Q1·Q2·Q3’ + Q2’·Q3
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
4、列状态转换表
Q1* = (Q2·Q3)’·Q1’
Q2* = Q1·Q2’ + Q1’·Q3’·Q2
Q3* = Q1·Q2·Q3’ + Q2’·Q3
Y = Q2 ·Q3
Q1* = Q3’·Q1’ + Q2’·Q1’
Q2* = Q2’· Q1 + Q3’·Q2 · Q1’
Q3* = Q3’·Q2·Q1 + Q3·Q2’
Y = Q3 ·Q2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y*
1*2*3 QQQ123 QQQ
0
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
0
0
1
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Y*
1*2*3 QQQ123 QQQ
0
1
1
0
1
0
0
0
1
0
1
0
1
0
0
0
4、列状态转换表
5、画状态转换图
000/0
Q3Q2Q1/Y 010/0
011/0100/0
101/0
110/1 001/0
111/1
逻辑功能描述：
能自启动的模 7 加法计数器，对时钟信号计数，输出为进位脉冲自启动的
6、画时序图（可选） 注意是主从 J-K触发器练习 2
1、列驱动方程、状态方程、输出方程
D1 = Q1’
D2 = A?Q1?Q2
Q1* = D1 = Q1’
Q2* = D2 = A?Q1?Q2
Y = A’·Q2·Q 1 + A·Q2’·Q1’
2、列状态转换表
A Q2 Q1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
Q2* Q1* Y
0 1 0
1 0 0
1 1 0
0 0 1
1 1 1
0 0 0
0 1 0
1 0 0
Q1* = Q1’
Q2* = A?Q1?Q2
Y = A’·Q2·Q 1 + A·Q2’·Q1’
S
0 0
0 1
1 0
1 1
A
0 1
01,0
10,0
11,0
00,1
11,1
00,0
01,0
10,0
Q2*Q1*,YQ2Q1
3、画状态转换图
S
0 0
0 1
1 0
1 1
A
0 1
01,0
10,0
11,0
00,1
11,1
00,0
01,0
10,0
Q2*Q1*,YQ2Q1
功能描述：可逆计数器
A=0加法,A=1减法
