第 3章 数字 (门 )电路 (B)
介绍数字门电路中的电气知识数字逻辑设计及应用
3.6 CMOS动态电气特性考虑两个方面：
速度
功耗转换时间（ transition time）
传播延迟（ propagation delay）
静态功耗（ static power dissipation）
动态功耗（ dynamic power dissipation）
3.7 其他 CMOS输入输出结构
传输门 当 EN = 0,EN_L = 1，
晶体管截止，
A,B断开当 EN = 1,EN_L = 0，
晶体管导通，
A,B之间低 阻抗连接
双向器件
传播延迟非常短
EN
EN_L
A B
施密特触发器输入
VOUT
VIN
5.02.1 2.9
5.0
电压传输特性
VT+VT-
输入门限电压
VT+
VT-
采用内部反馈，边沿更陡滞后,两个门限电压之差逻辑符号：
施密特触发器的应用波形变换施密特触发器的应用脉冲整形施密特触发器的应用脉冲鉴幅三态输出 VCC
OUT
EN
A
当 EN=0时，
C=1,Tp截止
B=1,D=0,Tn截止高阻态 （悬空态）
当 EN=1时，
C=A’,B=0,D=A’
由 A控制输出为逻辑 0 或 逻辑 1
B
C
D
Tp
Tn
A
EN
OUT
逻辑符号输出电平？？
造成逻辑混乱很大的负载电流同时流过输出级可使门电路损坏漏极开路输出
VCC
A
Z
有源上拉
active pull-up
VCC
B
低 高有源上拉的 CMOS器件其输出端不能直接相联
100?
>1M?100?
>1M?
漏极开路输出
A
B
Z
VCC
VCC’
R 上拉电阻 AB Z
逻辑符号希望尽量小，减少上升时间太小则吸收电流太大应用：驱动 LED,线与、
驱动多源总线
A
B Z
VCC
VCC
R
C
D
VCC
Z = Z1 · Z2
= (A·B)’ · (C·D)’
= (A·B + C·D)’
漏极开路输出的线连逻辑
Z1
Z2
线与第 4章 反演定理
3.9 双极逻辑
二极管开关特性门限电压反向击穿漏电流
v
i
VT
Is
＋
+ Rf Vd正偏
（导通）
+反偏
（截止）
3.9 双极逻辑
二极管逻辑
A
B
D1
D2
R
VCC
Y
电平偏移：输出和输入的数值不相等
不能直接驱动负载
通常用于集成电路内部的逻辑单元
0～ 2V 低电平 逻辑 0
2～ 3V 未定义
3～ 5V 高电平 逻辑 1
二极管与门双极结型晶体管
截止区
放大区
饱和区基极
base
collector
集电极发射极
emitter
VCC
vo
+
-vi
+
-
RB
RC
iC
三极管反相器肖特基晶体管
三极管内部电荷的建立和消散都需要时间
—— 存储时间（传输延迟的重要部分）
确保晶体管正常工作时不进入深度饱和
利用肖特基二极管基极集电极发射极
3.10 晶体管－晶体管逻辑
TTL与非门工作原理
TTL逻辑的电气特性
逻辑电平和噪声容限
扇出、驱动能力、电阻性负载特性
不用的输入端
其它 TTL电路
或非门、非反相门
三态输出、集电极开路 OC门
—— TTL系列低态,0.0～ 0.8V
高态,2.0~5.0V
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
二极管与门输入保护分相器推拉式输出推拉式输出分相器二极管与门输入保护低导通截止截止 高高低
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
推拉式输出分相器二极管与门输入保护高截止导通导通 低
1.0V
0.7V
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
逻辑系列
3.8 CMOS系列
HC,HCT 高速
VHC,VHCT
FCT,FCT-T
3.11 TTL系列
H高速
S肖特基
L低功耗（ LS）
A高级（ AS,ALS）
F快速
74
54 FAM nn
器件标号功能对称输出驱动
3.12 CMOS/TTL接口
需要考虑：噪声容限、扇出、电容负载不正常状态
VOLmax
0.5
VOHmin
2.7VIHmin
2.0
VOLmax
0.8
TTL
不正常状态
VOLmax
0.33
VOLmax
0.8
VIHmin
2.0
VOHmin
3.84
CMOS
74HCT驱动 74LS
高态,3.84 – 2.0 = 1.84V
低态,| 0.33 – 0.8 | = 0.47V
不正常状态
VOLmax
0.33
VOLmax
0.8
VIHmin
2.0
VOHmin
3.84
74HCT
不正常状态
VOLmax
0.5
VOHmin
2.7VIHmin
2.0
VOLmax
0.8
74LS
74LS驱动 74HCT
高态,2.7 – 2.0 = 0.7V
低态,| 0.5 – 0.8 | = 0.3V
1、直流噪声容限
74HCT驱动 74LS
低态扇出：
2、扇出
104.04 mAmAII
IL
OL
高态扇出：
200204 AmAII
IH
OH
高态剩余驱动能力：
CMOS,74HCT
IOH = – 4 mA
IOL = 4 mA
IIH = 1?A
IIL = – 1?A
TTL,74LS
IOH = – 400?A
IOL = 8 mA
IIH = 20?A
IIL = – 0.4 mA
mAAmA 8.32 0 04总扇出
2、扇出
CMOS,74HCT
IOH = – 4 mA
IOL = 4 mA
IIH = 1?A
IIL = – 1?A
TTL,74LS
IOH = – 400?A
IOL = 8 mA
IIH = 20?A
IIL = – 0.4 mA
思考,74LS(TTL)驱动 74HCT(CMOS)的情况？
为什么说用 TTL驱动 TTL兼容的 CMOS
输入端几乎不用考虑直流扇出的限制？
P96
表 3-6
P97
表 3-7
P115
表 3-11
3.13 低电压 CMOS逻辑和接口为什么使用低电压？
减小电源电压可以减小动态功耗
更小的尺寸、更高的集成度
3.3? 0.3V 2.5? 0.5V 1.8? 0.15V
LVTTL输出可直接驱动 TTL输入端
如果输入是 5V容许的,TTL输出可驱动 LVTTL输入端
如果 LVTTL输出是
5V容许的,TTL和
LVTTL三态输出可驱动同一总线
3.14 发射极耦合逻辑 ECL
如何提高速度？
—— 防止晶体管饱和
电流型逻辑（ CML）
（ current－ mode logic,CML）
也称为：发射极耦合（ ECL）
（ emitter-coupled logic ）
输入低态,3.6V
VCC = 5.0V
R1
300?
R2
330?
IN
OUT1 OUT2
VBB
4.0V
R3
1.3k?
VEE = 0.0V
Q1 Q2
Q2抢先导通
3.4V
基本 CML电路
Q1截止
OUT1 = 5.0V
OUT2 = 4.2V
输出高态
5.0V 4.2V
基本 CML电路输入高态,4.4V
VCC = 5.0V
R1
300?
R2
330?
IN
OUT1 OUT2
VBB
4.0V
R3
1.3k?
VEE = 0.0V
Q1 Q2
Q1抢先导通
3.8V
Q2截止
OUT2 = 5.0V
OUT1 = 4.2V
输出低态
4.2V 5.0V
差分输出
differential output
第 3章作业 （ P127～ 132）
3.1 (a) (d) (f)
3.2 (a) (d) (f)
3.5 3.9 3.14
3.23 (d)
3.36
3.92
理解
3.38 3.41 3.46
计算扇出
3.49 (a) (b)
3.57 (a)
计算直流噪声容限
3.53 3.56 (c)
选做
3.61 3.62 3.81
3.28 (自学 3.5.8)
介绍数字门电路中的电气知识数字逻辑设计及应用
3.6 CMOS动态电气特性考虑两个方面：
速度
功耗转换时间（ transition time）
传播延迟（ propagation delay）
静态功耗（ static power dissipation）
动态功耗（ dynamic power dissipation）
3.7 其他 CMOS输入输出结构
传输门 当 EN = 0,EN_L = 1，
晶体管截止，
A,B断开当 EN = 1,EN_L = 0，
晶体管导通，
A,B之间低 阻抗连接
双向器件
传播延迟非常短
EN
EN_L
A B
施密特触发器输入
VOUT
VIN
5.02.1 2.9
5.0
电压传输特性
VT+VT-
输入门限电压
VT+
VT-
采用内部反馈，边沿更陡滞后,两个门限电压之差逻辑符号：
施密特触发器的应用波形变换施密特触发器的应用脉冲整形施密特触发器的应用脉冲鉴幅三态输出 VCC
OUT
EN
A
当 EN=0时，
C=1,Tp截止
B=1,D=0,Tn截止高阻态 （悬空态）
当 EN=1时，
C=A’,B=0,D=A’
由 A控制输出为逻辑 0 或 逻辑 1
B
C
D
Tp
Tn
A
EN
OUT
逻辑符号输出电平？？
造成逻辑混乱很大的负载电流同时流过输出级可使门电路损坏漏极开路输出
VCC
A
Z
有源上拉
active pull-up
VCC
B
低 高有源上拉的 CMOS器件其输出端不能直接相联
100?
>1M?100?
>1M?
漏极开路输出
A
B
Z
VCC
VCC’
R 上拉电阻 AB Z
逻辑符号希望尽量小，减少上升时间太小则吸收电流太大应用：驱动 LED,线与、
驱动多源总线
A
B Z
VCC
VCC
R
C
D
VCC
Z = Z1 · Z2
= (A·B)’ · (C·D)’
= (A·B + C·D)’
漏极开路输出的线连逻辑
Z1
Z2
线与第 4章 反演定理
3.9 双极逻辑
二极管开关特性门限电压反向击穿漏电流
v
i
VT
Is
＋
+ Rf Vd正偏
（导通）
+反偏
（截止）
3.9 双极逻辑
二极管逻辑
A
B
D1
D2
R
VCC
Y
电平偏移：输出和输入的数值不相等
不能直接驱动负载
通常用于集成电路内部的逻辑单元
0～ 2V 低电平 逻辑 0
2～ 3V 未定义
3～ 5V 高电平 逻辑 1
二极管与门双极结型晶体管
截止区
放大区
饱和区基极
base
collector
集电极发射极
emitter
VCC
vo
+
-vi
+
-
RB
RC
iC
三极管反相器肖特基晶体管
三极管内部电荷的建立和消散都需要时间
—— 存储时间（传输延迟的重要部分）
确保晶体管正常工作时不进入深度饱和
利用肖特基二极管基极集电极发射极
3.10 晶体管－晶体管逻辑
TTL与非门工作原理
TTL逻辑的电气特性
逻辑电平和噪声容限
扇出、驱动能力、电阻性负载特性
不用的输入端
其它 TTL电路
或非门、非反相门
三态输出、集电极开路 OC门
—— TTL系列低态,0.0～ 0.8V
高态,2.0~5.0V
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
二极管与门输入保护分相器推拉式输出推拉式输出分相器二极管与门输入保护低导通截止截止 高高低
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
推拉式输出分相器二极管与门输入保护高截止导通导通 低
1.0V
0.7V
A
B
Z
VCC = +5V
Q2
Q3 Q4
Q5
Q6
D1A
D1B
逻辑系列
3.8 CMOS系列
HC,HCT 高速
VHC,VHCT
FCT,FCT-T
3.11 TTL系列
H高速
S肖特基
L低功耗（ LS）
A高级（ AS,ALS）
F快速
74
54 FAM nn
器件标号功能对称输出驱动
3.12 CMOS/TTL接口
需要考虑：噪声容限、扇出、电容负载不正常状态
VOLmax
0.5
VOHmin
2.7VIHmin
2.0
VOLmax
0.8
TTL
不正常状态
VOLmax
0.33
VOLmax
0.8
VIHmin
2.0
VOHmin
3.84
CMOS
74HCT驱动 74LS
高态,3.84 – 2.0 = 1.84V
低态,| 0.33 – 0.8 | = 0.47V
不正常状态
VOLmax
0.33
VOLmax
0.8
VIHmin
2.0
VOHmin
3.84
74HCT
不正常状态
VOLmax
0.5
VOHmin
2.7VIHmin
2.0
VOLmax
0.8
74LS
74LS驱动 74HCT
高态,2.7 – 2.0 = 0.7V
低态,| 0.5 – 0.8 | = 0.3V
1、直流噪声容限
74HCT驱动 74LS
低态扇出：
2、扇出
104.04 mAmAII
IL
OL
高态扇出：
200204 AmAII
IH
OH
高态剩余驱动能力：
CMOS,74HCT
IOH = – 4 mA
IOL = 4 mA
IIH = 1?A
IIL = – 1?A
TTL,74LS
IOH = – 400?A
IOL = 8 mA
IIH = 20?A
IIL = – 0.4 mA
mAAmA 8.32 0 04总扇出
2、扇出
CMOS,74HCT
IOH = – 4 mA
IOL = 4 mA
IIH = 1?A
IIL = – 1?A
TTL,74LS
IOH = – 400?A
IOL = 8 mA
IIH = 20?A
IIL = – 0.4 mA
思考,74LS(TTL)驱动 74HCT(CMOS)的情况？
为什么说用 TTL驱动 TTL兼容的 CMOS
输入端几乎不用考虑直流扇出的限制？
P96
表 3-6
P97
表 3-7
P115
表 3-11
3.13 低电压 CMOS逻辑和接口为什么使用低电压？
减小电源电压可以减小动态功耗
更小的尺寸、更高的集成度
3.3? 0.3V 2.5? 0.5V 1.8? 0.15V
LVTTL输出可直接驱动 TTL输入端
如果输入是 5V容许的,TTL输出可驱动 LVTTL输入端
如果 LVTTL输出是
5V容许的,TTL和
LVTTL三态输出可驱动同一总线
3.14 发射极耦合逻辑 ECL
如何提高速度？
—— 防止晶体管饱和
电流型逻辑（ CML）
（ current－ mode logic,CML）
也称为：发射极耦合（ ECL）
（ emitter-coupled logic ）
输入低态,3.6V
VCC = 5.0V
R1
300?
R2
330?
IN
OUT1 OUT2
VBB
4.0V
R3
1.3k?
VEE = 0.0V
Q1 Q2
Q2抢先导通
3.4V
基本 CML电路
Q1截止
OUT1 = 5.0V
OUT2 = 4.2V
输出高态
5.0V 4.2V
基本 CML电路输入高态,4.4V
VCC = 5.0V
R1
300?
R2
330?
IN
OUT1 OUT2
VBB
4.0V
R3
1.3k?
VEE = 0.0V
Q1 Q2
Q1抢先导通
3.8V
Q2截止
OUT2 = 5.0V
OUT1 = 4.2V
输出低态
4.2V 5.0V
差分输出
differential output
第 3章作业 （ P127～ 132）
3.1 (a) (d) (f)
3.2 (a) (d) (f)
3.5 3.9 3.14
3.23 (d)
3.36
3.92
理解
3.38 3.41 3.46
计算扇出
3.49 (a) (b)
3.57 (a)
计算直流噪声容限
3.53 3.56 (c)
选做
3.61 3.62 3.81
3.28 (自学 3.5.8)
