东南大学远程学院数字电子技术基础第十二讲主讲教师,刘其奇
T5饱和,VO输出 0.3V。 T5饱和导通,ce间内阻很小（ 10?）,iL增加,VOL仅稍有增加。
输出低电平时，允许负载电流较大（相对于高电平输出）。
5 10 15
1
2
V/VOL
mA/iL0
反相器低电平输出特性T T L
b） 低电平输出特性由低电平传输特性，
VOL=0.2V,IL=16mA
每个门输入低电平电流
IiL=1mA。 N1=16
&
0G
1G
2G
3G
nG
图示电路中,G0最多可以驱动多少个同样的门。
V2.0V OL?
解：
先保证 可以驱动门 N1：
V2.3V OH?满足 可以驱动门 N2：
手册要求：门电路输出高电平，最大负载电流
iL不能超过 0.4mA。
对于后级负载门电路来说：当输入高电平时，
从前级门拉入的电流 IIH约为 40?A，故：
综合两种分析,74系列反相器可以驱动同类型反相器的最大负载为 10个。
1004.0 4.0IiN
IH
L
2
（ 1）其他逻辑功能的门电路
2.4.4 其他类型的 TTL门电路
TTL与非门
A
B & Y
与非门典型电路TTL
kR41?kR6.1 2?1304R
VVcc5?
A
kR13
1D
3D1T 2T
4T
5T
)(VoY
1Vb
B
2D
输出端接地与输出端短接电源显然是错误的。当输出高电平（输出端接地的话）或输出低电平
（输出端短接电源）时，会出现瞬时巨大电流，
损坏门电路。
（ 2）集电极开路的门电路（ open collector gate）
一般 TTL门 输出端不允许长时间接地或短接 VCC电源
（ +5V）。
两个 TTL门 输出端并联 使用也是错误的。
CCV
4T
5T
D
4R
输出端接地
CCV
4T
5T
D
4R
输出端与电源短接
4T
5T
D
CCV
4T
5T
4R4R
D
1Y 2Y
门并联输出T T L
门输出端错误连接T T L
若两个门输出端并联使用。如果门 1处于“关”态,T5截止,T4,D导通；
门 2处于“开”态,T5导通,T4,D截止。
电流从门 1的 R4,T4,D?Y1?Y2?门 2的 T5?地时间一长，门 1的 R4,T4,D以及门 2的 T5均烧坏，
两个门电路全部损坏。
所以要避免这种连接。
集电极开路 OC门一种输出端可相互连接的特殊的 TTL门电路
A
B
1T
2T
5T
1R 2R
3R
ABY?
&A
B
ABY?
使 T5集电极开路，去掉 T4和 D。
当输入全高时,T2,T5饱和导通，
输出低电平 0.3V;
当输入有低电平时（ 0.3V）,T1深度饱和。
VC1=0.3+0.1=0.4V,T2,T5截止。输出高电平。
&A
B Y
pR
CCV
注意,OC门使用时，输出端必须外接 上拉电阻将两个或两个以上的 OC门输出端连接在一起，
可实现 OC门输出端的逻辑“与”。
211 AAL? 212 BBL?
2121212121 BB+AA=BB?AA=LL=L
OC门的应用
（ a） 实现“线与”（ Wire— AND） 逻辑
OC门“线与”实现 与或非 逻辑
&
pR
&
1A
2A
1B
2B
1L
2L
L
pE
&
&
1A
2A
1B
2B
1L
2L
L&
2121212121 BB+AA=BB?AA=LL=L
数字电路中经常用到不同逻辑电平的芯片，为使各芯片之间能协调工作，芯片之间（电路之间）
需加 接口电路。
逻辑电平
TTL,3.6V,0.3V
CMOS,10V,0V
b） 实现接口电路
)V10(E P?)V5(V CC?
V10
V3.0
V6.3
V3.0
& 1p
R
iV
OV
电平转换电平,C M O STTL
&?K
)V6,V12(V CC v~220
驱动感性负载接口
&
R
CCV
CCV
驱动发光二极管地址总线,n线，可选地址 2n,216=65536（ 64k）
数据总线,8位,8根线。
）总线（ B U S
nE1E 2E 3E
（ c） 用 OC门实现“总线”（ BUS） 传输
“总线隔离”技术东南大学远程学院数字电子技术基础第十三讲主讲教师,刘其奇
&
&
&
&
pR
CCV
1E
2E
3E
4E
1D
2D
3D
4D如 E1为 1,E2,E3,E4全 0，
总线上信号为：
11 D111D
如图，信号发向总线。
当 Ei=0时,OC门输出高电平；
（不论 Di为何值）
当 Ei=1时，该 OC门输出随 Di变化而变化。
必须只有一个 OC门使能为 1，
其余全为 0。
由于输出端并联（线与），输出电平可为高，可为低。
RL在一个范围内。
（ d） 负载电阻 RL的计算
n个 OC门输出端并联，驱动若干个 TTL与非门。
&
&
TTL
TTL
LR
OHI
OHI
iHI
iHI
RLI
CCV
状态门负载电阻最大值工作OC
V0
n m
iHOHRL mInII
RL
RL
L I
VR?
其中：
IiH为“拉入”负载门的电流；
IOH为 OC门 T5管的反向截止电流；
n为 OC门个数；
m为 TTL与非门输入端个数。
要保证输出高电平 VOH大于 TTL逻辑门输入（标准）高电平的最小值 VOHmin。
例如,VOH=3.6V（ 标准），此时认为 2.8~4V都是
TTL高电平，而 VOHmin=2.8V。
iHOH
m inOHCC
( m a x )L mInI
VVR
由于 IRL已经确定，电阻 RL上的压降将随着 RL阻值的增加而增加，同时使得 VOH减小。
为使 VOH,=VOHmin（ 一般取 3V）,故要选取
RLmax,以保证 VOH正常输出高电平。
&
&
TTL
TTL
LR
OLI
iLI
RLI
CCV
状态门负载电阻最小值工作OC
V0
&
V6.3
iLI
n m
iLOLRL III
其中：
IiL,输入低电平时，一个后级负载门“灌入”前级门的电流；
IOL,输出低电平时，流进 T5饱和管的负载电流。
原则,输出低电平时，应使 IOL小于一个 OC门输出管的最大饱和集电极电流 ILM。否则 T5会脱离饱和。
饱和条件,IC不能太大。
极端情况：只有一个 OC门打开（输出低电平）。
Cb II
iLLM
OLCC
( m in )L mII
VVR
ILM,OC门输出管最大饱和集电极电流。
其中：
IiL,每个负载门“灌入”前级门的电流；
VOL,规定输出低电平（这里实际是一个允许低电平的上限 VOHmax）。
m,负载门的数目（如果负载为或非门,m为输入端数）；
（ 2）三态输出门电路（ three— state output gate）
&
EN
A
B
EN
&
EN
A
B
EN
三态输出门（ TS门）是在普通门电路的基础上附加控制电路而构成。
EN
A
B
CCV
1T
2T
4T
5T
Y
1 1
&
EN
A
B
EN
三态门（高电平有效）
EN
A
B
CCV
1T
2T
4T
5T
Y
1
&
EN
A
B
EN
)( 低电平有效三态门输出端有三种可能出现状态：
高电平、低电平、高阻 （禁止）
故三态输出门高电平有效三态输出门电路当 EN为高电平时,P点为高电平，二极管截止，电路和普通与非门一样；
当 EN输入低电平时,P点为低电平,T5截止；同时由于 D导通,T4基极被钳位在 0.7V，使 T4截止。由于 T5、
T4同时截止，所以输出呈高阻状态。如同一根悬浮的导线。
1EN
2EN
3EN
4EN
1D
2D
3D
4D
线总据数选中一个,则
Di数据送上总线（其余使能必须为 1）
若某一时刻，有两个门使能端为 0，那么总线传输数据将出错。
0EN i?
三态门应用
（ a）单向数据传输
EN=0时,G1：禁止态
G2：工作态将总线上数据 送 D2。D
1
EN
EN
EN
1
D/D0
1G
2G
0D
2D
1 DD 0?
0 2DD?
控制输入 EN 信号传输方向
（ b）双向数据传输
0D
EN=1时,G1：工作态
G2：禁止态将数据 送至总线上；
东南大学远程学院数字电子技术基础第十四讲主讲教师,刘其奇
M（ pj皮焦）：品质因素（ 1pj=10-1焦耳）
P（ mw）：门电路功耗
tpd（ ns）：门电路平均延迟时间
M越小，品质越好
pdtPM
2.4.5 TTL门电路的改进
TTL门电路性能的好坏，有两个重要指标。
开关速度功耗设法使晶体管处于 非深饱和导通 和 临界饱和状态 。
在晶体管 bc之间并联一只,肖特基势垒,二极管
（ SBD）
提高开关速度影响晶体管开关速度，主要由于饱和而积存在基区和集电区的存储电荷，当状态变化时，必须清除该两区中的存储电荷，才能使晶体管达到截止。
饱和越深，积存电荷越多，状态转换时间越长。
BR
CR
CCV
OV
V4.0V CE?
BR
CR
CCV
OV
V4.0V CE?
V3.0V D?
V7.0V B?
加了 SBD的 TTL电路称为 STTL电路。
（ 1）正向压降小,VD约为 0.3~0.4V
（ 2）导电机构为多数载流子 —— 电子，不会产生附加的开关时间。反向恢复时间很短，为一般 PN
结二极管的万分之一。
半导体二极管,正向导通时间远远小于反向恢复时间。
（ 3）制造工艺简单，与集成电路中其他元件具有相容性。
SBD特点：
VBE=0.7V，当 IB增大,也增大，导致 VCE
压降变小，随着 VCE的下降，使得 SBD导通并钳位时，流进三极管基极电流被 SBD分流。限制了三极管的深度饱和。
一般饱和 VCE=0.3V
深度饱和 VCE=0.1V
BC II
2.6 CMOS门电路简单回忆 MOS管工作过程。
栅、源之间没有电流通过。它们之间有 SiO2隔离。
以 NMOS为例：
在栅源之间加上电压 VGS,使得漏源之间产生导电沟道，在 VDS下，通过外部负载和导电沟道形成回路，形成漏源电流 ids。
VT=2V
MOS管主要工作在截止区和非饱和区。
TV GSV
dsi dsi
DSV
V2VGS?
2GSV
3GSV
4GSV
饱和区非饱和区截止区 输出特性管输入 /N M O S
2.6.1 CMOS反向器工作原理
T1,P沟道增强型 MOS管；
开启电压,VGS（ th） P=-3V
负压供电,负载管
T2,N沟道增强型 MOS管。
开启电压,VGS（ th） N=3V
正压供电,工作管
VDD一般为 +10V。
1T
2T
DDV
SSV
OVIV
DSi
（ 1）电路结构
VI为高电平（ 10V）
T2导通,T1截止，电源电压主要降落在 T1负载管上，
输出 VO=0V。
工作原理：
VI为低电平（ 0V）
NMOS管 T2栅源电压 VGS2=0V<VGS(th)N=3V
T2工作管截止。
PMOS管 T1栅源电压 VGS1=-10V,T1管导通，电源电压主要降落在 T2上，输出电压 VO=10V。
可以看出：
无论 VI是高电平还是低电平,T1,T2总是工作在一个导通，一个截止。即所谓 互补状态 。
CMOS电路称为“互补对称式金属 — 氧化物 — 半导体电路”
Complementary— Symmetery Metal— Oxide—
Semiconductor Circuit
特点：不论何时 T1,T2总有一个截止，而且截止内阻很高，流过 T1,T2静态电流很小。因此，
COMS电路静态功耗很小。
(a)电压传输特性
A B
C D
DDV2
1
DDV
OV
IV
DDV2
1
DDV
满足条件,
T1,T2具有相同的导通内阻 RON和截止内阻 ROFF
P)th(GSN)th(GSDD VVV
P)th(GSN)th(GS VV?
（ 2）电压传输特性和电流传输特性
CD段：
，
T1负载管截止,T2工作管导通。
VO=VOL=0
P)th(GSDDI vvv P)th(GS1GS vv?
P)th(GS1GS VV?
AB段：
VI<VGS(th)N，而
T1负载管导通,T2工作管截止。
VO=VOH=VDD
BC段：
T1,T2同时导通。
若 T1,T2参数完全一致，则在
T1,T2导通内阻相等。
P)th(GSDDIN)th(GS vvv
P)th(GS1GSN)th(GS2GS Vv,Vv
,V21v DDI?
DDO V2
1v?
(b)电流传输特性
DDV Iv
Di
DDV2
1
N)th(GSV P)th(GSV
A B C D
BC段,T1,T2同时导通，
iD流过 T1,T2，在电流最大。
DDI V2
1V?
CD段,T1截止,iD为 0
AB段,T2截止,iD为 0
输入端噪声容限 CMOS
（ 3）输入端噪声容限
NHV
'NLV
'NHV
NLV
V15V DD?
V10V DD?
5
5
10
10
15
15 V/v
I
V/vO
VDD增加,VNL、
VNH也相应增大，
每个 VDD下，
VNL=VNH
2.6.2 CMOS反向器静态输入输出特性
（ 1）输入特性
V7.0VDD?
Iv
Ii
反相器静态输入特性CM OS
V7.0?
1T
2T
DDV
SSV
OV
DSi
1D
2D
SR
反相器带保护电路 C M O S
IV
T5饱和,VO输出 0.3V。 T5饱和导通,ce间内阻很小（ 10?）,iL增加,VOL仅稍有增加。
输出低电平时，允许负载电流较大（相对于高电平输出）。
5 10 15
1
2
V/VOL
mA/iL0
反相器低电平输出特性T T L
b） 低电平输出特性由低电平传输特性，
VOL=0.2V,IL=16mA
每个门输入低电平电流
IiL=1mA。 N1=16
&
0G
1G
2G
3G
nG
图示电路中,G0最多可以驱动多少个同样的门。
V2.0V OL?
解：
先保证 可以驱动门 N1：
V2.3V OH?满足 可以驱动门 N2：
手册要求：门电路输出高电平，最大负载电流
iL不能超过 0.4mA。
对于后级负载门电路来说：当输入高电平时，
从前级门拉入的电流 IIH约为 40?A，故：
综合两种分析,74系列反相器可以驱动同类型反相器的最大负载为 10个。
1004.0 4.0IiN
IH
L
2
（ 1）其他逻辑功能的门电路
2.4.4 其他类型的 TTL门电路
TTL与非门
A
B & Y
与非门典型电路TTL
kR41?kR6.1 2?1304R
VVcc5?
A
kR13
1D
3D1T 2T
4T
5T
)(VoY
1Vb
B
2D
输出端接地与输出端短接电源显然是错误的。当输出高电平（输出端接地的话）或输出低电平
（输出端短接电源）时，会出现瞬时巨大电流，
损坏门电路。
（ 2）集电极开路的门电路（ open collector gate）
一般 TTL门 输出端不允许长时间接地或短接 VCC电源
（ +5V）。
两个 TTL门 输出端并联 使用也是错误的。
CCV
4T
5T
D
4R
输出端接地
CCV
4T
5T
D
4R
输出端与电源短接
4T
5T
D
CCV
4T
5T
4R4R
D
1Y 2Y
门并联输出T T L
门输出端错误连接T T L
若两个门输出端并联使用。如果门 1处于“关”态,T5截止,T4,D导通；
门 2处于“开”态,T5导通,T4,D截止。
电流从门 1的 R4,T4,D?Y1?Y2?门 2的 T5?地时间一长，门 1的 R4,T4,D以及门 2的 T5均烧坏，
两个门电路全部损坏。
所以要避免这种连接。
集电极开路 OC门一种输出端可相互连接的特殊的 TTL门电路
A
B
1T
2T
5T
1R 2R
3R
ABY?
&A
B
ABY?
使 T5集电极开路，去掉 T4和 D。
当输入全高时,T2,T5饱和导通，
输出低电平 0.3V;
当输入有低电平时（ 0.3V）,T1深度饱和。
VC1=0.3+0.1=0.4V,T2,T5截止。输出高电平。
&A
B Y
pR
CCV
注意,OC门使用时，输出端必须外接 上拉电阻将两个或两个以上的 OC门输出端连接在一起，
可实现 OC门输出端的逻辑“与”。
211 AAL? 212 BBL?
2121212121 BB+AA=BB?AA=LL=L
OC门的应用
（ a） 实现“线与”（ Wire— AND） 逻辑
OC门“线与”实现 与或非 逻辑
&
pR
&
1A
2A
1B
2B
1L
2L
L
pE
&
&
1A
2A
1B
2B
1L
2L
L&
2121212121 BB+AA=BB?AA=LL=L
数字电路中经常用到不同逻辑电平的芯片，为使各芯片之间能协调工作，芯片之间（电路之间）
需加 接口电路。
逻辑电平
TTL,3.6V,0.3V
CMOS,10V,0V
b） 实现接口电路
)V10(E P?)V5(V CC?
V10
V3.0
V6.3
V3.0
& 1p
R
iV
OV
电平转换电平,C M O STTL
&?K
)V6,V12(V CC v~220
驱动感性负载接口
&
R
CCV
CCV
驱动发光二极管地址总线,n线，可选地址 2n,216=65536（ 64k）
数据总线,8位,8根线。
）总线（ B U S
nE1E 2E 3E
（ c） 用 OC门实现“总线”（ BUS） 传输
“总线隔离”技术东南大学远程学院数字电子技术基础第十三讲主讲教师,刘其奇
&
&
&
&
pR
CCV
1E
2E
3E
4E
1D
2D
3D
4D如 E1为 1,E2,E3,E4全 0，
总线上信号为：
11 D111D
如图，信号发向总线。
当 Ei=0时,OC门输出高电平；
（不论 Di为何值）
当 Ei=1时，该 OC门输出随 Di变化而变化。
必须只有一个 OC门使能为 1，
其余全为 0。
由于输出端并联（线与），输出电平可为高，可为低。
RL在一个范围内。
（ d） 负载电阻 RL的计算
n个 OC门输出端并联，驱动若干个 TTL与非门。
&
&
TTL
TTL
LR
OHI
OHI
iHI
iHI
RLI
CCV
状态门负载电阻最大值工作OC
V0
n m
iHOHRL mInII
RL
RL
L I
VR?
其中：
IiH为“拉入”负载门的电流；
IOH为 OC门 T5管的反向截止电流；
n为 OC门个数；
m为 TTL与非门输入端个数。
要保证输出高电平 VOH大于 TTL逻辑门输入（标准）高电平的最小值 VOHmin。
例如,VOH=3.6V（ 标准），此时认为 2.8~4V都是
TTL高电平，而 VOHmin=2.8V。
iHOH
m inOHCC
( m a x )L mInI
VVR
由于 IRL已经确定，电阻 RL上的压降将随着 RL阻值的增加而增加，同时使得 VOH减小。
为使 VOH,=VOHmin（ 一般取 3V）,故要选取
RLmax,以保证 VOH正常输出高电平。
&
&
TTL
TTL
LR
OLI
iLI
RLI
CCV
状态门负载电阻最小值工作OC
V0
&
V6.3
iLI
n m
iLOLRL III
其中：
IiL,输入低电平时，一个后级负载门“灌入”前级门的电流；
IOL,输出低电平时，流进 T5饱和管的负载电流。
原则,输出低电平时，应使 IOL小于一个 OC门输出管的最大饱和集电极电流 ILM。否则 T5会脱离饱和。
饱和条件,IC不能太大。
极端情况：只有一个 OC门打开（输出低电平）。
Cb II
iLLM
OLCC
( m in )L mII
VVR
ILM,OC门输出管最大饱和集电极电流。
其中：
IiL,每个负载门“灌入”前级门的电流；
VOL,规定输出低电平（这里实际是一个允许低电平的上限 VOHmax）。
m,负载门的数目（如果负载为或非门,m为输入端数）；
（ 2）三态输出门电路（ three— state output gate）
&
EN
A
B
EN
&
EN
A
B
EN
三态输出门（ TS门）是在普通门电路的基础上附加控制电路而构成。
EN
A
B
CCV
1T
2T
4T
5T
Y
1 1
&
EN
A
B
EN
三态门（高电平有效）
EN
A
B
CCV
1T
2T
4T
5T
Y
1
&
EN
A
B
EN
)( 低电平有效三态门输出端有三种可能出现状态：
高电平、低电平、高阻 （禁止）
故三态输出门高电平有效三态输出门电路当 EN为高电平时,P点为高电平，二极管截止，电路和普通与非门一样；
当 EN输入低电平时,P点为低电平,T5截止；同时由于 D导通,T4基极被钳位在 0.7V，使 T4截止。由于 T5、
T4同时截止，所以输出呈高阻状态。如同一根悬浮的导线。
1EN
2EN
3EN
4EN
1D
2D
3D
4D
线总据数选中一个,则
Di数据送上总线（其余使能必须为 1）
若某一时刻，有两个门使能端为 0，那么总线传输数据将出错。
0EN i?
三态门应用
（ a）单向数据传输
EN=0时,G1：禁止态
G2：工作态将总线上数据 送 D2。D
1
EN
EN
EN
1
D/D0
1G
2G
0D
2D
1 DD 0?
0 2DD?
控制输入 EN 信号传输方向
（ b）双向数据传输
0D
EN=1时,G1：工作态
G2：禁止态将数据 送至总线上；
东南大学远程学院数字电子技术基础第十四讲主讲教师,刘其奇
M（ pj皮焦）：品质因素（ 1pj=10-1焦耳）
P（ mw）：门电路功耗
tpd（ ns）：门电路平均延迟时间
M越小，品质越好
pdtPM
2.4.5 TTL门电路的改进
TTL门电路性能的好坏，有两个重要指标。
开关速度功耗设法使晶体管处于 非深饱和导通 和 临界饱和状态 。
在晶体管 bc之间并联一只,肖特基势垒,二极管
（ SBD）
提高开关速度影响晶体管开关速度，主要由于饱和而积存在基区和集电区的存储电荷，当状态变化时，必须清除该两区中的存储电荷，才能使晶体管达到截止。
饱和越深，积存电荷越多，状态转换时间越长。
BR
CR
CCV
OV
V4.0V CE?
BR
CR
CCV
OV
V4.0V CE?
V3.0V D?
V7.0V B?
加了 SBD的 TTL电路称为 STTL电路。
（ 1）正向压降小,VD约为 0.3~0.4V
（ 2）导电机构为多数载流子 —— 电子，不会产生附加的开关时间。反向恢复时间很短，为一般 PN
结二极管的万分之一。
半导体二极管,正向导通时间远远小于反向恢复时间。
（ 3）制造工艺简单，与集成电路中其他元件具有相容性。
SBD特点：
VBE=0.7V，当 IB增大,也增大，导致 VCE
压降变小，随着 VCE的下降，使得 SBD导通并钳位时，流进三极管基极电流被 SBD分流。限制了三极管的深度饱和。
一般饱和 VCE=0.3V
深度饱和 VCE=0.1V
BC II
2.6 CMOS门电路简单回忆 MOS管工作过程。
栅、源之间没有电流通过。它们之间有 SiO2隔离。
以 NMOS为例：
在栅源之间加上电压 VGS,使得漏源之间产生导电沟道，在 VDS下，通过外部负载和导电沟道形成回路，形成漏源电流 ids。
VT=2V
MOS管主要工作在截止区和非饱和区。
TV GSV
dsi dsi
DSV
V2VGS?
2GSV
3GSV
4GSV
饱和区非饱和区截止区 输出特性管输入 /N M O S
2.6.1 CMOS反向器工作原理
T1,P沟道增强型 MOS管；
开启电压,VGS（ th） P=-3V
负压供电,负载管
T2,N沟道增强型 MOS管。
开启电压,VGS（ th） N=3V
正压供电,工作管
VDD一般为 +10V。
1T
2T
DDV
SSV
OVIV
DSi
（ 1）电路结构
VI为高电平（ 10V）
T2导通,T1截止，电源电压主要降落在 T1负载管上，
输出 VO=0V。
工作原理：
VI为低电平（ 0V）
NMOS管 T2栅源电压 VGS2=0V<VGS(th)N=3V
T2工作管截止。
PMOS管 T1栅源电压 VGS1=-10V,T1管导通，电源电压主要降落在 T2上，输出电压 VO=10V。
可以看出：
无论 VI是高电平还是低电平,T1,T2总是工作在一个导通，一个截止。即所谓 互补状态 。
CMOS电路称为“互补对称式金属 — 氧化物 — 半导体电路”
Complementary— Symmetery Metal— Oxide—
Semiconductor Circuit
特点：不论何时 T1,T2总有一个截止，而且截止内阻很高，流过 T1,T2静态电流很小。因此，
COMS电路静态功耗很小。
(a)电压传输特性
A B
C D
DDV2
1
DDV
OV
IV
DDV2
1
DDV
满足条件,
T1,T2具有相同的导通内阻 RON和截止内阻 ROFF
P)th(GSN)th(GSDD VVV
P)th(GSN)th(GS VV?
（ 2）电压传输特性和电流传输特性
CD段：
，
T1负载管截止,T2工作管导通。
VO=VOL=0
P)th(GSDDI vvv P)th(GS1GS vv?
P)th(GS1GS VV?
AB段：
VI<VGS(th)N，而
T1负载管导通,T2工作管截止。
VO=VOH=VDD
BC段：
T1,T2同时导通。
若 T1,T2参数完全一致，则在
T1,T2导通内阻相等。
P)th(GSDDIN)th(GS vvv
P)th(GS1GSN)th(GS2GS Vv,Vv
,V21v DDI?
DDO V2
1v?
(b)电流传输特性
DDV Iv
Di
DDV2
1
N)th(GSV P)th(GSV
A B C D
BC段,T1,T2同时导通，
iD流过 T1,T2，在电流最大。
DDI V2
1V?
CD段,T1截止,iD为 0
AB段,T2截止,iD为 0
输入端噪声容限 CMOS
（ 3）输入端噪声容限
NHV
'NLV
'NHV
NLV
V15V DD?
V10V DD?
5
5
10
10
15
15 V/v
I
V/vO
VDD增加,VNL、
VNH也相应增大，
每个 VDD下，
VNL=VNH
2.6.2 CMOS反向器静态输入输出特性
（ 1）输入特性
V7.0VDD?
Iv
Ii
反相器静态输入特性CM OS
V7.0?
1T
2T
DDV
SSV
OV
DSi
1D
2D
SR
反相器带保护电路 C M O S
IV
