东南大学远程学院数字电子技术基础第十五讲主讲教师,刘其奇输入信号电压正常工作范围内（ 0~VDD），保护电路 不起作用。
二极管正向导通电压 VDF
VI>VDD+VDF时,D1导通,T1,T2栅极 vG钳位在
VDD+VDF,C2上的电压不超过 VDD+VDF。
VI<0.7时,D2导通,T1,T2栅极 vG钳位在 -VDF，
加在 C1上的电压也不会超过 VDD+VDF。
低电平输出特性
A）低电平输出特性
OLI
OLV
V5VDD? V10 V15
2T
DDV
OLV
DDIH VV? 2Di
OLI
LR
（ 2）输出特性输出低电平,VO=VOL,T1负载管截止,T2工作管导通。 IOL从负载注入 T2，输出电平随 IOL增加而增加。
从 IOL(iDS2)和 VOL(vDS2)曲线 看出,T2的导通内阻与 (vGS2)有关。 (vGS2)越大，导通内阻越小。因此，在相同的负载电流 IOL下,VDD越高（ vGS2越大），导通时内阻越小,T2漏源之间压降越小，
VOL越低。
高电平输出特性
B）高电平输出特性
1T
DDV
OHV0VIL?
OHI
LR
V5VDD?V10V15
OHV
OHI
如图,vO=VOH,T1导通,T2截止。负载电流 IOH
方向如图，而实际电流方向是从门电路输出端流出。故 IOH为负值。
随着负载电流的增加,T1管的导通压降加大，
使得 VOH下降。
VOH=VDD-T1管导通压降。
在同样的 IOH值之下,T1的导通内阻越小,VOH
也就下降越小。
2.6.3 CMOS反相器的动态特性
（ 1）传输延迟时间输出电压变化滞后输入电压变化。
CMOS管开关过程的延迟，主要由于集成电路内部电阻、电容以及负载电容的影响。
不是载流子的聚集和消散。
COMS门电路传输延迟主要受 VDD和负载电容 CL
的影响。
t
t
Iv
Ov
OHV2
1
IHV2
1
PHLt PLHt
tPHL：导通延迟时间；
tPLH：截止延迟时间。
tP：平均延迟时间。
2
ttt P L HP H L
P
2.6.4 其他类型的 CMOS门电路两个并联 P沟道增强型管（负载管）；
两个串联 N沟道增强型管（工作管）。
一、其他功能 CMOS门电路
CMOS与非门
CMOS与非门
1T
3T
2T
4T
A
B
T1,T3串联,T2,T4并联
A=0,B=1; T4导通输出低电平；
A=1,B=0; T2导通输出低电平；
A=1,B=1;T2,T4导通输出低电平；
A=0,B=0;T2,T4截止,T1、
T3导通，输出高电平。
BAY
CMOS或非门
（ 3）工作管相串为“与”，相并为“或”，先串后并为先“与”后“或”；先并后串为先“或”
后“与”；工作管和负载管连接点引出输出则倒一个相。
CMOS门电路组成满足如下规律：
（ 1）工作管相串，相对应的负载管相并；工作管相并，负载管相串。
（ 2）工作管先串后并，负载管先并后串；工作管先并后串，负载管先串后并。
2T 4T
1T 3T
5T6T
7T 8T
A
B
C
D
CDABY
DDV
东南大学远程学院数字电子技术基础第十六讲主讲教师,刘其奇输出电阻相差 4倍二、带缓冲级的 CMOS门电路门电路输出电阻 RO受输入状态的影响，变化很大。
CMOS与非门 RON：导通内阻； ROFF=无穷大
A=B=1,RO=RON2+RON4=2RON
ONR2
1A=B=0,RO=RON1//RON3=
A=1,B=0,RO=RON3=RON
A=0,B=1,RO=RON1=RON
在门电路的每个输入端、输出端各增设一级反相器，称之为带缓冲器的 CMOS门电路
A
B
A
B
Y Y
1
1
1
1
1
11? &
BAY BAY
CMOS反相器输出高低电平，输出电阻是一样的。
ABBA
BAY
BABA
BAY
三、漏级开路门电路（ OD门）
& 1AB
LR
2DDV
1DDV
漏级开路与非门 漏级开路门使用时，必须外接上拉电阻。
四,CMOS传输门和双向模拟开关
CMOS传输门电路：
一个 PMOS管和一个 NMOS管并联；
两源级相连作为输入端 vI
两漏级相连作为输出 Vo
两 MOS 结构对称，漏级、源级可以互换，电流可以两个方向流动，所以 vI,vO可以互换。
两管栅极作为控制端，加一对互为反向的控制电压（ CP和 ）。CP
CP
CP
OI v/v IO v/v
DDV
OI v/v IO v/v
CP
CP
TG
传输门工作过程：
CP=“1”（ 10V）,=“0”（ 0V），
输入 vI在 0~10范围内 连续变化,TG打通。
vI在 0~7V范围,TN开通（ VGS=3~10V）；
vI在 3~10V范围,TP开通（ VGS=-3~-10V）。
CP=“0”（ 0V）,=“1”（ 10V）
TN,TP均截止,TG断开。
CP
CP
双相模拟开关
OI v/v IO v/v
CP CP
TG
1
五、三态输出 CMOS门电路三态输出：
高电平、低电平、高阻抗三种电路形式：
（ 1）在反向器上增加一对 TP、
TN管。
=1,T’1,T’2同时截止，输出高阻状态；
=0,T’1,T’2同时导通，输出正常。
EN
EN
1
YA
EN
1T
2T
1'T
2'T
（ 2）在反向器上增加一个控制管和一个 与非 门或或非 门
1T
2T
1'T
EN
1?A
DDV
Y
1T
2T
Y
DDV
&
A
EN
三态传输门
2'T
A
EN
1
EN
A
EN
1
EN
Y Y
=1,截止，或非门输出 0,T2亦截止，
输出为高阻态。
=0,导通，门电路正常工作。 Y=A
EN 1'T
EN 1'T
EN=0时,截止，与非门输出高电平,T1也截止，输出为高阻态。
EN=1时,导通，
门电路正常工作。 Y=A
2'T
2'T
低电平有效 高电平有效
（ 3）在反向器输出端串联一个 CMOS模拟开关
1T
2T
YA
DDV
TG
1EN
A
EN
1
EN
Y
三态输出非门要保证输出高电平 VOH大于 TTL逻辑门输入（标准）高电平的最小值 VOHmin。
例如,VOH=3.6V（ 标准），此时认为 2.8~4V都是
TTL高电平，而 VOHmin=2.8V。
iHOH
m inOHCC
( m a x )L mInI
VVR
&
&
TTL
TTL
LR
OHI
OHI
iHI
iHI
RLI
CCV
状态门负载电阻最大值工作OC
V0
n m
东南大学远程学院数字电子技术基础第十七讲主讲教师,刘其奇第三章 组合逻辑电路
3.1 概述组合逻辑电路,电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
时序逻辑电路,电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。
组合逻辑电路时序逻辑电路数字电路输出组合逻辑电路电路只有一个输出：单出组合逻辑电路电路有多个输出：多输
1a
2a
na
1y
2y
ny
组合逻辑电路
）、、,naaa=?2111 (fy
）、、,naaa=?2122 (fy
）、、,nnn aaa=?21(fy
组合逻辑电路
3.2 组合逻辑电路的分析和设计方法
3.2.1 组合逻辑电路分析的含义及步骤组合逻辑电路分析：它的功能是什么？
分析步骤：
1）根据逻辑电路图，写出输出变量对应于输入变量的逻辑函数表达式。由输入端逐级向后递推。
2）列出组合逻辑电路真值表
3）写出逻辑功能说明组合逻辑电路分析举例（单输出组合电路）
1=
1=
1=
1A
2A
3A
4A
1L
2L
3L
2121211 ⊕ AA+AA=AA=L
4343432 ⊕ AA+AA=AA=L
2121213 ⊕ LL+LL=LL=L
43214321
432143214321
432143214321
AAAA+AAAA+
AAAA+AAAA+AAAA+
AAAA+AAAA+AAAA=
写出逻辑式真值表分析：
当四个输入有偶数个,1”（包括全,0”）,L3
输出为 1；而有奇数个,1”时，输出为,0”。
电路功能,四输入偶校验器
A1 A2 A3 A4 L1 L2 L3
0 0 0 0 1 1 1
0 0 0 1 1 0 0
1 1 1 1 1 1 1
组合逻辑电路分析举例（多输出组合电路）
&
&
&
&
1
A
B
C
S1Z
2Z
3Z
AB=Z1
BA=AB+A=
AAB=AZ=Z
)(
12
BA=BB+A=
BAB=BZ=Z
)(
13
B⊕A=BA+BA=
BA?BA=ZZ=S 32
AB=Z=C 1
输入 输出
1
1
0
0
A
1
0
1
0
B
0
1
1
0
S
1
0
0
0
C
真值表功能分析：半加器
S,A,B两数相加
C：进位位可作为运算器基本部件
B
A
C
S
0C
∑
3.2.2 组合逻辑电路的分析方法根据给出的逻辑问题,设计 组合逻辑电路去满足提出的逻辑功能要求。
设计步骤：
1）根据输入输出变量的逻辑规定，列出满足逻辑要求的真值表
2）根据真值表列出逻辑函数
3）化简逻辑函数
4）作出逻辑电路图（最简“与或”形式，一般用与非门）
3.2.3 组合逻辑电路的设计举例例题：射击游戏每人打三枪，一枪打鸟，一枪打鸡，一枪打兔子。
规则：打中两枪得奖（其中有一枪必须是鸟）
A—打中鸟,B—打中鸡,C—打中兔子。
0
0
0
0
A
1
1
0
0
B
1
0
1
0
C
0
0
0
0
Z
1
1
1
1
A
1
1
0
0
B
1
0
1
0
C
1
1
1
0
Z
输入 输出 输入 输出表值真
AB?AC=
AB+AC=
A B C+CAB+CBA=Z
A
B
C
&
&
&
Z
与非门实现多变量输出组合逻辑设计举例
A,B,C三个车间,M,N两台发动机,M是 N的 2倍。
1个车间开工，启动 N发动机；
2个车间开工，启动 M发动机；
3个车间开工，启动 M,N发动机。
0
0
0
0
A
1
1
0
0
B
1
0
1
0
C
1
0
0
0
M
0
1
1
0
N
1
1
1
1
A
1
1
0
0
B
1
0
1
0
C
1
1
1
0
M
1
0
0
1
N
输入 输入输出 输出
AC?BC?AB=
AB+AC+BC=
A B C+CAB+CBA+BCA=M
&
&&
&
A
B
C M
ABC?CBA?CBA?CBA=
ABC+CBA+CBA+CBA=N&
&
&
&
&
N
A
A
B
BC
C
二极管正向导通电压 VDF
VI>VDD+VDF时,D1导通,T1,T2栅极 vG钳位在
VDD+VDF,C2上的电压不超过 VDD+VDF。
VI<0.7时,D2导通,T1,T2栅极 vG钳位在 -VDF，
加在 C1上的电压也不会超过 VDD+VDF。
低电平输出特性
A）低电平输出特性
OLI
OLV
V5VDD? V10 V15
2T
DDV
OLV
DDIH VV? 2Di
OLI
LR
（ 2）输出特性输出低电平,VO=VOL,T1负载管截止,T2工作管导通。 IOL从负载注入 T2，输出电平随 IOL增加而增加。
从 IOL(iDS2)和 VOL(vDS2)曲线 看出,T2的导通内阻与 (vGS2)有关。 (vGS2)越大，导通内阻越小。因此，在相同的负载电流 IOL下,VDD越高（ vGS2越大），导通时内阻越小,T2漏源之间压降越小，
VOL越低。
高电平输出特性
B）高电平输出特性
1T
DDV
OHV0VIL?
OHI
LR
V5VDD?V10V15
OHV
OHI
如图,vO=VOH,T1导通,T2截止。负载电流 IOH
方向如图，而实际电流方向是从门电路输出端流出。故 IOH为负值。
随着负载电流的增加,T1管的导通压降加大，
使得 VOH下降。
VOH=VDD-T1管导通压降。
在同样的 IOH值之下,T1的导通内阻越小,VOH
也就下降越小。
2.6.3 CMOS反相器的动态特性
（ 1）传输延迟时间输出电压变化滞后输入电压变化。
CMOS管开关过程的延迟，主要由于集成电路内部电阻、电容以及负载电容的影响。
不是载流子的聚集和消散。
COMS门电路传输延迟主要受 VDD和负载电容 CL
的影响。
t
t
Iv
Ov
OHV2
1
IHV2
1
PHLt PLHt
tPHL：导通延迟时间；
tPLH：截止延迟时间。
tP：平均延迟时间。
2
ttt P L HP H L
P
2.6.4 其他类型的 CMOS门电路两个并联 P沟道增强型管（负载管）；
两个串联 N沟道增强型管（工作管）。
一、其他功能 CMOS门电路
CMOS与非门
CMOS与非门
1T
3T
2T
4T
A
B
T1,T3串联,T2,T4并联
A=0,B=1; T4导通输出低电平；
A=1,B=0; T2导通输出低电平；
A=1,B=1;T2,T4导通输出低电平；
A=0,B=0;T2,T4截止,T1、
T3导通，输出高电平。
BAY
CMOS或非门
（ 3）工作管相串为“与”，相并为“或”，先串后并为先“与”后“或”；先并后串为先“或”
后“与”；工作管和负载管连接点引出输出则倒一个相。
CMOS门电路组成满足如下规律：
（ 1）工作管相串，相对应的负载管相并；工作管相并，负载管相串。
（ 2）工作管先串后并，负载管先并后串；工作管先并后串，负载管先串后并。
2T 4T
1T 3T
5T6T
7T 8T
A
B
C
D
CDABY
DDV
东南大学远程学院数字电子技术基础第十六讲主讲教师,刘其奇输出电阻相差 4倍二、带缓冲级的 CMOS门电路门电路输出电阻 RO受输入状态的影响，变化很大。
CMOS与非门 RON：导通内阻； ROFF=无穷大
A=B=1,RO=RON2+RON4=2RON
ONR2
1A=B=0,RO=RON1//RON3=
A=1,B=0,RO=RON3=RON
A=0,B=1,RO=RON1=RON
在门电路的每个输入端、输出端各增设一级反相器，称之为带缓冲器的 CMOS门电路
A
B
A
B
Y Y
1
1
1
1
1
11? &
BAY BAY
CMOS反相器输出高低电平，输出电阻是一样的。
ABBA
BAY
BABA
BAY
三、漏级开路门电路（ OD门）
& 1AB
LR
2DDV
1DDV
漏级开路与非门 漏级开路门使用时，必须外接上拉电阻。
四,CMOS传输门和双向模拟开关
CMOS传输门电路：
一个 PMOS管和一个 NMOS管并联；
两源级相连作为输入端 vI
两漏级相连作为输出 Vo
两 MOS 结构对称，漏级、源级可以互换，电流可以两个方向流动，所以 vI,vO可以互换。
两管栅极作为控制端，加一对互为反向的控制电压（ CP和 ）。CP
CP
CP
OI v/v IO v/v
DDV
OI v/v IO v/v
CP
CP
TG
传输门工作过程：
CP=“1”（ 10V）,=“0”（ 0V），
输入 vI在 0~10范围内 连续变化,TG打通。
vI在 0~7V范围,TN开通（ VGS=3~10V）；
vI在 3~10V范围,TP开通（ VGS=-3~-10V）。
CP=“0”（ 0V）,=“1”（ 10V）
TN,TP均截止,TG断开。
CP
CP
双相模拟开关
OI v/v IO v/v
CP CP
TG
1
五、三态输出 CMOS门电路三态输出：
高电平、低电平、高阻抗三种电路形式：
（ 1）在反向器上增加一对 TP、
TN管。
=1,T’1,T’2同时截止，输出高阻状态；
=0,T’1,T’2同时导通，输出正常。
EN
EN
1
YA
EN
1T
2T
1'T
2'T
（ 2）在反向器上增加一个控制管和一个 与非 门或或非 门
1T
2T
1'T
EN
1?A
DDV
Y
1T
2T
Y
DDV
&
A
EN
三态传输门
2'T
A
EN
1
EN
A
EN
1
EN
Y Y
=1,截止，或非门输出 0,T2亦截止，
输出为高阻态。
=0,导通，门电路正常工作。 Y=A
EN 1'T
EN 1'T
EN=0时,截止，与非门输出高电平,T1也截止，输出为高阻态。
EN=1时,导通，
门电路正常工作。 Y=A
2'T
2'T
低电平有效 高电平有效
（ 3）在反向器输出端串联一个 CMOS模拟开关
1T
2T
YA
DDV
TG
1EN
A
EN
1
EN
Y
三态输出非门要保证输出高电平 VOH大于 TTL逻辑门输入（标准）高电平的最小值 VOHmin。
例如,VOH=3.6V（ 标准），此时认为 2.8~4V都是
TTL高电平，而 VOHmin=2.8V。
iHOH
m inOHCC
( m a x )L mInI
VVR
&
&
TTL
TTL
LR
OHI
OHI
iHI
iHI
RLI
CCV
状态门负载电阻最大值工作OC
V0
n m
东南大学远程学院数字电子技术基础第十七讲主讲教师,刘其奇第三章 组合逻辑电路
3.1 概述组合逻辑电路,电路任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。
时序逻辑电路,电路任意时刻的输出不仅取决于该时刻的输入，而且与电路原来的状态有关。
组合逻辑电路时序逻辑电路数字电路输出组合逻辑电路电路只有一个输出：单出组合逻辑电路电路有多个输出：多输
1a
2a
na
1y
2y
ny
组合逻辑电路
）、、,naaa=?2111 (fy
）、、,naaa=?2122 (fy
）、、,nnn aaa=?21(fy
组合逻辑电路
3.2 组合逻辑电路的分析和设计方法
3.2.1 组合逻辑电路分析的含义及步骤组合逻辑电路分析：它的功能是什么？
分析步骤：
1）根据逻辑电路图，写出输出变量对应于输入变量的逻辑函数表达式。由输入端逐级向后递推。
2）列出组合逻辑电路真值表
3）写出逻辑功能说明组合逻辑电路分析举例（单输出组合电路）
1=
1=
1=
1A
2A
3A
4A
1L
2L
3L
2121211 ⊕ AA+AA=AA=L
4343432 ⊕ AA+AA=AA=L
2121213 ⊕ LL+LL=LL=L
43214321
432143214321
432143214321
AAAA+AAAA+
AAAA+AAAA+AAAA+
AAAA+AAAA+AAAA=
写出逻辑式真值表分析：
当四个输入有偶数个,1”（包括全,0”）,L3
输出为 1；而有奇数个,1”时，输出为,0”。
电路功能,四输入偶校验器
A1 A2 A3 A4 L1 L2 L3
0 0 0 0 1 1 1
0 0 0 1 1 0 0
1 1 1 1 1 1 1
组合逻辑电路分析举例（多输出组合电路）
&
&
&
&
1
A
B
C
S1Z
2Z
3Z
AB=Z1
BA=AB+A=
AAB=AZ=Z
)(
12
BA=BB+A=
BAB=BZ=Z
)(
13
B⊕A=BA+BA=
BA?BA=ZZ=S 32
AB=Z=C 1
输入 输出
1
1
0
0
A
1
0
1
0
B
0
1
1
0
S
1
0
0
0
C
真值表功能分析：半加器
S,A,B两数相加
C：进位位可作为运算器基本部件
B
A
C
S
0C
∑
3.2.2 组合逻辑电路的分析方法根据给出的逻辑问题,设计 组合逻辑电路去满足提出的逻辑功能要求。
设计步骤：
1）根据输入输出变量的逻辑规定，列出满足逻辑要求的真值表
2）根据真值表列出逻辑函数
3）化简逻辑函数
4）作出逻辑电路图（最简“与或”形式，一般用与非门）
3.2.3 组合逻辑电路的设计举例例题：射击游戏每人打三枪，一枪打鸟，一枪打鸡，一枪打兔子。
规则：打中两枪得奖（其中有一枪必须是鸟）
A—打中鸟,B—打中鸡,C—打中兔子。
0
0
0
0
A
1
1
0
0
B
1
0
1
0
C
0
0
0
0
Z
1
1
1
1
A
1
1
0
0
B
1
0
1
0
C
1
1
1
0
Z
输入 输出 输入 输出表值真
AB?AC=
AB+AC=
A B C+CAB+CBA=Z
A
B
C
&
&
&
Z
与非门实现多变量输出组合逻辑设计举例
A,B,C三个车间,M,N两台发动机,M是 N的 2倍。
1个车间开工，启动 N发动机；
2个车间开工，启动 M发动机；
3个车间开工，启动 M,N发动机。
0
0
0
0
A
1
1
0
0
B
1
0
1
0
C
1
0
0
0
M
0
1
1
0
N
1
1
1
1
A
1
1
0
0
B
1
0
1
0
C
1
1
1
0
M
1
0
0
1
N
输入 输入输出 输出
AC?BC?AB=
AB+AC+BC=
A B C+CAB+CBA+BCA=M
&
&&
&
A
B
C M
ABC?CBA?CBA?CBA=
ABC+CBA+CBA+CBA=N&
&
&
&
&
N
A
A
B
BC
C
