第四章 触发器数字电路另一种基本逻辑单元 触发器各类 触发器 电路结构，以及由于电路结构不同所表现出的动作特点。
从功能上对 触发器 进行分类，说明 触发器 的电路结构和逻辑功能的区别以及两者之间的关系。
4.1 概述触发器必须具备两个基本特点：
1）具有两个能自行保持的 稳定状态,用来表示逻辑 1
和 0，或二进制数 1和 0；
所谓,稳定,状态，是指没有外界信号作用时，触发器电路中的电流、电压均维持恒定的数值。
2）根据不同的输入信号可以置成 1或 0状态。
触发器,能够存储（记忆） 1位二值信号的基本单元电路。
触发器的种类：
根据触发器电路结构形式分类：
基本 RS触发器；
同步 触发器；
主从触发器；
维持阻塞触发器；
边沿触发器根据触发器逻辑功能不同分类：
RS触发器；
JK触发器；
T触发器；
D触发器；
根据数据存取原理不同触发器还可以分为：
静态触发器（本章介绍）；
动态 触发器第 (1)页
4.2基本 RS触发器
1）电路结构与工作原理
1≥
1IV
1OV
基本或非门输出 VO1随 VI1变化而变化,VI1消失，
VO1状态不定。
1≥ 1≥
或非门组成的基本 RS触发器
DR DS
Q Q
Q和,触发器输出端；
，触发器 1状态；
，触发器 0状态；
SD：触发器置位输入端（置 1端）；
RD：触发器复位输入端（置 0端）。
0=Q1=Q,
1=Q0=Q,
DR DS
SR
QQ
Q
1≥ 1≥
DR DS
Q Q
1
1
0
0
1
1
0
0
S
D
1
1
1
1
0
0
0
0
R
D
1
0
1
0
1
0
1
0
Q
n
*
*
0
0
0
0
1
1
1
0
Q
1+n
次态（触发器新状态）
）初态（触发器原来状态状态变量
:
:
:
1+nQ
nQ
nQ
SD=1,RD=0,Q=1；
SD消失（由 1回 0），由于 Q=1
加至 G2，电路 1状态得以保持。
或非门组成基本 RS触发器 特性表2G1G
*输入端 1同时消失，状态不定
SD=0,RD=1,Q=0；
RD消失（由 1回 0），由于 加至 G1，电路
0状态得以保持。
1=Q
SD=RD=0，电路维持原来状态不变。
SD=RD=1，,触发器非正常状态，当 SD和 RD同时回 0，无法确定确定触发器状态。
正常工作时，不允许出现 SD=RD=1输入信号。
约束条件,SDRD=0
0=Q=Q
第 (2)页
DRDS
Q Q
&&
0
0
1
1
0
0
1
1
SD
0
0
0
0
1
1
1
1
RD
1
0
1
0
1
0
1
0
Q
n
*
*
1
1
0
0
1
1
1
0
Q
1+n
与非门组成基本 RS触发器 特性表
DR DS
SR
QQ
与非门组成基本 RS触发器
*输入端 0同时消失，状态不定
2）动作特点基本 RS触发器：又叫 直接置位、复位触发器因为,输入信号直接加在输出门上,在输入信号全部作用时间里，都能直接改变输出端的状态。
t
t
t
t
0
0
0
0
DS
DR
Q
Q
& &
Q Q
DS DR
红色虚线内，输入端全为 0，但由于它们不是同时回 1，触发器次态仍可以确定。
S
R
Q
Q
第 (3)页
4.3 时钟触发器两大类触发器,基本触发器,时钟触发器具有时钟脉冲输入端的触发器称为 时钟触发器根据触发器电路结构形式和触发方式分类：
基本 RS触发器； 同步式 触发器 ；主从触发器；
维持阻塞触发器；边沿触发器同步式触发器 —— 电平触发方式，一般 高电平触发 ；
维持阻塞触发器 —— 边沿触发方式，一般 上升沿触发 ；
边沿触发器 —— 边沿触发方式，一般 下降沿触发 ；
主从触发器 —— 主从触发 方式。
时钟输入 CP：时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：又叫控制输入端。四种触发器,SR— S,R；
D— D； JK— J,K； T— T。
初态 Qn— 可称现态，某个时钟脉冲作用前触发器状态。
次态 Qn+1— 某个时钟作用后触发器的状态。（新状态）
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式）
在一定控制输入下，在时钟脉冲作用前后，初态向次态转化的规律（状态转换真值表）
激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（ Qn— Qn+1），应有怎样的控制输入条件。
状态图：（图形方式）
在 CP作用下，状态变化与控制输入之间的关系。
特性方程：（代数方程式形式）
在 CP作用下,Qn+1与控制输入及 Qn之间的逻辑关系。
& &
Q Q
S R
&&
CP
CP
S1 R1CP
Q Q
DS DR
所谓 同步,是触发器的动作与时钟 同步同步 RS触发器
（ 1）同步 RS触发器
4.3.1 同步式触发器第 (4)页
1
1
1
1
1
1
1
1
0
0
CP
1
1
0
0
1
1
0
0
×
×
S
1
1
1
1
0
0
0
0
×
×
R
1
0
1
0
1
0
1
0
1
0
Q
n
*
*
1
1
0
0
1
1
1
0
1
0
Q
1+n
同步 RS触发器特性表（真值表）
*CP回到低电平后状态不定
CP=0,G3,G4
输出高电平，触发器保持原状态；
CP=1,G3,G4开通
S,R信号反相后加到基本 RS触发器上。
约束条件,SR=0
特性方程,次态（ Q n+1） 和数据输入（ S,R）、
初态（ Qn）的关系。
×
×
1
11
0 0
0
1+nQ
nQ
SR
00 01 11 10
1
0
（约束条件）0=SR
QR+S=Q n1+n
S
nQR
特性方程：
RSQ+RSQ+RSQ=Q nnn1+n
0 1
10
01
SR
×0 0×
11
01
10
00
QQ
1+nn
→
→
→
→
→
×
0
1
0
S
0
1
0
×
R
SR触发器激励表激励表,在时钟脉冲作用下，
实现一定的状态转换应有怎样的 控制输入条件 。
1+nn QQ →
状态图：
在 CP作用下，状态变化与控制输入之间的关系。
带异步置位、复位端的同步 RS触发器
& &
Q Q
S R
&&
CP
DS DR
在 或 端加入低电平可直接将触发器置 1或置 0，而不受时钟信号的控制。
：异步置位端；
：异步复位端。
触发器在时钟信号控制下正常工作时,处于高电平。
在 CP=0时进行状态预置。
DD RS 和
DS
DS
DR
DR
第 (5)页
（ 2）同步式 D触发器
1
1
0
0
D
1
0
1
0
Q
n
1
1
0
0
Q
1+n
0=Q 1+n
1=Q 1+n
说明触发器特性表D
& &
Q Q
&&
CP
D 1 CP=0，触发器保持原状态不变；
CP=1，触发器根据输入信号 D进行动作。
避免了 RS触发器 R=S=1时，次态不定的情况。
真值表
D=Q
D
1+n
触发器状态方程
11
01
10
00
QQ
1+nn
→
→
→
→
→
1
0
1
0
D
D触发器激励表
0 1
1
0
D
0 1
D触发器状态转换图
（ 3）同步式 JK触发器
& &
Q Q
J K
&&
CP
DS DR
线馈反
1
1
1
1
0
0
0
0
J
1
1
0
0
1
1
0
0
K
1
0
1
0
1
0
1
0
Q
n
0
1
1
1
0
0
1
0
Q
1+n
n
1+n
1+n
1+n
n1+n
Q=Q
1=Q
0=Q
Q=Q
说明
JK触发器真值表前三排和 RS同步触发器一样只是当 J=K=1时,n1+n Q=Q
1 11
0 00
1+nQ
nQ
00 01 11 10
1
0
J
K
0
1
nn1+n
nnnn1+n
QK+QJ=Q
QKJ+QJK+QKJ+QKJ=Q特性方程：
第 (6)页
11
01
10
00
QQ
1+nn
→
→
→
→
→
×
×
1
0
J
JK触发器激励表
0
1
×
×
K
0 1
×1
1×
JK
×0 0×
JK触发器状态转换图
（ 4）同步式 T触发器 JK触发器的特例
& &
Q Q
TK=J
&&
CP
DS DR
线馈反
1
1
0
0
T
1
0
1
0
Q
n
0
1
1
0
Q
1+n
n1+n
n1+n
Q=Q
Q=Q说明T触发器真值表特性方程：
nn1+n QT+QT=Q
11
01
10
00
QQ
1+nn
→
→
→
→
→
T触发器激励表
0
1
1
0
T
0 1
1
1
T
0 0
T触发器状态转换图同步 RS触发器动作特点
CP=1情况下,S,R信号都可以加到基本 RS触发器上。
都将引起输出端状态的变化。
电路的抗干扰能力比较差。
第 (7)页
t
t
t
t
t
CP
干扰脉冲
受干扰，产生误动作
受干扰，产生误动作
Q
Q
S
R
这种干扰引起触发器翻转，
我们称之为,空翻” 。
触发器的输出不能严格按时钟节拍动作。
如何克服“空翻”
书上例题（例 4.2.2）
同步式触发器为电平触发（高电平触发）
空翻 —— 触发器的输出不能严格按时钟脉冲节拍动作（同步式触发器的缺点）。
同步式 D,JK,T触发器同样会出现“空翻”。
T触发器空翻特别严重。当 T=1,Qn+1=Qn，在高电平期间,Q不断在 0,1之间变换。
同步式 T,JK触发器根本不能使用。
4.3.2 其他时钟触发器是一种利用电路内的维持阻塞线所产生的
“维持阻塞”作用来克服“空翻”毛病。
触发方式,边沿触发（一般为上升沿触发）
维持阻塞触发器具备 SR,JK,T,D功能。
1）维持阻塞触发器
1 2 3 4CP
D
Q
维持阻塞 D触发器一个周期（ CP）动作一次第 (8)页
2）边沿触发器是一种利用电路内速度差来克服空翻。
触发方式,边沿触发（一般为下降沿触发）
边沿触发器具备 SR,JK,T,D功能。
CP
J
K
Q
Q
边沿 JK触发器
4.3.3 主从触发器主从 RS触发器：由两个同样的 RS同步触发器构成。
CPS R
'S 'R
'Q 'Q
Q Q
1& 2&
3& 4&
5& 6&
7& 8&
1
CP
从触发器主触发器
1
1
0
0
1
1
0
0
×
S
1
1
1
1
0
0
0
0
×
R
1
0
1
0
1
0
1
0
×
Q
n
*
*
1
1
0
0
1
1
1
0
Q
Q
n
1+n
×
CP
CP=1，主触发器开，
从触发器封锁；
CP下降沿（ 1?0）主封锁，从根据主相同状态翻转。
一个 CP周期，触发器输出端变化一次。
主从 RS触发器真值表
*CP回到低电平后，输出状态不定。
第 (9)页主从触发器在一个时钟周期，输出状态只改变一次。
主触发器本身是同步 RS触发器。所以，在 CP=1期间，
主触发器输出状态仍然随 S,R状态的变化多次改变。
S=R=1，是触发器禁止状态。
遵循约束条件,SR=0。
如何使得即使 S=R=1的情况下，
触发器的次态也是确定的。
主从式 JK触发器
CPJ K
'S 'R
'Q 'Q
Q Q
1& 2&
3& 4&
5& 6&
7& 8&
1
CP
从触发器主触发器主从触发器都是 电平触发 的同步式触发器主从触发器在一个时间脉冲（ CP）作用下，工作过程分两个阶段（双拍工作方式）。
1） CP=1，主触发器接收控制信号 J,K，状态反映在 和 上,从触发器被封锁，保持原来状态。'Q 'Q 0=CP
2）在 CP下降沿（负跳变时刻），从触发器向主触发器看齐。
负跳变时，主触发器被封锁，保持原状态不变。此时，从触发器封锁被解除取与主触发器一致的状态。
1 2 3 4 5CP
J
K
'Q
Q 保持保持保持保持保持 保持 保持保持 保持看齐 看齐 看齐 看齐第 (10)页在 CP高电平期间，主触发器接收控制输入信号，
并改变状态；在 CP下降沿，从触发器向主触发器看齐。
在一个时钟脉冲作用下，从触发器最多改变一次，
克服了“空翻”现象。
通过时序图，我们看到：
1
1
0
0
1
1
0
0
×
J
1
1
1
1
0
0
0
0
×
K
1
0
1
0
1
0
1
0
×
Q
n
0
1
0
0
1
1
1
0
Q
Q
n
1+n
×
CP
主从 JK触发器真值表
CP
J
K
Q
Q
主从触发器动作特点：
1）触发器翻转分两步动作：
第一步，在 CP=1期间，主触发器接收输入端信号，被置成相应的状态，从触发器不动；
第二步,CP下降沿到来时，从触发器按照主触发器的状态翻转。
主从触发器的状态改变，发生在 CP的下降沿。
2）主触发器本身是一个同步 RS触发器，在
CP=1的全部时间里，输入信号都将对主触发器起控制作用。
第 (11)页
4.4 时钟触发器的直接置位和直接复位
1）直接置位输入端（ direct preset input）
直接置,1”端,DS
2）直接复位输入端（ direct reset input）
直接置,0”端,DR
时钟触发器可以通过以下两个途径改变状态：
1）通过,直接改变状态；
2）在,为,1”的前提下，通过 CP和控制输入改变状态。
DS
DS
DR
DR
74112：带置位、复位的上跳沿触发 JK触发器
0
1
1
1
1
1
0
0
1
1
1
1
0
1
×
1
1
0
0
×
×
×
1
0
1
0
×
×
×
×
×
↑
↑
↑
↑
1
1
0
0
1
1
0
1
1
0
nQ
nQ
nQ
nQ
Q QCPKJDS DR
输入 输出基本触发器与非门构成 — 输入负脉冲或非门构成 — 输入正脉冲同步式
T
JK
D
SR
T
JK
D
SR
T
JK
D
SR
T
JK
D
SR
维持阻塞时钟触发器边沿主从触发器
—— 高电平触发方式
—— 一般上升沿触发方式
—— 一般下降沿触发方式
—— 主从触发方式触发器分类图
11
10
01
00
11
10
01
00
SR 1+nQ 1+nQ 1+nQ 1+nQ
nQ nQ
×1
0
nQ
10
JK D T
1
0
1
0 nQ
nQ1
0
表值真能功表励激图态状方程特性
nQnQnQnQ 1+nQ 1+nQ 1+nQ 1+nQSR JK D T
1
1
0
0
1
0
1
0
×
0
1
0
0
1
0
×
1
1
0
0
1
0
1
0
×
×
1
0
0
1
×
×
1
1
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
0
0
1
1
0
功能SR 功能JK 功能D 功能T功能
n1+n QR+S=Q D=Q 1+n nn1+n QK+QJ=Q nn1+n QT+QT=Q
0 1 0 1 0 1 10 1
1
0 0
1
0
0 1
×1
1×
×0
0×
10
01
×0
0×
的比较各种功能触发器表达式
从功能上对 触发器 进行分类，说明 触发器 的电路结构和逻辑功能的区别以及两者之间的关系。
4.1 概述触发器必须具备两个基本特点：
1）具有两个能自行保持的 稳定状态,用来表示逻辑 1
和 0，或二进制数 1和 0；
所谓,稳定,状态，是指没有外界信号作用时，触发器电路中的电流、电压均维持恒定的数值。
2）根据不同的输入信号可以置成 1或 0状态。
触发器,能够存储（记忆） 1位二值信号的基本单元电路。
触发器的种类：
根据触发器电路结构形式分类：
基本 RS触发器；
同步 触发器；
主从触发器；
维持阻塞触发器；
边沿触发器根据触发器逻辑功能不同分类：
RS触发器；
JK触发器；
T触发器；
D触发器；
根据数据存取原理不同触发器还可以分为：
静态触发器（本章介绍）；
动态 触发器第 (1)页
4.2基本 RS触发器
1）电路结构与工作原理
1≥
1IV
1OV
基本或非门输出 VO1随 VI1变化而变化,VI1消失，
VO1状态不定。
1≥ 1≥
或非门组成的基本 RS触发器
DR DS
Q Q
Q和,触发器输出端；
，触发器 1状态；
，触发器 0状态；
SD：触发器置位输入端（置 1端）；
RD：触发器复位输入端（置 0端）。
0=Q1=Q,
1=Q0=Q,
DR DS
SR
Q
1≥ 1≥
DR DS
Q Q
1
1
0
0
1
1
0
0
S
D
1
1
1
1
0
0
0
0
R
D
1
0
1
0
1
0
1
0
Q
n
*
*
0
0
0
0
1
1
1
0
Q
1+n
次态（触发器新状态）
）初态（触发器原来状态状态变量
:
:
:
1+nQ
nQ
nQ
SD=1,RD=0,Q=1；
SD消失（由 1回 0），由于 Q=1
加至 G2，电路 1状态得以保持。
或非门组成基本 RS触发器 特性表2G1G
*输入端 1同时消失，状态不定
SD=0,RD=1,Q=0；
RD消失（由 1回 0），由于 加至 G1，电路
0状态得以保持。
1=Q
SD=RD=0，电路维持原来状态不变。
SD=RD=1，,触发器非正常状态，当 SD和 RD同时回 0，无法确定确定触发器状态。
正常工作时，不允许出现 SD=RD=1输入信号。
约束条件,SDRD=0
0=Q=Q
第 (2)页
DRDS
Q Q
&&
0
0
1
1
0
0
1
1
SD
0
0
0
0
1
1
1
1
RD
1
0
1
0
1
0
1
0
Q
n
*
*
1
1
0
0
1
1
1
0
Q
1+n
与非门组成基本 RS触发器 特性表
DR DS
SR
与非门组成基本 RS触发器
*输入端 0同时消失，状态不定
2）动作特点基本 RS触发器：又叫 直接置位、复位触发器因为,输入信号直接加在输出门上,在输入信号全部作用时间里，都能直接改变输出端的状态。
t
t
t
t
0
0
0
0
DS
DR
Q
Q
& &
Q Q
DS DR
红色虚线内，输入端全为 0，但由于它们不是同时回 1，触发器次态仍可以确定。
S
R
Q
Q
第 (3)页
4.3 时钟触发器两大类触发器,基本触发器,时钟触发器具有时钟脉冲输入端的触发器称为 时钟触发器根据触发器电路结构形式和触发方式分类：
基本 RS触发器； 同步式 触发器 ；主从触发器；
维持阻塞触发器；边沿触发器同步式触发器 —— 电平触发方式，一般 高电平触发 ；
维持阻塞触发器 —— 边沿触发方式，一般 上升沿触发 ；
边沿触发器 —— 边沿触发方式，一般 下降沿触发 ；
主从触发器 —— 主从触发 方式。
时钟输入 CP：时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：又叫控制输入端。四种触发器,SR— S,R；
D— D； JK— J,K； T— T。
初态 Qn— 可称现态，某个时钟脉冲作用前触发器状态。
次态 Qn+1— 某个时钟作用后触发器的状态。（新状态）
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式）
在一定控制输入下，在时钟脉冲作用前后，初态向次态转化的规律（状态转换真值表）
激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（ Qn— Qn+1），应有怎样的控制输入条件。
状态图：（图形方式）
在 CP作用下，状态变化与控制输入之间的关系。
特性方程：（代数方程式形式）
在 CP作用下,Qn+1与控制输入及 Qn之间的逻辑关系。
& &
Q Q
S R
&&
CP
CP
S1 R1CP
Q Q
DS DR
所谓 同步,是触发器的动作与时钟 同步同步 RS触发器
（ 1）同步 RS触发器
4.3.1 同步式触发器第 (4)页
1
1
1
1
1
1
1
1
0
0
CP
1
1
0
0
1
1
0
0
×
×
S
1
1
1
1
0
0
0
0
×
×
R
1
0
1
0
1
0
1
0
1
0
Q
n
*
*
1
1
0
0
1
1
1
0
1
0
Q
1+n
同步 RS触发器特性表（真值表）
*CP回到低电平后状态不定
CP=0,G3,G4
输出高电平，触发器保持原状态；
CP=1,G3,G4开通
S,R信号反相后加到基本 RS触发器上。
约束条件,SR=0
特性方程,次态（ Q n+1） 和数据输入（ S,R）、
初态（ Qn）的关系。
×
×
1
11
0 0
0
1+nQ
nQ
SR
00 01 11 10
1
0
（约束条件）0=SR
QR+S=Q n1+n
S
nQR
特性方程：
RSQ+RSQ+RSQ=Q nnn1+n
0 1
10
01
SR
×0 0×
11
01
10
00
1+nn
→
→
→
→
→
×
0
1
0
S
0
1
0
×
R
SR触发器激励表激励表,在时钟脉冲作用下，
实现一定的状态转换应有怎样的 控制输入条件 。
1+nn QQ →
状态图：
在 CP作用下，状态变化与控制输入之间的关系。
带异步置位、复位端的同步 RS触发器
& &
Q Q
S R
&&
CP
DS DR
在 或 端加入低电平可直接将触发器置 1或置 0，而不受时钟信号的控制。
：异步置位端；
：异步复位端。
触发器在时钟信号控制下正常工作时,处于高电平。
在 CP=0时进行状态预置。
DD RS 和
DS
DS
DR
DR
第 (5)页
（ 2）同步式 D触发器
1
1
0
0
D
1
0
1
0
Q
n
1
1
0
0
Q
1+n
0=Q 1+n
1=Q 1+n
说明触发器特性表D
& &
Q Q
&&
CP
D 1 CP=0，触发器保持原状态不变；
CP=1，触发器根据输入信号 D进行动作。
避免了 RS触发器 R=S=1时，次态不定的情况。
真值表
D=Q
D
1+n
触发器状态方程
11
01
10
00
1+nn
→
→
→
→
→
1
0
1
0
D
D触发器激励表
0 1
1
0
D
0 1
D触发器状态转换图
（ 3）同步式 JK触发器
& &
Q Q
J K
&&
CP
DS DR
线馈反
1
1
1
1
0
0
0
0
J
1
1
0
0
1
1
0
0
K
1
0
1
0
1
0
1
0
Q
n
0
1
1
1
0
0
1
0
Q
1+n
n
1+n
1+n
1+n
n1+n
Q=Q
1=Q
0=Q
Q=Q
说明
JK触发器真值表前三排和 RS同步触发器一样只是当 J=K=1时,n1+n Q=Q
1 11
0 00
1+nQ
nQ
00 01 11 10
1
0
J
K
0
1
nn1+n
nnnn1+n
QK+QJ=Q
QKJ+QJK+QKJ+QKJ=Q特性方程：
第 (6)页
11
01
10
00
1+nn
→
→
→
→
→
×
×
1
0
J
JK触发器激励表
0
1
×
×
K
0 1
×1
1×
JK
×0 0×
JK触发器状态转换图
（ 4）同步式 T触发器 JK触发器的特例
& &
Q Q
TK=J
&&
CP
DS DR
线馈反
1
1
0
0
T
1
0
1
0
Q
n
0
1
1
0
Q
1+n
n1+n
n1+n
Q=Q
Q=Q说明T触发器真值表特性方程：
nn1+n QT+QT=Q
11
01
10
00
1+nn
→
→
→
→
→
T触发器激励表
0
1
1
0
T
0 1
1
1
T
0 0
T触发器状态转换图同步 RS触发器动作特点
CP=1情况下,S,R信号都可以加到基本 RS触发器上。
都将引起输出端状态的变化。
电路的抗干扰能力比较差。
第 (7)页
t
t
t
t
t
CP
干扰脉冲
受干扰，产生误动作
受干扰，产生误动作
Q
Q
S
R
这种干扰引起触发器翻转，
我们称之为,空翻” 。
触发器的输出不能严格按时钟节拍动作。
如何克服“空翻”
书上例题（例 4.2.2）
同步式触发器为电平触发（高电平触发）
空翻 —— 触发器的输出不能严格按时钟脉冲节拍动作（同步式触发器的缺点）。
同步式 D,JK,T触发器同样会出现“空翻”。
T触发器空翻特别严重。当 T=1,Qn+1=Qn，在高电平期间,Q不断在 0,1之间变换。
同步式 T,JK触发器根本不能使用。
4.3.2 其他时钟触发器是一种利用电路内的维持阻塞线所产生的
“维持阻塞”作用来克服“空翻”毛病。
触发方式,边沿触发（一般为上升沿触发）
维持阻塞触发器具备 SR,JK,T,D功能。
1）维持阻塞触发器
1 2 3 4CP
D
Q
维持阻塞 D触发器一个周期（ CP）动作一次第 (8)页
2）边沿触发器是一种利用电路内速度差来克服空翻。
触发方式,边沿触发（一般为下降沿触发）
边沿触发器具备 SR,JK,T,D功能。
CP
J
K
Q
Q
边沿 JK触发器
4.3.3 主从触发器主从 RS触发器：由两个同样的 RS同步触发器构成。
CPS R
'S 'R
'Q 'Q
Q Q
1& 2&
3& 4&
5& 6&
7& 8&
1
CP
从触发器主触发器
1
1
0
0
1
1
0
0
×
S
1
1
1
1
0
0
0
0
×
R
1
0
1
0
1
0
1
0
×
Q
n
*
*
1
1
0
0
1
1
1
0
Q
Q
n
1+n
×
CP
CP=1，主触发器开，
从触发器封锁；
CP下降沿（ 1?0）主封锁，从根据主相同状态翻转。
一个 CP周期，触发器输出端变化一次。
主从 RS触发器真值表
*CP回到低电平后，输出状态不定。
第 (9)页主从触发器在一个时钟周期，输出状态只改变一次。
主触发器本身是同步 RS触发器。所以，在 CP=1期间，
主触发器输出状态仍然随 S,R状态的变化多次改变。
S=R=1，是触发器禁止状态。
遵循约束条件,SR=0。
如何使得即使 S=R=1的情况下，
触发器的次态也是确定的。
主从式 JK触发器
CPJ K
'S 'R
'Q 'Q
Q Q
1& 2&
3& 4&
5& 6&
7& 8&
1
CP
从触发器主触发器主从触发器都是 电平触发 的同步式触发器主从触发器在一个时间脉冲（ CP）作用下，工作过程分两个阶段（双拍工作方式）。
1） CP=1，主触发器接收控制信号 J,K，状态反映在 和 上,从触发器被封锁，保持原来状态。'Q 'Q 0=CP
2）在 CP下降沿（负跳变时刻），从触发器向主触发器看齐。
负跳变时，主触发器被封锁，保持原状态不变。此时，从触发器封锁被解除取与主触发器一致的状态。
1 2 3 4 5CP
J
K
'Q
Q 保持保持保持保持保持 保持 保持保持 保持看齐 看齐 看齐 看齐第 (10)页在 CP高电平期间，主触发器接收控制输入信号，
并改变状态；在 CP下降沿，从触发器向主触发器看齐。
在一个时钟脉冲作用下，从触发器最多改变一次，
克服了“空翻”现象。
通过时序图，我们看到：
1
1
0
0
1
1
0
0
×
J
1
1
1
1
0
0
0
0
×
K
1
0
1
0
1
0
1
0
×
Q
n
0
1
0
0
1
1
1
0
Q
Q
n
1+n
×
CP
主从 JK触发器真值表
CP
J
K
Q
Q
主从触发器动作特点：
1）触发器翻转分两步动作：
第一步，在 CP=1期间，主触发器接收输入端信号，被置成相应的状态，从触发器不动；
第二步,CP下降沿到来时，从触发器按照主触发器的状态翻转。
主从触发器的状态改变，发生在 CP的下降沿。
2）主触发器本身是一个同步 RS触发器，在
CP=1的全部时间里，输入信号都将对主触发器起控制作用。
第 (11)页
4.4 时钟触发器的直接置位和直接复位
1）直接置位输入端（ direct preset input）
直接置,1”端,DS
2）直接复位输入端（ direct reset input）
直接置,0”端,DR
时钟触发器可以通过以下两个途径改变状态：
1）通过,直接改变状态；
2）在,为,1”的前提下，通过 CP和控制输入改变状态。
DS
DS
DR
DR
74112：带置位、复位的上跳沿触发 JK触发器
0
1
1
1
1
1
0
0
1
1
1
1
0
1
×
1
1
0
0
×
×
×
1
0
1
0
×
×
×
×
×
↑
↑
↑
↑
1
1
0
0
1
1
0
1
1
0
nQ
nQ
nQ
nQ
Q QCPKJDS DR
输入 输出基本触发器与非门构成 — 输入负脉冲或非门构成 — 输入正脉冲同步式
T
JK
D
SR
T
JK
D
SR
T
JK
D
SR
T
JK
D
SR
维持阻塞时钟触发器边沿主从触发器
—— 高电平触发方式
—— 一般上升沿触发方式
—— 一般下降沿触发方式
—— 主从触发方式触发器分类图
11
10
01
00
11
10
01
00
SR 1+nQ 1+nQ 1+nQ 1+nQ
nQ nQ
×1
0
nQ
10
JK D T
1
0
1
0 nQ
nQ1
0
表值真能功表励激图态状方程特性
nQnQnQnQ 1+nQ 1+nQ 1+nQ 1+nQSR JK D T
1
1
0
0
1
0
1
0
×
0
1
0
0
1
0
×
1
1
0
0
1
0
1
0
×
×
1
0
0
1
×
×
1
1
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
0
1
0
0
1
1
0
功能SR 功能JK 功能D 功能T功能
n1+n QR+S=Q D=Q 1+n nn1+n QK+QJ=Q nn1+n QT+QT=Q
0 1 0 1 0 1 10 1
1
0 0
1
0
0 1
×1
1×
×0
0×
10
01
×0
0×
的比较各种功能触发器表达式
