第 2章 门电路
数字电子技术
第 2章 门电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 2章 门电路
第 2章 门电路
2.1 分立元件门电路
2.2 TTL集成逻辑门电路
2.3 其他类型的 TTL门电路
2.4 MOS逻辑门
2.5 使用逻辑门的几个实际问题
第 2章 门电路
2.1 分立元件门电路
2.1.1 基本逻辑门电路
1.二极管与门
与门,实现与运算的电路。
电路及其逻辑符号如图所示，只要输入 A,B当中有一个
为低电平时，则其支路中二极管导通，使输出端 F为低电
平。只有 A,B全为高电平时，输出端 F才为高电平。
第 2章 门电路
当 A, B,F为高电平时用逻辑 1表示，低电平时则用逻辑 0
表示。真值表为：
其逻辑表达式为 。ABF ?
第 2章 门电路
2.二极管或门
或门,实现或运算的电路。
电路及其逻辑符号如图所示。输入 A,B当中只要有一个
为高电平时，则其支路中二级管导通，使输出端 F为高电
平。只有 A,B全为低电平时，输出端 F才为低电平。
第 2章 门电路
真值表为：
逻辑表达式为：
F A B??
第 2章 门电路
3.三极管非门电路
非门,实现非运算的电路。
电路及其逻辑符号如图所示。当输入 A为低电平时，三极
管截止，输出 F为高电平，输入 A为高电平时，三极管饱和，
输出 F为低电平。逻辑表达式 F= 。A
第 2章 门电路
2.1.2 与非门、或非门电路
1.与非门电路
第 2章 门电路
与非的真值表：
2.或非门电路
第 2章 门电路
或非的真值表：
第 2章 门电路
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门的工作原理
1,TTL与非门的典型电路
第 2章 门电路
2.工作原理
当输入端 A,B,C中，只要有一个输入信号 VIL为低电平
0.3V时，则相对的发射结导通，使 T1管的基极电位被箝制到
1V,T2管截止，故 T5也截止。 T3,T4管导通，输出高电平
即输入端 A,B,C中至少有一个为低电平时，输出端 F为高
电平。
当输入端 A,B,C全为高电平,T1管的基极电位升高，使 T1
管的集电结,T2和 T5管的发射结正向偏置而导通，致使 T3
管微导通,T4管截止。即输入端全为高电平时，输出端为低
电平。所以该门是一个与非门。
第 2章 门电路
2.2.2 TTL与非门的电压传输特性及抗干扰能力
1,电压传输特性
电压传输特性分为四个区段：截止区、线性区、转折区和饱
和区。
第 2章 门电路
2,抗干扰能力
TTL与非门在实际应用时，输入端有时会出现干扰电压 VN叠
加在输入信号上。当干扰电压 VN超过一定数值时就会破坏与
非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态
所允许的干扰电压值叫做 抗干扰能力 。干扰电压亦称 噪声,
抗干扰能力也称 噪声容限 。
关门电平 VOFF：输出为标准高电平时，所允许的最大输入低
电平值。通常 VOFF=0.8V。
开门电平 VON：输出为标准低电平时，所允许的最小输入高
电平值。通常 VOH=1.8V。
第 2章 门电路
抗干扰能力分为输入低电平的抗干扰能力 VNL和输入高电平
的抗干扰能力 VNH。
低电平的抗干扰能力 为：
VNL越大，表明 TTL与非门输入低电平时抗正向干扰的能力越
强。
高电平的抗干扰能力 为：
VNH越大，表明 TTL与非门输入高电平时抗负向干扰的能力
越强。
m a xN L O F F ILV V V??
m i nN H IH O HV V V??
第 2章 门电路
2.2.3 TTL与非门的电气性能
1,TTL与非门的输入特性
输入特性是描述输入电流与输入电压之间的关系曲线,如图
示：
第 2章 门电路
2,TTL与非门的输出特性
输出电压与负载电流之间的关系曲线，称为 输出特性 。
(1)输出为低电平时的输出特性曲线：
第 2章 门电路
(2)输出为高电平时的输出特性曲线：
第 2章 门电路
3,带负载能力
负载能力 是指输出端所能驱动同类门的最大能力，称为扇出
系数，以 N0来表示。拉电流负载增加会使与非门的输出高电
平下降；灌电流负载增加会使与非门的输出低电平上升。与
非门的扇出系数 N0取决于输出低电平时所能驱动的同类门
的个数 。通常 。
[例 2-1]在图示电路中，试计算门 G1最多可以驱动多少个同样
的门电路负载。要求 G1输出的高、低电平满足
,。
m a x /L ISN I I?
10ON ?
3,2OHVV?
0,2OLVV?
第 2章 门电路
第 2章 门电路
解：首先计算保证 时可以驱动的门电路数目 N1。
其次，再计算保证 时能驱动的负载门数目 N2。
所以扇出系数 N=10。
1 ILV i i?
1
16 16
1
L
I
iN
i? ? ?
0,2OLVV?
3,2OHVV?
2 IH LN I i?
2
0, 4 10
0, 0 4
L
IH
iN
I? ? ?
第 2章 门电路
2.2.4 TTL与非门动态特性
平均传输延迟时间, 输出电压由高电平变为低电平时
的传输延迟时间是称为 导通传输延迟时间 ；输出电压
由低电平变为高电平时的传输延迟时间是称为 截止传输延迟
时间 。通常把二者的平均值称作 平均传输延迟时间,
以 表示。
pdt
PHLt
PLHt
pdt
2
P HL P L H
pd
ttt ??
第 2章 门电路
2,动态尖峰电流
与非门从导通状态转换为截止状态或从截止状态转换为导通
状态，在这个转换过程中，都会出现 T4,T5两管瞬间同时导
通，这瞬间的电源电流比静态时的电源电流要大，但持续时
间较短，故称之为 尖峰电流 或 浪涌电流,如图示。
第 2章 门电路
2.3.1 集电极开路门（ OC门）
1,OC门的结构及其工作原理
在实验应用中，常希望把几个逻辑门的输出端直接连在一
起，实现逻辑与，这种逻辑与称作,线与,。要使门电路的
输
出端直接并联，可以把 TTL与非门电路的推拉输出级改为三
级管集电极开路输出，称为 集电极开路 (Open Collector)门电
路，简称 OC门 。在使用时必须外加负载电阻和电源 VCC。其
逻辑图和逻辑符号如图。
2.3 其他类型的 TTL门电路
第 2章 门电路
2,集电极负载电阻的选择
m i n
m a x
C C O H
L
O H IH
VVR
m I p I
??
?
第 2章 门电路
m a x
m i n
C C O L
L
O L IS
VVR
I n I
??
?
第 2章 门电路
3,OC门的应用
(1)实现与或非逻辑关系
第 2章 门电路
(2)实现电平转换
(3)用作驱动器
用 OC门来驱动指示灯、继电器和脉冲变压器等。当用于驱
动指示灯时，上拉电阻 RL由指示灯来代替，指示灯的一端与
OC门的输出相连，另一端接上电源即可。如电流过大，可
串入一个适当的限流电阻。
第 2章 门电路
2.3.2 三态输出门工作原理
1.三态输出门工作原理
三态 (Three State Logic)门，简称 TSL门 。该门输出不仅有高
电平和低电平两种状态，还有第三个状态叫 高阻状态 。控制
端高有效的逻辑符号三态与非门的电路结构和逻辑符号如图
示。
第 2章 门电路
控制端高有效的逻辑符号三态与非门的逻辑符号如图示。
第 2章 门电路
2,三态门的用途
利用三态门向同一个总线 MN上轮流传输信号而不至于互相
干扰。 工作的条件是,在任何时间里只能有一个三态门处于
工作状态，其余的门处于高阻状态。电路如图示。
第 2章 门电路
利用三态非门实现数据的双向传输，如图示。
第 2章 门电路
2.4 MOS逻辑门
2.4.1 CMOS门电路
1,CMOS反相器
利用 PMOS管和 MNOS管两者特性能相互补充的特点而做成
的互补对称 MOS反相器，简称 CMOS反相器,如图示。
第 2章 门电路
2,CMOS与非门
第 2章 门电路
3,CMOS或非门
第 2章 门电路
4,CMOS三态门
第 2章 门电路
5,CMOS传输门
CMOS传输门是一种传输信号的可控开关电路，电路和逻辑
符号如图示。
第 2章 门电路
2.5 使用逻辑门的几个实际问题
1,集成逻辑门多余输入端的处理
一般不让多余的输入端悬空，以防引入干扰信号，尤其对
CMOS器件输入端悬空可能因栅极感应静电电压而将管子击
穿损坏。所以在带载能力允许的情况下，一般均可把多余的
输入端和该电路的输入信号并接使用，以增加逻辑可靠性，
如图示。
第 2章 门电路
2,TTL门驱动 CMOS门
当 TTL电路和 CMOS电路相连接时，必须考虑它们之间电流
驱动能力及高、低电平的配合等接口技术问题。当 TTL门驱
动 CMOS门时，可能出现 TTL门输出高电平低于 CMOS门要
求输入高电平的值，所以，常用 TTL OC门作为接口电路，
其输出端上拉电阻 R必须接到 CMOS门的正电源 VDD上，如
图示。
第 2章 门电路
也可采用缓冲变换器加在 TTL门与 CMOS门中间，以实现电
平转换如图示。
数字电子技术
第 2章 门电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 2章 门电路
第 2章 门电路
2.1 分立元件门电路
2.2 TTL集成逻辑门电路
2.3 其他类型的 TTL门电路
2.4 MOS逻辑门
2.5 使用逻辑门的几个实际问题
第 2章 门电路
2.1 分立元件门电路
2.1.1 基本逻辑门电路
1.二极管与门
与门,实现与运算的电路。
电路及其逻辑符号如图所示，只要输入 A,B当中有一个
为低电平时，则其支路中二极管导通，使输出端 F为低电
平。只有 A,B全为高电平时，输出端 F才为高电平。
第 2章 门电路
当 A, B,F为高电平时用逻辑 1表示，低电平时则用逻辑 0
表示。真值表为：
其逻辑表达式为 。ABF ?
第 2章 门电路
2.二极管或门
或门,实现或运算的电路。
电路及其逻辑符号如图所示。输入 A,B当中只要有一个
为高电平时，则其支路中二级管导通，使输出端 F为高电
平。只有 A,B全为低电平时，输出端 F才为低电平。
第 2章 门电路
真值表为：
逻辑表达式为：
F A B??
第 2章 门电路
3.三极管非门电路
非门,实现非运算的电路。
电路及其逻辑符号如图所示。当输入 A为低电平时，三极
管截止，输出 F为高电平，输入 A为高电平时，三极管饱和，
输出 F为低电平。逻辑表达式 F= 。A
第 2章 门电路
2.1.2 与非门、或非门电路
1.与非门电路
第 2章 门电路
与非的真值表：
2.或非门电路
第 2章 门电路
或非的真值表：
第 2章 门电路
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门的工作原理
1,TTL与非门的典型电路
第 2章 门电路
2.工作原理
当输入端 A,B,C中，只要有一个输入信号 VIL为低电平
0.3V时，则相对的发射结导通，使 T1管的基极电位被箝制到
1V,T2管截止，故 T5也截止。 T3,T4管导通，输出高电平
即输入端 A,B,C中至少有一个为低电平时，输出端 F为高
电平。
当输入端 A,B,C全为高电平,T1管的基极电位升高，使 T1
管的集电结,T2和 T5管的发射结正向偏置而导通，致使 T3
管微导通,T4管截止。即输入端全为高电平时，输出端为低
电平。所以该门是一个与非门。
第 2章 门电路
2.2.2 TTL与非门的电压传输特性及抗干扰能力
1,电压传输特性
电压传输特性分为四个区段：截止区、线性区、转折区和饱
和区。
第 2章 门电路
2,抗干扰能力
TTL与非门在实际应用时，输入端有时会出现干扰电压 VN叠
加在输入信号上。当干扰电压 VN超过一定数值时就会破坏与
非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态
所允许的干扰电压值叫做 抗干扰能力 。干扰电压亦称 噪声,
抗干扰能力也称 噪声容限 。
关门电平 VOFF：输出为标准高电平时，所允许的最大输入低
电平值。通常 VOFF=0.8V。
开门电平 VON：输出为标准低电平时，所允许的最小输入高
电平值。通常 VOH=1.8V。
第 2章 门电路
抗干扰能力分为输入低电平的抗干扰能力 VNL和输入高电平
的抗干扰能力 VNH。
低电平的抗干扰能力 为：
VNL越大，表明 TTL与非门输入低电平时抗正向干扰的能力越
强。
高电平的抗干扰能力 为：
VNH越大，表明 TTL与非门输入高电平时抗负向干扰的能力
越强。
m a xN L O F F ILV V V??
m i nN H IH O HV V V??
第 2章 门电路
2.2.3 TTL与非门的电气性能
1,TTL与非门的输入特性
输入特性是描述输入电流与输入电压之间的关系曲线,如图
示：
第 2章 门电路
2,TTL与非门的输出特性
输出电压与负载电流之间的关系曲线，称为 输出特性 。
(1)输出为低电平时的输出特性曲线：
第 2章 门电路
(2)输出为高电平时的输出特性曲线：
第 2章 门电路
3,带负载能力
负载能力 是指输出端所能驱动同类门的最大能力，称为扇出
系数，以 N0来表示。拉电流负载增加会使与非门的输出高电
平下降；灌电流负载增加会使与非门的输出低电平上升。与
非门的扇出系数 N0取决于输出低电平时所能驱动的同类门
的个数 。通常 。
[例 2-1]在图示电路中，试计算门 G1最多可以驱动多少个同样
的门电路负载。要求 G1输出的高、低电平满足
,。
m a x /L ISN I I?
10ON ?
3,2OHVV?
0,2OLVV?
第 2章 门电路
第 2章 门电路
解：首先计算保证 时可以驱动的门电路数目 N1。
其次，再计算保证 时能驱动的负载门数目 N2。
所以扇出系数 N=10。
1 ILV i i?
1
16 16
1
L
I
iN
i? ? ?
0,2OLVV?
3,2OHVV?
2 IH LN I i?
2
0, 4 10
0, 0 4
L
IH
iN
I? ? ?
第 2章 门电路
2.2.4 TTL与非门动态特性
平均传输延迟时间, 输出电压由高电平变为低电平时
的传输延迟时间是称为 导通传输延迟时间 ；输出电压
由低电平变为高电平时的传输延迟时间是称为 截止传输延迟
时间 。通常把二者的平均值称作 平均传输延迟时间,
以 表示。
pdt
PHLt
PLHt
pdt
2
P HL P L H
pd
ttt ??
第 2章 门电路
2,动态尖峰电流
与非门从导通状态转换为截止状态或从截止状态转换为导通
状态，在这个转换过程中，都会出现 T4,T5两管瞬间同时导
通，这瞬间的电源电流比静态时的电源电流要大，但持续时
间较短，故称之为 尖峰电流 或 浪涌电流,如图示。
第 2章 门电路
2.3.1 集电极开路门（ OC门）
1,OC门的结构及其工作原理
在实验应用中，常希望把几个逻辑门的输出端直接连在一
起，实现逻辑与，这种逻辑与称作,线与,。要使门电路的
输
出端直接并联，可以把 TTL与非门电路的推拉输出级改为三
级管集电极开路输出，称为 集电极开路 (Open Collector)门电
路，简称 OC门 。在使用时必须外加负载电阻和电源 VCC。其
逻辑图和逻辑符号如图。
2.3 其他类型的 TTL门电路
第 2章 门电路
2,集电极负载电阻的选择
m i n
m a x
C C O H
L
O H IH
VVR
m I p I
??
?
第 2章 门电路
m a x
m i n
C C O L
L
O L IS
VVR
I n I
??
?
第 2章 门电路
3,OC门的应用
(1)实现与或非逻辑关系
第 2章 门电路
(2)实现电平转换
(3)用作驱动器
用 OC门来驱动指示灯、继电器和脉冲变压器等。当用于驱
动指示灯时，上拉电阻 RL由指示灯来代替，指示灯的一端与
OC门的输出相连，另一端接上电源即可。如电流过大，可
串入一个适当的限流电阻。
第 2章 门电路
2.3.2 三态输出门工作原理
1.三态输出门工作原理
三态 (Three State Logic)门，简称 TSL门 。该门输出不仅有高
电平和低电平两种状态，还有第三个状态叫 高阻状态 。控制
端高有效的逻辑符号三态与非门的电路结构和逻辑符号如图
示。
第 2章 门电路
控制端高有效的逻辑符号三态与非门的逻辑符号如图示。
第 2章 门电路
2,三态门的用途
利用三态门向同一个总线 MN上轮流传输信号而不至于互相
干扰。 工作的条件是,在任何时间里只能有一个三态门处于
工作状态，其余的门处于高阻状态。电路如图示。
第 2章 门电路
利用三态非门实现数据的双向传输，如图示。
第 2章 门电路
2.4 MOS逻辑门
2.4.1 CMOS门电路
1,CMOS反相器
利用 PMOS管和 MNOS管两者特性能相互补充的特点而做成
的互补对称 MOS反相器，简称 CMOS反相器,如图示。
第 2章 门电路
2,CMOS与非门
第 2章 门电路
3,CMOS或非门
第 2章 门电路
4,CMOS三态门
第 2章 门电路
5,CMOS传输门
CMOS传输门是一种传输信号的可控开关电路，电路和逻辑
符号如图示。
第 2章 门电路
2.5 使用逻辑门的几个实际问题
1,集成逻辑门多余输入端的处理
一般不让多余的输入端悬空，以防引入干扰信号，尤其对
CMOS器件输入端悬空可能因栅极感应静电电压而将管子击
穿损坏。所以在带载能力允许的情况下，一般均可把多余的
输入端和该电路的输入信号并接使用，以增加逻辑可靠性，
如图示。
第 2章 门电路
2,TTL门驱动 CMOS门
当 TTL电路和 CMOS电路相连接时，必须考虑它们之间电流
驱动能力及高、低电平的配合等接口技术问题。当 TTL门驱
动 CMOS门时，可能出现 TTL门输出高电平低于 CMOS门要
求输入高电平的值，所以，常用 TTL OC门作为接口电路，
其输出端上拉电阻 R必须接到 CMOS门的正电源 VDD上，如
图示。
第 2章 门电路
也可采用缓冲变换器加在 TTL门与 CMOS门中间，以实现电
平转换如图示。
