第 3章 组合逻辑电路
数字电子技术
第 3章 组合逻辑电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 3章 组合逻辑电路
第 3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
3.2 组合逻辑电路的设计方法
3.3 若干常用的组合逻辑电路
3.4 组合逻辑电路中的竞争 -
冒险现象
第 3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
数字电路分类,组合逻辑电路和时序逻辑电路。
组合电路逻辑功能特点,任意时刻的输出仅取决于该时刻的
输入，而与信号作用前电路原来的状态无关；
时序电路逻辑功能特点,任意时刻的输出不仅取决于该时刻
的输入，而与信号作用前电路原来的状态有关。
图 3-1 输入、输出组合逻辑电路的框图
第 3章 组合逻辑电路
图 3-1中输出变量与输入变量之间可表示为：
组合电路的分析步骤,
1,由已知的逻辑图，写出相应的逻辑函数式；
2.对函数式进行化简；
3.根据化简后的函数式列真值表，找出其逻辑功能。
? ?
? ?
? ??
?
?
?
?
?
?
?
?
?
xxxfy
xxxfy
xxxfy
mnn
m
m
?
?
?
?
,,
,,
,,
21
2122
2111
第 3章 组合逻辑电路
[例 3-1]试分析图 3-3所示电路的逻辑功能，并指出该电路
的用途。
图 3-2 例 3-1的逻辑图
第 3章 组合逻辑电路
解,1.由逻辑图，写函数式：
2.化简得：
3.列真值表：
A B CCABCBABCAY ????
CABCABY ???
第 3章 组合逻辑电路
3.2 组合逻辑电路的设计方法
组合电路的设计分为, SSI设计和 MSI设计,SSI设计的基本
单元电路为门电路,MSI设计的基本单元电路为中规模集成
电路。
组合电路的设计步骤,
1,进行逻辑抽象；
2,写出逻辑函数式；
3,选定设计所用器件的类型；
4.化简或变换；
5.画逻辑图。
第 3章 组合逻辑电路
[例 3-2]设计一个三变量的多数表决电路。当输入变量中有两
个或两个以上同意时，提议被通过；否则，提议不被通过。
解,1.进行逻辑抽象：
第 3章 组合逻辑电路
2.写出逻辑函数式：
3.选定器件类型为小规模集成电路的设计。
4.化简得：
5.画逻辑图：
A B CCABCBABCAY ????
CABCABY ???
第 3章 组合逻辑电路
3.3 若干常用的组合逻辑电路
3.3.1 编码器
编码器 是能够实现编码功能的电路。
1 二进制编码器
1）二进制普通编码器
图 3-3 3位二进制普通编码器的逻辑图
第 3章 组合逻辑电路
逻辑功能：将 编成 000代码，将 编成 001代码,… 依次
类推，将 编成 111代码 。
表 3-3 3位二进制普通编码器的真值表
I0 I1
I7
第 3章 组合逻辑电路
2）二进制优先编码器
图 3-4 3位二进制优先编码器的逻辑图
第 3章 组合逻辑电路
表 3-4 3位二进制优先编码器 74LS148的真值表
第 3章 组合逻辑电路
[例 3-3]试用两片 74LS148实现一个 16线 -4线优先编码器，将
~ 16个低电平信号编成 1111~0000代码。要求 优先
级最高。
解：
A15 A0
A15
A15
第 3章 组合逻辑电路
3.3.2 译码器
译码器是能够实现译码功能的电路。
1．二进制译码器
1）译码器 74LS138
图 3-5 中规模集成 3位二进制译码器
第 3章 组合逻辑电路
当 时，控制端有效，输出函数表达
式为：
01 321 ??? SSS,
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
02
7
0
12
6
0
1
2
5
01
2
4
01
23
0
1
22
0
121
0120
1
第 3章 组合逻辑电路
表 3-5 中规模集成 3线 -8线译码器 74LS138的真值表
第 3章 组合逻辑电路
[例 3-4]试用两片 74LS138实现一个 4线 -16线译码器，要求将
4位二进制代码 0000~1111分别译成 16个低电平信号。
解：
第 3章 组合逻辑电路
2）用 74LS138实现多输出逻辑函数的步骤：
a) 将待求函数式化成最小项和的形式，并转换成与非 -与非
式；
b) 画逻辑图。
[例 3-5]试用 74LS138实现多输出逻辑函数：
?
?
?
?
?
???
??
???
CBABCBAZ
CACBAZ
CBACABCBZ
3
2
1
第 3章 组合逻辑电路
解,a)将待求函数式化成最小项和的形式：
转换成与非 -与非式得：
?
?
?
?
?
???????????
????????
???????????
mmmmCBACABABCCBACBAABCBAZ
mmmCBABCACBACACBAZ
mmmmCBACABCBACBACBACABCBZ
7650
431
6521
3
2
1
?
?
?
??
?
?
????????
??????
????????
mmmmmmmmZ
mmmmmmZ
mmmmmmmmZ
76507650
431431
65216521
3
2
1
第 3章 组合逻辑电路
b)画逻辑图：
令 CABAAA ??? 012,，
第 3章 组合逻辑电路
2．显示译码器
显示译码器,用于驱动显示器的译码器。
七段半导体数码管，是由七段独立的发光二极管组成，通过
这七段独立的发光二极管的不同点亮组合，来显示０～９十
个不同的数字。
(a) 外形图 (b)共阴极 (c) 共阳极
图 3-6 半导体数码管
第 3章 组合逻辑电路
表 3-6 七段显示译码器的真值表
第 3章 组合逻辑电路
写函数式：
化简得：
?
?
?
?
?
?
??
?
?
?
?
?
???
????
??????
????
?
??
???
AAAAAAAAAAAAY
AAAAAAAAAAAAAAAAY
AAAAAAAAAAAAAAAAAAAAAAAAY
AAAAAAAAAAAAAAAAY
AAAAY
AAAAAAAAY
AAAAAAAAAAAAY
01230120123
3
g
0123012301230123f
012301230123012301230123e
0123012301230123d
0123c
01230123b
012301230123a
?
?
?
?
?
?
?
?
?
?
?
??
???
??
???
??
???
???
AAAAAAY
AAAAAAAY
AAAY
AAAAAAAAAY
AAAAAY
AAAAAAAAY
AAAAAAAAY
012123g
0112023f
120e
012012012d
01223c
01201213b
13020123a
第 3章 组合逻辑电路
图 3-7 七段显示译码器 7448的逻辑图
第 3章 组合逻辑电路
用七段显示译码器 7448直接驱动共阴极的七段半导体数码
管的驱动电路：
图 3-8 七段显示译码驱动电路
第 3章 组合逻辑电路
,称为灯测试输入端，低电平有效。当 =0时，数码
管显示数字 8，表明该数码管正常工作；否则，数码管不能正
常显示。数码管正常显示时，应令端接高电平。
：称为灭零输入端，低电平有效，用于将无效的零灭掉。
：称为消隐输入 /灭零输出端，均为低电平有效。
LT LT
RBI
RBOBI
第 3章 组合逻辑电路
[例 3-6]设计一个有灭零控制的 10位数码显示系统，要求保留
小数点后一位有效数字。
解：
第 3章 组合逻辑电路
3.3.3 数据选择器
数据选择器：是能够按照给定的地址将某个数据从一组数据
中选出来的电路。
1,双四选一数据选择器 74LS153
图 3-9 双四选一数据选择器 74LS153的逻辑图
第 3章 组合逻辑电路
当 =0，即控制端有效时实现数据选择功能，输出逻辑函
数式：
S1
DAADAADAADAAY 3012011010011 ????
表 3-7 双四选一数据选择器 74LS153的真值表
第 3章 组合逻辑电路
[例 3-7]试用 1个双四选一数据选择器 74LS153接成 1个八选一
数据选择器。
解：
第 3章 组合逻辑电路
2.八选一数据选择器 74LS152
图 3-9八选一数据选择器 74LS152的逻辑图
第 3章 组合逻辑电路
其函数式：
DAAADAAADAAA
DAAADAAADAAADAAADAAAY
70126015012 2
40123012201210120012
???
?????
表 3-8 八选一数据选择器 74LS152的真值表
第 3章 组合逻辑电路
3.用数据选择器实现逻辑函数的步骤：
1）变换。
2）画逻辑图。
[例 3-8]用四选一数据选择器实现函数 。
解,1）变换：
四选一数据选择器的输出函数式：
令,并代入待求函数式得：
CABCABZ ???
DAADAADAADAAY 3012011010011 ????
BAAA ?? 01,
10
)(10
01011 001
01011 001
01011 01 001
1001
??????
??????
?????
??????
AACAACAAAA
CAACAACAAAA
CAACAACAACAAAA
ACCAAACABCABZ
第 3章 组合逻辑电路
令
所以可得：
2）画逻辑图：
Y1Z ?
1
0
3
2
1
0
?
?
?
?
D
CD
CD
D
第 3章 组合逻辑电路
3.3.4加法器
半加,不考虑进位直接把两个二进制数相加。
全加,考虑低位来的进位，把两个一位二进制数及低位送来
的进位一起相加。
1．一位半加器
表 3-9 一位半加器的真值表
第 3章 组合逻辑电路
由表 3-14，可得出相应的函数式为
画逻辑图：
?
?
?
?
????
? BAC
BABABAS
ii1i
iiiiiii
图 3-10 一位半加器的逻辑图
第 3章 组合逻辑电路
一位半加器的逻辑符号：
图 3-11 一位半加器的逻辑符号
2．一位全加器
表 3-10 一位全加器的真值表
第 3章 组合逻辑电路
化简后的函数式为：
画逻辑图：
??
???
???
????
? CBBACAC
CBACBACBACBAS
iiiiii1i
iiiiiiiiiiiii
图 3-34 一位双全加器 74LS183的 1/2逻辑图
第 3章 组合逻辑电路
一位全加器的逻辑符号：
图 3-12 一位全加器的逻辑符号
3．串行进位加法器
图 3-13 四位串行进位加法器的逻辑图
第 3章 组合逻辑电路
3.3.5 数值比较器
数值比较器,能够实现两个二进制数的大小比较功能的电路。
1．一位数值比较器
表 3-11 一位数值比较器的真值表
写函数式：
?
?
?
?
?
?
????
?
?
?
?
BA
BAABBA
BA
Y
Y
Y
）（
）（
）（
BA
BA
BA
第 3章 组合逻辑电路
画逻辑图得：
图 3-14 一位数值比较器的逻辑图
第 3章 组合逻辑电路
2,4位数值比较器
图 3-15 4位数值比较器 CC14585的逻辑图
第 3章 组合逻辑电路
输出函数式为：
以两片 CC14585实现一个 8位数值比较器的逻辑图：
? ?
? ?
? ? ? ?
? ? ? ? ? ? ? ?
?
?
?
?
?
?
?
?
?
???
?????????
???????????????
?????????
????
??
?
?
IYYY
IBABABABAY
IBABABABABABABABA
BABABABABABAY
BABABABA
BA00112233BA
BA0011223300112233
112233223333BA
图 3-16 8位数值比较器
第 3章 组合逻辑电路
3.4 组合逻辑电路中的竞争 -冒险现象
3.4.1 竞争 -冒险现象的产生
竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳
变的现象。
冒险,是指由于竞争的存在，在门电路的输出端可能出现尖峰
脉冲的现象。
图 3-17 与门电路的竞争 -冒险现象
第 3章 组合逻辑电路
图 3-18或门电路的竞争 -冒险现象
第 3章 组合逻辑电路
3.4.2 竞争 -冒险现象的判断
只有一个变量状态发生变化情况，电路是否存在竞争 -冒险的
判断方法,看该电路的逻辑函数式在一定条件下，是否能够
转换成或 的情况，若能，则该电路存在竞争 -冒险；否则，
该电路不存在竞争 -冒险。
[例 3-12]试判断图 3-19所示电路是否存在竞争 -冒险，已知任
何瞬间只有一个变量状态发生变化。
图 3-19 例 3-12的电路
第 3章 组合逻辑电路
解：图 3-19的逻辑函数式为：
当 时，上式可以转换成
故该电路存在竞争 -冒险。
3.4.3 竞争 -冒险现象的消除方法
由于竞争 -冒险，在电路中产生的尖峰脉冲是电路中的噪声，
需要设法消除，常用的消除方法有：引入封锁脉冲；引入选
通脉冲；修改逻辑设计；接入滤波电容。
CAABY ??
1?? CB AAY ??
数字电子技术
第 3章 组合逻辑电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 3章 组合逻辑电路
第 3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
3.2 组合逻辑电路的设计方法
3.3 若干常用的组合逻辑电路
3.4 组合逻辑电路中的竞争 -
冒险现象
第 3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
数字电路分类,组合逻辑电路和时序逻辑电路。
组合电路逻辑功能特点,任意时刻的输出仅取决于该时刻的
输入，而与信号作用前电路原来的状态无关；
时序电路逻辑功能特点,任意时刻的输出不仅取决于该时刻
的输入，而与信号作用前电路原来的状态有关。
图 3-1 输入、输出组合逻辑电路的框图
第 3章 组合逻辑电路
图 3-1中输出变量与输入变量之间可表示为：
组合电路的分析步骤,
1,由已知的逻辑图，写出相应的逻辑函数式；
2.对函数式进行化简；
3.根据化简后的函数式列真值表，找出其逻辑功能。
? ?
? ?
? ??
?
?
?
?
?
?
?
?
?
xxxfy
xxxfy
xxxfy
mnn
m
m
?
?
?
?
,,
,,
,,
21
2122
2111
第 3章 组合逻辑电路
[例 3-1]试分析图 3-3所示电路的逻辑功能，并指出该电路
的用途。
图 3-2 例 3-1的逻辑图
第 3章 组合逻辑电路
解,1.由逻辑图，写函数式：
2.化简得：
3.列真值表：
A B CCABCBABCAY ????
CABCABY ???
第 3章 组合逻辑电路
3.2 组合逻辑电路的设计方法
组合电路的设计分为, SSI设计和 MSI设计,SSI设计的基本
单元电路为门电路,MSI设计的基本单元电路为中规模集成
电路。
组合电路的设计步骤,
1,进行逻辑抽象；
2,写出逻辑函数式；
3,选定设计所用器件的类型；
4.化简或变换；
5.画逻辑图。
第 3章 组合逻辑电路
[例 3-2]设计一个三变量的多数表决电路。当输入变量中有两
个或两个以上同意时，提议被通过；否则，提议不被通过。
解,1.进行逻辑抽象：
第 3章 组合逻辑电路
2.写出逻辑函数式：
3.选定器件类型为小规模集成电路的设计。
4.化简得：
5.画逻辑图：
A B CCABCBABCAY ????
CABCABY ???
第 3章 组合逻辑电路
3.3 若干常用的组合逻辑电路
3.3.1 编码器
编码器 是能够实现编码功能的电路。
1 二进制编码器
1）二进制普通编码器
图 3-3 3位二进制普通编码器的逻辑图
第 3章 组合逻辑电路
逻辑功能：将 编成 000代码，将 编成 001代码,… 依次
类推，将 编成 111代码 。
表 3-3 3位二进制普通编码器的真值表
I0 I1
I7
第 3章 组合逻辑电路
2）二进制优先编码器
图 3-4 3位二进制优先编码器的逻辑图
第 3章 组合逻辑电路
表 3-4 3位二进制优先编码器 74LS148的真值表
第 3章 组合逻辑电路
[例 3-3]试用两片 74LS148实现一个 16线 -4线优先编码器，将
~ 16个低电平信号编成 1111~0000代码。要求 优先
级最高。
解：
A15 A0
A15
A15
第 3章 组合逻辑电路
3.3.2 译码器
译码器是能够实现译码功能的电路。
1．二进制译码器
1）译码器 74LS138
图 3-5 中规模集成 3位二进制译码器
第 3章 组合逻辑电路
当 时，控制端有效，输出函数表达
式为：
01 321 ??? SSS,
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
AAAY
02
7
0
12
6
0
1
2
5
01
2
4
01
23
0
1
22
0
121
0120
1
第 3章 组合逻辑电路
表 3-5 中规模集成 3线 -8线译码器 74LS138的真值表
第 3章 组合逻辑电路
[例 3-4]试用两片 74LS138实现一个 4线 -16线译码器，要求将
4位二进制代码 0000~1111分别译成 16个低电平信号。
解：
第 3章 组合逻辑电路
2）用 74LS138实现多输出逻辑函数的步骤：
a) 将待求函数式化成最小项和的形式，并转换成与非 -与非
式；
b) 画逻辑图。
[例 3-5]试用 74LS138实现多输出逻辑函数：
?
?
?
?
?
???
??
???
CBABCBAZ
CACBAZ
CBACABCBZ
3
2
1
第 3章 组合逻辑电路
解,a)将待求函数式化成最小项和的形式：
转换成与非 -与非式得：
?
?
?
?
?
???????????
????????
???????????
mmmmCBACABABCCBACBAABCBAZ
mmmCBABCACBACACBAZ
mmmmCBACABCBACBACBACABCBZ
7650
431
6521
3
2
1
?
?
?
??
?
?
????????
??????
????????
mmmmmmmmZ
mmmmmmZ
mmmmmmmmZ
76507650
431431
65216521
3
2
1
第 3章 组合逻辑电路
b)画逻辑图：
令 CABAAA ??? 012,，
第 3章 组合逻辑电路
2．显示译码器
显示译码器,用于驱动显示器的译码器。
七段半导体数码管，是由七段独立的发光二极管组成，通过
这七段独立的发光二极管的不同点亮组合，来显示０～９十
个不同的数字。
(a) 外形图 (b)共阴极 (c) 共阳极
图 3-6 半导体数码管
第 3章 组合逻辑电路
表 3-6 七段显示译码器的真值表
第 3章 组合逻辑电路
写函数式：
化简得：
?
?
?
?
?
?
??
?
?
?
?
?
???
????
??????
????
?
??
???
AAAAAAAAAAAAY
AAAAAAAAAAAAAAAAY
AAAAAAAAAAAAAAAAAAAAAAAAY
AAAAAAAAAAAAAAAAY
AAAAY
AAAAAAAAY
AAAAAAAAAAAAY
01230120123
3
g
0123012301230123f
012301230123012301230123e
0123012301230123d
0123c
01230123b
012301230123a
?
?
?
?
?
?
?
?
?
?
?
??
???
??
???
??
???
???
AAAAAAY
AAAAAAAY
AAAY
AAAAAAAAAY
AAAAAY
AAAAAAAAY
AAAAAAAAY
012123g
0112023f
120e
012012012d
01223c
01201213b
13020123a
第 3章 组合逻辑电路
图 3-7 七段显示译码器 7448的逻辑图
第 3章 组合逻辑电路
用七段显示译码器 7448直接驱动共阴极的七段半导体数码
管的驱动电路：
图 3-8 七段显示译码驱动电路
第 3章 组合逻辑电路
,称为灯测试输入端，低电平有效。当 =0时，数码
管显示数字 8，表明该数码管正常工作；否则，数码管不能正
常显示。数码管正常显示时，应令端接高电平。
：称为灭零输入端，低电平有效，用于将无效的零灭掉。
：称为消隐输入 /灭零输出端，均为低电平有效。
LT LT
RBI
RBOBI
第 3章 组合逻辑电路
[例 3-6]设计一个有灭零控制的 10位数码显示系统，要求保留
小数点后一位有效数字。
解：
第 3章 组合逻辑电路
3.3.3 数据选择器
数据选择器：是能够按照给定的地址将某个数据从一组数据
中选出来的电路。
1,双四选一数据选择器 74LS153
图 3-9 双四选一数据选择器 74LS153的逻辑图
第 3章 组合逻辑电路
当 =0，即控制端有效时实现数据选择功能，输出逻辑函
数式：
S1
DAADAADAADAAY 3012011010011 ????
表 3-7 双四选一数据选择器 74LS153的真值表
第 3章 组合逻辑电路
[例 3-7]试用 1个双四选一数据选择器 74LS153接成 1个八选一
数据选择器。
解：
第 3章 组合逻辑电路
2.八选一数据选择器 74LS152
图 3-9八选一数据选择器 74LS152的逻辑图
第 3章 组合逻辑电路
其函数式：
DAAADAAADAAA
DAAADAAADAAADAAADAAAY
70126015012 2
40123012201210120012
???
?????
表 3-8 八选一数据选择器 74LS152的真值表
第 3章 组合逻辑电路
3.用数据选择器实现逻辑函数的步骤：
1）变换。
2）画逻辑图。
[例 3-8]用四选一数据选择器实现函数 。
解,1）变换：
四选一数据选择器的输出函数式：
令,并代入待求函数式得：
CABCABZ ???
DAADAADAADAAY 3012011010011 ????
BAAA ?? 01,
10
)(10
01011 001
01011 001
01011 01 001
1001
??????
??????
?????
??????
AACAACAAAA
CAACAACAAAA
CAACAACAACAAAA
ACCAAACABCABZ
第 3章 组合逻辑电路
令
所以可得：
2）画逻辑图：
Y1Z ?
1
0
3
2
1
0
?
?
?
?
D
CD
CD
D
第 3章 组合逻辑电路
3.3.4加法器
半加,不考虑进位直接把两个二进制数相加。
全加,考虑低位来的进位，把两个一位二进制数及低位送来
的进位一起相加。
1．一位半加器
表 3-9 一位半加器的真值表
第 3章 组合逻辑电路
由表 3-14，可得出相应的函数式为
画逻辑图：
?
?
?
?
????
? BAC
BABABAS
ii1i
iiiiiii
图 3-10 一位半加器的逻辑图
第 3章 组合逻辑电路
一位半加器的逻辑符号：
图 3-11 一位半加器的逻辑符号
2．一位全加器
表 3-10 一位全加器的真值表
第 3章 组合逻辑电路
化简后的函数式为：
画逻辑图：
??
???
???
????
? CBBACAC
CBACBACBACBAS
iiiiii1i
iiiiiiiiiiiii
图 3-34 一位双全加器 74LS183的 1/2逻辑图
第 3章 组合逻辑电路
一位全加器的逻辑符号：
图 3-12 一位全加器的逻辑符号
3．串行进位加法器
图 3-13 四位串行进位加法器的逻辑图
第 3章 组合逻辑电路
3.3.5 数值比较器
数值比较器,能够实现两个二进制数的大小比较功能的电路。
1．一位数值比较器
表 3-11 一位数值比较器的真值表
写函数式：
?
?
?
?
?
?
????
?
?
?
?
BA
BAABBA
BA
Y
Y
Y
）（
）（
）（
BA
BA
BA
第 3章 组合逻辑电路
画逻辑图得：
图 3-14 一位数值比较器的逻辑图
第 3章 组合逻辑电路
2,4位数值比较器
图 3-15 4位数值比较器 CC14585的逻辑图
第 3章 组合逻辑电路
输出函数式为：
以两片 CC14585实现一个 8位数值比较器的逻辑图：
? ?
? ?
? ? ? ?
? ? ? ? ? ? ? ?
?
?
?
?
?
?
?
?
?
???
?????????
???????????????
?????????
????
??
?
?
IYYY
IBABABABAY
IBABABABABABABABA
BABABABABABAY
BABABABA
BA00112233BA
BA0011223300112233
112233223333BA
图 3-16 8位数值比较器
第 3章 组合逻辑电路
3.4 组合逻辑电路中的竞争 -冒险现象
3.4.1 竞争 -冒险现象的产生
竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳
变的现象。
冒险,是指由于竞争的存在，在门电路的输出端可能出现尖峰
脉冲的现象。
图 3-17 与门电路的竞争 -冒险现象
第 3章 组合逻辑电路
图 3-18或门电路的竞争 -冒险现象
第 3章 组合逻辑电路
3.4.2 竞争 -冒险现象的判断
只有一个变量状态发生变化情况，电路是否存在竞争 -冒险的
判断方法,看该电路的逻辑函数式在一定条件下，是否能够
转换成或 的情况，若能，则该电路存在竞争 -冒险；否则，
该电路不存在竞争 -冒险。
[例 3-12]试判断图 3-19所示电路是否存在竞争 -冒险，已知任
何瞬间只有一个变量状态发生变化。
图 3-19 例 3-12的电路
第 3章 组合逻辑电路
解：图 3-19的逻辑函数式为：
当 时，上式可以转换成
故该电路存在竞争 -冒险。
3.4.3 竞争 -冒险现象的消除方法
由于竞争 -冒险，在电路中产生的尖峰脉冲是电路中的噪声，
需要设法消除，常用的消除方法有：引入封锁脉冲；引入选
通脉冲；修改逻辑设计；接入滤波电容。
CAABY ??
1?? CB AAY ??
