第 5章 时序逻辑电路
数字电子技术
第 5章 时序逻辑电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 5章 时序逻辑电路
第 5章 时序逻辑电路
5.1 时序逻辑电路的分析方法
5.2 若干常用的时序逻辑电路
5.3 时序逻辑电路的设计方法
第 5章 时序逻辑电路
时序电路逻辑功能上的特点,任意时刻的输出不仅取决于该
时刻的输入，而与信号作用前电路原来的状态有关。时序逻
辑电路的框图如图 5-1所示：
图 5-1 时序逻辑电路的框图
第 5章 时序逻辑电路
1）时序逻辑电路是由组合逻辑电路和存储电路两部分组
成，其中存储电路必不可少。 2）存储电路的输出和输入信
号共同确定时序电路的输出。
驱动方程：
状态方程：
输出方程：
这三个方程能够全面描述一个时序电路的逻辑功能。
? ?)(),()( nnn ttt QXFY ?
? ?)(),()( nnn ttt QXGZ ?
? ?)(),()( nn1n ttt QZHQ ??
第 5章 时序逻辑电路
直观描述时序电路中全部状态转换关系的方法,状态转换
表、状态转换图和时序图。
状态转换表的列写方法,任意设定电路的 1组输入变量取值
和 1种初态，代入该电路的状态方程和输出方程，得到电路
的次态和输出；以得到的次态作为新的初态，连同此时的输
入变量取值，再代入状态方程和输出方程，得到新的次态和
输出，直至将电路中全部状态转换关系全部列成表格即可。
时序图是在一系列时钟脉冲的作用下，电路的状态和输出随
时间变化的波形图。
按照 触发器状态翻转先后 可分为：同步时序电路和异步时序
电路。
按照 输出信号的特点 不同可分为：摩尔型和米里型。
第 5章 时序逻辑电路
5.1 时序逻辑电路的分析方法
5.1.1 同步时序逻辑电路的分析方法
同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑
图，找出其逻辑功能。
分析步骤：
1.写驱动方程；
2.写状态方程；
3.写输出方程。
第 5章 时序逻辑电路
[例 5-1]试分析图 5-2所示时序逻辑电路的逻辑功能，
要求①写出驱动方程、状态方程和输出方程；②列
出状态转换表；③画出状态转换图；④画出时序
图；⑤判断电路能否自启动？
第 5章 时序逻辑电路
解：该电路为 1个摩尔型同步时序逻辑电路。
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
???
???
??
QKQQJ
QKQQJ
KJ
13213
12312
11 1
?
?
?
??
?
?
???
???
?
?
?
?
QQQQQQ
QQQQQQ
QQ
n
31
n
32
1n
3 1
n
21
n
23
1n
2 1
1
1n
1
QQY 31 ??
第 5章 时序逻辑电路
列出状态转换表：
第 5章 时序逻辑电路
画出状态转换图：
第 5章 时序逻辑电路
画时序图：
该电路能够自启动。
第 5章 时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程；
② 写驱动方程；
③ 写状态方程；
④ 写输出方程。
第 5章 时序逻辑电路
[例 5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换
表，并画出状态转换图。
第 5章 时序逻辑电路
解：图 5-7所示电路为 1个异步摩尔型时序逻辑电路。
写时钟方程：
写驱动方程：
写状态方程：
CPCP 00 ? QCPCP 031 ?? QCP 12 ?
?
?
?
?
?
?
?
??
??
??
??
1
1
1
1
3213
22
131
00
KQQJ
KJ
KQJ
KJ
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
下降沿动作）（
下降沿动作）（
下降沿动作）（
下降沿动作）（
QQQQQ
QQQ
QQQQ
CPQQ
0
n
321
1n
3
1
n
2
1n
2
0
n
13
1n
1
0
n
0
1n
0
第 5章 时序逻辑电路
列状态转换表：
第 5章 时序逻辑电路
画状态转换图：
第 5章 时序逻辑电路
5.2 若干常用的时序逻辑电路
5.2.1寄存器
1,基本寄存器
图 5-2 双 2位寄存器 74LS75的逻辑图
第 5章 时序逻辑电路
图 5-2所示为双 2位寄存器 74LS75的逻辑图。当 = 1时，
送到数据输入端的数据被存入寄存器，当 =0时，存入
寄存器的数据将保持不变。
如图 5-3所示为 4位寄存器 74LS175的逻辑图。该寄存器具有
异步清零功能，当 =0时，触发器全部清零；当 =1，
出现上升沿时，送到数据输入端的数据被存入寄存器，实现
送数功能。由于此寄存器是由边沿触发器构成，所以其抗干
扰能力很强。
CPA
CPA
RD RD
第 5章 时序逻辑电路
图 5-3 4位寄存器 74LS175的逻辑图
第 5章 时序逻辑电路
2,移位寄存器
移位寄存器不仅具有存储的功能，而且还有移位功能，可以
用于实现串、并行数据转换。如图 5-4所示为 4位移位寄存器
的逻辑图。
第 5章 时序逻辑电路
假设串行信号输入端，依次输入 1011，并设初态为 0，画出
电压波形图：
第 5章 时序逻辑电路
5.2.2计数器
计数器 是能够用来记录输入脉冲的个数的逻辑电路。
按照计数器中的各个 触发器状态翻转先后,可分为同步计数
器和异步计数器；
按照计数过程中,数字的增减 可分为：加法计数器、减法计
数器和可逆计数器；
按照计数过程中数字的 编码方式 可分为：二进制计数器和二 -
十进制计数器等。
按照 计数容量 可分为：十进制计数器、十六进制计数器、进
制计数器等。
第 5章 时序逻辑电路
1.同步计数器
1)同步二进制计数器
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
?
?
?
?
?
?
QQQT
QQT
QT
T
0123
012
01
0 1
?
?
?
?
?
?
?
??
??
??
?
?
?
?
?
QQQQQ
QQQQ
QQQ
QQ
3012
1n
3
201
1n
2
10
1n
1
0
1n
0
)(
)(
QQQQC 0123?
第 5章 时序逻辑电路
状态转换表：
第 5章 时序逻辑电路
图 5-4 同步二进制加法计数器的状态转换图
第 5章 时序逻辑电路
图 5-5 同步二进制加法计数器的时序图
第 5章 时序逻辑电路
图 5-8 同步 4位二进制加法计数器 74LS161的逻辑图
第 5章 时序逻辑电路
表 5-1 同步 4位二进制加法计数器 74LS161的功能表
第 5章 时序逻辑电路
2）同步十进制计数器
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
?
?
??
?
??
?
QQQQQT
QQT
QQT
T
030123
012
301
0 1
?
?
?
?
?
?
?
????
??
??
?
?
?
?
?
QQQQQQQQQQQQQ
QQQQQQQ
QQQQQQQ
QQ
303012303012
1n
3
201201
1n
2
30 1130
1n
1
0
1n
0
)()(
QQC 03?
第 5章 时序逻辑电路
表 5-2 同步十进制加法计数器的状态转换表
第 5章 时序逻辑电路
图 5-9 同步十进制加法计数器的状态转换图
第 5章 时序逻辑电路
同步十进制加法计数器 74LS160的逻辑图：
第 5章 时序逻辑电路
异步计数器
1）异步二进制计数器
图 5-10 异步 3位二进制加法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递增计数的，且实现的是八进制。
图 5-11 异步 3位二进制加法计数器的时序图
第 5章 时序逻辑电路
图 5-12 异步 3位二进制减法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递减计数的，且实现的是八进制。
图 5-13 异步 3位二进制减法计数器的时序图
第 5章 时序逻辑电路
2）异步十进制计数器
图 5-14 异步十进制加法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递增计数的，且实现的是十进制。
图 5-15 异步十进制加法计数器的时序图
第 5章 时序逻辑电路
3．任意进制计数器的实现
进制计数器实现为 进制计数器的方法有两种：复位法
和置位法。
复位法的原理示意图：
M
第 5章 时序逻辑电路
[例 5-3]试用复位法将同步十进制加法计数器 74LS160接成五
进制计数器。
解：
第 5章 时序逻辑电路
置位法的原理,从电路的任意状态 开始，计数器接受计
数脉冲，接受到第 M-1个脉冲时，电路进入 状态，
用电路的 状态发出一个置位信号，将电路预置成状态
即可，置位法的接法并不唯一。
[例 5-4]试用置位法将同步十进制加法计数器 74LS160接成五
进制计数器。
解：
Si
S 1-Mi?
S 1-Mi?
Si
第 5章 时序逻辑电路
3.移位寄存器型计数器
图 5-16 环形计数器的逻辑图
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
该电路不能自启动。
?
?
?
?
?
?
?
?
?
?
?
QD
QD
QD
QD
23
12
01
30
?
?
?
?
?
?
?
??
??
??
??
?
?
?
?
QDQ
QDQ
QDQ
QDQ
2
1n
3 3
1
1n
2 2
0
1n
1 1
3
1n
0 0
第 5章 时序逻辑电路
图 5-17环形计数器的状态转换图
第 5章 时序逻辑电路
5.2.3 顺序脉冲发生器
顺序脉冲发生器能够产生一组在时间上有先后顺序的脉冲，
用这组脉冲去控制控制器产生各种控制信号，以便控制系统
按照事先规定的顺序进行一系列操作，又称为 节拍脉冲发生
器 。可由移位寄存器构成，也可由计数器和译码器产生。
第 5章 时序逻辑电路
图 5-18由环形计数器构成的顺序脉冲发生器的时序图
第 5章 时序逻辑电路
5.3 时序逻辑电路的设计方法
时序电路的设计是根据已知逻辑功能，设计出能够实现该逻
辑功能的最简单的电路。
设计步骤,
1） 进行逻辑抽象，得出原始的状态转换图
（ 1）根据给定的逻辑功能，确定输入变量和输出变量及电
路的状态数，并用相应的字母表示。
（ 2）定义输入、输出变量和电路的状态，并对电路的状态
进行编号。
（ 3）画出原始的状态转换图或列出原始的状态转换表。
2）状态化简
3） 状态分配
根据电路的状态数确定所用触发器数目所需满足的式子：
22 n1-n ?? M
第 5章 时序逻辑电路
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程
和输出方程。
确定触发器类型后，可根据实际的状态转换图求出电路的状
态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
第 5章 时序逻辑电路
[例 5-6]试设计一个带进位输出端的同步六进制计数器。
解,1)进行逻辑抽象，得出原始的状态转换图：
2) 状态化简
该电路没有等价状态，不能再化简。
3) 状态分配
第 5章 时序逻辑电路
4) 确定触发器的类型，并求出电路的状态方程、驱动方程和
输出方程。选用 JK触发器。
第 5章 时序逻辑电路
图 5-19 次态和输出卡诺图
第 5章 时序逻辑电路
图 5-20 分解的次态和输出卡诺图
第 5章 时序逻辑电路
5) 根据得到的驱动方程和输出方程，画出相应的逻辑图：
第 5章 时序逻辑电路
6) 判断所设计的电路能否自启动
画出实际的状态转换图：
可以看出，该电路能够自启动。
第 5章 时序逻辑电路
状态方程：
输出方程：
驱动方程：
?
?
?
??
?
?
?
??
??
?
?
?
QQ
QQQQQQ
QQQQQQ
n
0
1n
0
n
1
n
0
n
1
n
0
n
2
1n
1
n
2
n
0
n
2
n
0
n
1
1n
2
QQC n2n0?
?
?
?
?
?
??
??
??
100
n
01
n
0
n
21
n
02
n
0
n
12
KJ
QKQQJ
QKQQJ
数字电子技术
第 5章 时序逻辑电路
范立南 代红艳 恩莉 刘明丹
中国水利水电出版社
第 5章 时序逻辑电路
第 5章 时序逻辑电路
5.1 时序逻辑电路的分析方法
5.2 若干常用的时序逻辑电路
5.3 时序逻辑电路的设计方法
第 5章 时序逻辑电路
时序电路逻辑功能上的特点,任意时刻的输出不仅取决于该
时刻的输入，而与信号作用前电路原来的状态有关。时序逻
辑电路的框图如图 5-1所示：
图 5-1 时序逻辑电路的框图
第 5章 时序逻辑电路
1）时序逻辑电路是由组合逻辑电路和存储电路两部分组
成，其中存储电路必不可少。 2）存储电路的输出和输入信
号共同确定时序电路的输出。
驱动方程：
状态方程：
输出方程：
这三个方程能够全面描述一个时序电路的逻辑功能。
? ?)(),()( nnn ttt QXFY ?
? ?)(),()( nnn ttt QXGZ ?
? ?)(),()( nn1n ttt QZHQ ??
第 5章 时序逻辑电路
直观描述时序电路中全部状态转换关系的方法,状态转换
表、状态转换图和时序图。
状态转换表的列写方法,任意设定电路的 1组输入变量取值
和 1种初态，代入该电路的状态方程和输出方程，得到电路
的次态和输出；以得到的次态作为新的初态，连同此时的输
入变量取值，再代入状态方程和输出方程，得到新的次态和
输出，直至将电路中全部状态转换关系全部列成表格即可。
时序图是在一系列时钟脉冲的作用下，电路的状态和输出随
时间变化的波形图。
按照 触发器状态翻转先后 可分为：同步时序电路和异步时序
电路。
按照 输出信号的特点 不同可分为：摩尔型和米里型。
第 5章 时序逻辑电路
5.1 时序逻辑电路的分析方法
5.1.1 同步时序逻辑电路的分析方法
同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑
图，找出其逻辑功能。
分析步骤：
1.写驱动方程；
2.写状态方程；
3.写输出方程。
第 5章 时序逻辑电路
[例 5-1]试分析图 5-2所示时序逻辑电路的逻辑功能，
要求①写出驱动方程、状态方程和输出方程；②列
出状态转换表；③画出状态转换图；④画出时序
图；⑤判断电路能否自启动？
第 5章 时序逻辑电路
解：该电路为 1个摩尔型同步时序逻辑电路。
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
???
???
??
QKQQJ
QKQQJ
KJ
13213
12312
11 1
?
?
?
??
?
?
???
???
?
?
?
?
QQQQQQ
QQQQQQ
n
31
n
32
1n
3 1
n
21
n
23
1n
2 1
1
1n
1
QQY 31 ??
第 5章 时序逻辑电路
列出状态转换表：
第 5章 时序逻辑电路
画出状态转换图：
第 5章 时序逻辑电路
画时序图：
该电路能够自启动。
第 5章 时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程；
② 写驱动方程；
③ 写状态方程；
④ 写输出方程。
第 5章 时序逻辑电路
[例 5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换
表，并画出状态转换图。
第 5章 时序逻辑电路
解：图 5-7所示电路为 1个异步摩尔型时序逻辑电路。
写时钟方程：
写驱动方程：
写状态方程：
CPCP 00 ? QCPCP 031 ?? QCP 12 ?
?
?
?
?
?
?
?
??
??
??
??
1
1
1
1
3213
22
131
00
KQQJ
KJ
KQJ
KJ
?
?
?
?
?
?
?
?
?
?
?
?
?
?
?
下降沿动作）（
下降沿动作）（
下降沿动作）（
下降沿动作）（
QQQQQ
QQQ
QQQQ
CPQQ
0
n
321
1n
3
1
n
2
1n
2
0
n
13
1n
1
0
n
0
1n
0
第 5章 时序逻辑电路
列状态转换表：
第 5章 时序逻辑电路
画状态转换图：
第 5章 时序逻辑电路
5.2 若干常用的时序逻辑电路
5.2.1寄存器
1,基本寄存器
图 5-2 双 2位寄存器 74LS75的逻辑图
第 5章 时序逻辑电路
图 5-2所示为双 2位寄存器 74LS75的逻辑图。当 = 1时，
送到数据输入端的数据被存入寄存器，当 =0时，存入
寄存器的数据将保持不变。
如图 5-3所示为 4位寄存器 74LS175的逻辑图。该寄存器具有
异步清零功能，当 =0时，触发器全部清零；当 =1，
出现上升沿时，送到数据输入端的数据被存入寄存器，实现
送数功能。由于此寄存器是由边沿触发器构成，所以其抗干
扰能力很强。
CPA
CPA
RD RD
第 5章 时序逻辑电路
图 5-3 4位寄存器 74LS175的逻辑图
第 5章 时序逻辑电路
2,移位寄存器
移位寄存器不仅具有存储的功能，而且还有移位功能，可以
用于实现串、并行数据转换。如图 5-4所示为 4位移位寄存器
的逻辑图。
第 5章 时序逻辑电路
假设串行信号输入端，依次输入 1011，并设初态为 0，画出
电压波形图：
第 5章 时序逻辑电路
5.2.2计数器
计数器 是能够用来记录输入脉冲的个数的逻辑电路。
按照计数器中的各个 触发器状态翻转先后,可分为同步计数
器和异步计数器；
按照计数过程中,数字的增减 可分为：加法计数器、减法计
数器和可逆计数器；
按照计数过程中数字的 编码方式 可分为：二进制计数器和二 -
十进制计数器等。
按照 计数容量 可分为：十进制计数器、十六进制计数器、进
制计数器等。
第 5章 时序逻辑电路
1.同步计数器
1)同步二进制计数器
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
?
?
?
?
?
?
QQQT
QQT
QT
T
0123
012
01
0 1
?
?
?
?
?
?
?
??
??
??
?
?
?
?
?
QQQQQ
QQQQ
QQQ
3012
1n
3
201
1n
2
10
1n
1
0
1n
0
)(
)(
QQQQC 0123?
第 5章 时序逻辑电路
状态转换表：
第 5章 时序逻辑电路
图 5-4 同步二进制加法计数器的状态转换图
第 5章 时序逻辑电路
图 5-5 同步二进制加法计数器的时序图
第 5章 时序逻辑电路
图 5-8 同步 4位二进制加法计数器 74LS161的逻辑图
第 5章 时序逻辑电路
表 5-1 同步 4位二进制加法计数器 74LS161的功能表
第 5章 时序逻辑电路
2）同步十进制计数器
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
写输出方程：
?
?
?
?
?
?
?
??
?
??
?
QQQQQT
QQT
QQT
T
030123
012
301
0 1
?
?
?
?
?
?
?
????
??
??
?
?
?
?
?
QQQQQQQQQQQQQ
QQQQQQQ
QQQQQQQ
303012303012
1n
3
201201
1n
2
30 1130
1n
1
0
1n
0
)()(
QQC 03?
第 5章 时序逻辑电路
表 5-2 同步十进制加法计数器的状态转换表
第 5章 时序逻辑电路
图 5-9 同步十进制加法计数器的状态转换图
第 5章 时序逻辑电路
同步十进制加法计数器 74LS160的逻辑图：
第 5章 时序逻辑电路
异步计数器
1）异步二进制计数器
图 5-10 异步 3位二进制加法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递增计数的，且实现的是八进制。
图 5-11 异步 3位二进制加法计数器的时序图
第 5章 时序逻辑电路
图 5-12 异步 3位二进制减法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递减计数的，且实现的是八进制。
图 5-13 异步 3位二进制减法计数器的时序图
第 5章 时序逻辑电路
2）异步十进制计数器
图 5-14 异步十进制加法计数器的逻辑图
第 5章 时序逻辑电路
该计数器在计数过程中是递增计数的，且实现的是十进制。
图 5-15 异步十进制加法计数器的时序图
第 5章 时序逻辑电路
3．任意进制计数器的实现
进制计数器实现为 进制计数器的方法有两种：复位法
和置位法。
复位法的原理示意图：
M
第 5章 时序逻辑电路
[例 5-3]试用复位法将同步十进制加法计数器 74LS160接成五
进制计数器。
解：
第 5章 时序逻辑电路
置位法的原理,从电路的任意状态 开始，计数器接受计
数脉冲，接受到第 M-1个脉冲时，电路进入 状态，
用电路的 状态发出一个置位信号，将电路预置成状态
即可，置位法的接法并不唯一。
[例 5-4]试用置位法将同步十进制加法计数器 74LS160接成五
进制计数器。
解：
Si
S 1-Mi?
S 1-Mi?
Si
第 5章 时序逻辑电路
3.移位寄存器型计数器
图 5-16 环形计数器的逻辑图
第 5章 时序逻辑电路
写驱动方程：
写状态方程：
该电路不能自启动。
?
?
?
?
?
?
?
?
?
?
?
QD
QD
QD
QD
23
12
01
30
?
?
?
?
?
?
?
??
??
??
??
?
?
?
?
QDQ
QDQ
QDQ
QDQ
2
1n
3 3
1
1n
2 2
0
1n
1 1
3
1n
0 0
第 5章 时序逻辑电路
图 5-17环形计数器的状态转换图
第 5章 时序逻辑电路
5.2.3 顺序脉冲发生器
顺序脉冲发生器能够产生一组在时间上有先后顺序的脉冲，
用这组脉冲去控制控制器产生各种控制信号，以便控制系统
按照事先规定的顺序进行一系列操作，又称为 节拍脉冲发生
器 。可由移位寄存器构成，也可由计数器和译码器产生。
第 5章 时序逻辑电路
图 5-18由环形计数器构成的顺序脉冲发生器的时序图
第 5章 时序逻辑电路
5.3 时序逻辑电路的设计方法
时序电路的设计是根据已知逻辑功能，设计出能够实现该逻
辑功能的最简单的电路。
设计步骤,
1） 进行逻辑抽象，得出原始的状态转换图
（ 1）根据给定的逻辑功能，确定输入变量和输出变量及电
路的状态数，并用相应的字母表示。
（ 2）定义输入、输出变量和电路的状态，并对电路的状态
进行编号。
（ 3）画出原始的状态转换图或列出原始的状态转换表。
2）状态化简
3） 状态分配
根据电路的状态数确定所用触发器数目所需满足的式子：
22 n1-n ?? M
第 5章 时序逻辑电路
然后给电路的每一种状态分配与之对应的触发器状态组合。
4）确定触发器的类型，并求出电路的状态方程、驱动方程
和输出方程。
确定触发器类型后，可根据实际的状态转换图求出电路的状
态方程和输出方程，进而求出电路的驱动方程。
5）根据得到的驱动方程和输出方程，画出相应的逻辑图。
6) 判断所设计的电路能否自启动。
第 5章 时序逻辑电路
[例 5-6]试设计一个带进位输出端的同步六进制计数器。
解,1)进行逻辑抽象，得出原始的状态转换图：
2) 状态化简
该电路没有等价状态，不能再化简。
3) 状态分配
第 5章 时序逻辑电路
4) 确定触发器的类型，并求出电路的状态方程、驱动方程和
输出方程。选用 JK触发器。
第 5章 时序逻辑电路
图 5-19 次态和输出卡诺图
第 5章 时序逻辑电路
图 5-20 分解的次态和输出卡诺图
第 5章 时序逻辑电路
5) 根据得到的驱动方程和输出方程，画出相应的逻辑图：
第 5章 时序逻辑电路
6) 判断所设计的电路能否自启动
画出实际的状态转换图：
可以看出，该电路能够自启动。
第 5章 时序逻辑电路
状态方程：
输出方程：
驱动方程：
?
?
?
??
?
?
?
??
??
?
?
?
QQQQQQ
QQQQQQ
n
0
1n
0
n
1
n
0
n
1
n
0
n
2
1n
1
n
2
n
0
n
2
n
0
n
1
1n
2
QQC n2n0?
?
?
?
?
?
??
??
??
100
n
01
n
0
n
21
n
02
n
0
n
12
KJ
QKQQJ
QKQQJ
