第 二章 逻辑门电路
§ 2-1 典型 TTL与非门工作原理
§ 2-2 其它类型 TTL门电路
§ 2-3 ECL集成逻辑门
§ 2-4 I2L集成逻辑门
§ 2-5 MOS集成逻辑门
§ 2-6 接口问题
小结
内容概述
§ 2-1 典型 TTL与非门工作原理
TTL与非门
TTL与非门工作原理
TTL与非门的工作速度
TTL与非门的外特性及主要参数
§ 2-2 其它类型 TTL门电路
三态逻辑门（ TSL）
集电极开路 TTL“与非, 门（ OC门）
§ 2-3 ECL集成逻辑门
ECL“或 /或非, 门电路
ECL门的主要优缺点
§ 2-4 I2L集成逻辑门
I2 L基本单元电路
I2 L门电路
I2 L的主要优缺点
§ 2-5 MOS集成逻辑门
NMOS反相器
NMOS门电路
CMOS门电路
§ 2-6 接口问题
TTL与 CMOS接口
CMOS 与 TTL接口
内容概述
集
成
逻
辑
门
双极型集成逻辑门
MOS集成逻辑门
按器件类型分
PMOS
NMOS
CMOS
按集成度分
SSI（ 100以下 个等效门）
MSI（ 〈 103个等效门）
LSI （ 〈 104个等效门）
VLSI（ >104个以上等效门）
本章内容
基本逻辑门的基本结构、工作原理以及外部特性
TTL,ECL
I2L,HTL
TTL与非门电路输入级由多发射极晶体
管 T1和基极电组 R1组成,
它实现了输入变量 A、
B,C的与运算
输出级：由 T3,T4,T5和 R4,R5组成
其中 T3,T4构成复合管，与 T5组成推
拉式输出结构。具有较强的负载能力
返回
中间级是放大级，由 T2,R2
和 R3组成,T2的集电极 C2和
发射极 E2可以分提供两个相
位相反的电压信号
TTL与非门工作原理
? 输入端至少有一个
接低电平
0,3V
3,6V
3,6V
1V
3,6V
T1管,A端发射结导通,
Vb1 = VA + Vbe1 = 1V，
其它发射结均因反偏
而截止,
b e 4b e 3C2OH VVVV ???
? 5-0.7-0.7=3.6V
Vb1 =1V,所以 T2,T5
截止,VC2≈Vcc= 5V,
T3,微饱和状态 。
T4,放大状态 。
电路输出高电平为：
5V
返回
? 输入端全为高电平
3,6V
3,6V
2.1V
0,3V
T1:Vb1= Vbc1+Vbe2+Vbe5
= 0.7V× 3 = 2.1V
因此输出为逻辑低电
平 VOL = 0.3V
3,6V
发射结反偏而集电 极 正
偏,处于倒置放大状态
T2：饱和状态
T3, Vc2 = Vces2 +
Vbe5≈ 1V,使 T3导通,
Ve3 = Vc2-Vbe3 = 1-
0.7≈ 0.3V,使 T4截止 。
T5：深饱和状态，
返回TTL与非门工作原理
返回
? 输入端全为高电平,
输出为低电平
? 输入至少有一个为
低电平时, 输出为高
电平
由 此可见电路的输
出和输入之间满足
与非逻辑关系
A B CF ?
T1,倒置放大状态
T2：饱和状态
T3：导通状态
T4：截止状态
T5：深饱和状态T2：截止状态
T3：微饱和状态
T4：放大状态
T5：截止状态
TTL与非门工作原理
TTL与非门工作速度
存在问题,TTL门电路工作速度 相对于 MOS较快, 但由
于当输出为低电平时 T5工作在深度饱和状态, 当输出
由低转为高电平, 由于在基区和集电区有存储电荷不
能马上消散, 而影响工作速度 。
改进型 TTL与非门
?可能工作在饱和状
态下的晶体管 T1,T2、
T3,T5都用带有肖特
基势垒二极管 （ SBD）
的三极管代替, 以限
制其饱和深度, 提高
工作速度
返回
返回
改进型 TTL与非门
? 增加 有源泄放电路
1、提高工作速度
由 T6,R6和 R3构成
的有源泄放电路来
代替 T2射极电阻 R3
减少了电路的开启时间
缩短了电路关闭时间
2,提高抗干扰能力
T2,T5同时导通, 因
此电压传输特性曲线
过渡区变窄, 曲线变
陡, 输入低电平噪声
容限 VNL提高了 0.7V左
右
TTL“与非, 门的外特性及主要参
数? 电压传输特性
TTL“与非, 门输入电压 VI与输出电压 VO之间的关系曲线,
即 VO = f（ VI） 截止区 当 VI≤ 0.6V,V
b1≤ 1.3V时, T2,T5截止,
输出高电平 VOH = 3.6V
线性区当 0.6V≤V I≤ 1.3V，
0.7V≤V b2＜ 1.4V时, T2导
通, T5仍截止, VC2随 Vb2升
高而下降, 经 T3,T4两级
射随器使 VO下降
转折区
饱和区
返回
Voff
VSH
Von
VSL
TTL“与非, 门的外
特性及主要参数? 抗干扰能力
关门电平 V OFF,保证输出为标准高电平 VSH的 最大 输入 低 电平值
开门电平 V ON,保证输出为标准低电平 VSL的 最小 输入高电平值
低电平噪声容限 V NL,V NL= V OFF - VSL
高电平噪声容限 V NH,V NH= V SH - VON
TTL“与非, 门的外特性及主要参
数? 输入特性
输入电流与输入电压之间的关系曲线, 即 II= f（ VI）
假定输入电流 II流
入 T1发射极时方向
为正, 反之为负
1,输入短路电流 ISD（也叫输入低电平电流 IIL）
当 VIL = 0V时由输入端流出的电流
mA 4.1
K 3
7.05
R
VVI
1
b e 1CC
IL ??
????
前级驱动门导通时,IIL将灌
入前级门，称为灌电流负载
2,输入漏电流 IIH（输入高电平电流）
指一个输入端接高电平, 其余输入端接低电平, 经该输
入端流入的电流 。 约 10μ A左右
返回
? 扇入系数 Ni和扇出系数 NO
1,扇入系数 Ni是指合格的输入端的个数
2,扇出系数 NO是指在灌电流（输出低电平）状态
下驱动同类门的个数。
ILO L m a xO /IIN ?其中 I
OLmax为最大允许灌电流,,IIL是一个负载
门灌入本级的电流 （ ≈ 1.4mA） 。 No越大, 说
明门的负载能力越强
返回
TTL“与非, 门的外特性及主要参
数
? 平均传输延迟时间 tpd
导通延迟时间 tPH,L输入波形上升沿的 50%幅值处到
输出波形下降沿 50% 幅值处所需要的时间,
截止延迟时间 tPLH,从输
入波形下降沿 50% 幅值
处到输出波形上升沿
50% 幅值处所需要的时
间,
平均传输延迟时间 tpd：
2
t t t P H LP L H
pd
??
通常 tPLH＞ tPHL,tpd越小,
电路的开关速度越高 。
一般 tpd = 10ns～ 40ns
输入信号 VI
输出信号 V0
TTL“与非, 门的外特性及主要参
数
返回
§ 2-2 其它类型 TTL门电路
三态逻辑门（ TSL）
集电极开路 TTL“与非, 门（ OC门）
集电极开路 TTL“与非, 门（ OC
门）
1 0该与非门输出高
电平, T5截止 该与非门输出低
电平, T5导通
? TTL门输出端并联问题
当将两个 TTL“与
非, 门输出端直
接并联时：
Vcc→R 5→ 门 1的
T4→ 门 2的 T5产生
一个很大的电流
产生一个大电流
1,抬高门 2输出
低电平
2,会因功耗过大
损坏门器件
注,TTL输出端
不能直接并联
返回
TTL与非门电路
集电极开路 TTL“与非, 门（ OC门）
?
? OC门的结构
RL
VC
集电极开路与非门（ OC门）
当输入端全为高电
平时, T2,T5导通,
输出 F为低电平；
输入端有一个为
低电平时, T2、
T5截止, 输出 F高
电平接近电源电
压 VC。?
OC门完成
“与非”逻辑功
能
逻辑符号：
输出逻辑电平：
低电平 0.3V
高电平为 VC（ 5-30V）
A
B F
?
返回
? OC门实现“线与”逻辑
F
RL
VC
相当于“与门”
逻辑等效符号
21 F FF ??
_________ CDAB
??
__ _ _ _ _ _ _ _ _ _CDAB ??
? 负载电阻
RL的选择
（ 自看作考
试内容 ）
集电极开路 TTL“与非, 门（ OC门）
返回
集电极开路 TTL“与非, 门（ OC门）
? OC门应用 --电平转换器
OC门需外接电阻, 所以电源 VC可以选 5V—30V,因此
OC门作为 TTL电路可以和其它不同类型不同电平的逻
辑电路进行连接
TTL电路驱动
CMOS电路图
CMOS 电路的 VDD =
5V—18V, 特别是
VDD>VCC时, 必须选用
集电极开路 （ OC门 ）
TTL电路
CMOS电源电压 VDD =
5V时, 一般的 TTL门可
以直接驱动 CMOS门
返回
三态逻辑门（ TSL）
? 三态门 工作原理
除具有 TTL“与非, 门输出高, 低
电平状态外, 还有 第三种输出状
态 — 高阻状态, 又称 禁止态或失
效态
非门，是三态门
的状态控制部分
E使能端
六管 TTL与非门
增加部分
当 E= 0时, T4输出高电平 VC = 1,D2截止, 此时后面
电路执行正常与非功能 F=AB
1
0
1V 1V
输出 F端处于高阻状态记为 Z
T6,T7,T9、
T10均截止
Z
当 E= 1时,
返回
?
?
?
??
?
?
?
?
?
?
高阻状态
与非功能
ZF
ABF
1E
0E
_ _ _ _
__
_
?
?
?
??
?
?
?
?
?
?
高阻状态
与非功能
ZF
ABF
0E
1E
_ _ _ _
使
能
端
的
两
种
控
制
方
式
低电平使能
高电平使能
三态门的逻辑符号 A
B
F
?E
FA
B
?E
返回
? 三态门的应用
1,三态门广泛用于数据总线结构
任何时刻只能有一个
控制端有效，即只有
一个门处于数据传输，
其它门处于禁止状态
2,双向传输
当 E=0时, 门 1工作,
门 2禁止, 数据从 A
送到 B；
E=1时, 门 1禁止,
门 2工作, 数据从 B
送到 A。
返回
三态逻辑门（ TSL）
总线
§ 2-3 ECL集成逻辑门
ECL“或 /或非, 门电
路
ECL门的主要优缺点
返回
ECL“或 /或非, 门电路
输入级
输出级
同时实现或 /或非
逻辑功能，为非饱
和型电路
基准电源 --为 T4管
提供参考电压 VBB。
选定 VBB=-1.2V
逻
辑
符
号
逻
辑
表
达
式 CBAF
CBAF
???
???
?优点
1、开关速度高
2,逻辑功能强
3、负载能力强
?缺点
1、功耗较大
2、抗干扰能力差：
逻辑摆幅为 0.8V左右, 噪
声容限 VN一般约 300mV
互补输出端“或 /或非”,
且采用射极开路形式，实
现输出变量的“线或”操
作
ECL“或 /或非, 门电路
返回
§ 2-4 I2L集成逻辑门
I2 L基本单元电路
I2 L门电路
I2 L的主要优缺点
I2 L基本单元电路
? 电路的组成 射极加正电压 VE，构成恒流源 I
0
I0
多集电极晶体管
T2,C1,C2,C3
之间相互隔离
T2的驱动电流是由 T1
射极注入的, 故有注
入逻辑
?工作原理
1,当 VA = 0.1V低
电平时, T2截止,
I0从输入端 A流出,
C1, C2 和 C3输出
高电平
2,当 A开路 （ 相当于输入高电平 ） 时, I0流入 T2的
基极, T2饱和导通,C1,C2和 C3输出低电平。
逻辑符号
A--输入
C1,C2和 C3--输出
电路的任何一个输
出与输入之间都是
,非, 逻辑关系
电路可简化为：
返回
I2 L门电路
?,与”门
线与
逻辑功能,F=A?B
?,与或非”门 VE用输入变量来代替
逻辑功能,CDABCDABF ??? ?
返回
I2 L的主要优缺点
? 优点
1,集成度高
2,功耗小
3,电源电压范围宽
4,品质因素 最佳
5,生产工艺简单
电流在 1nA～ 1mA范
围内均能正常工作
I2L的品质因数只有
（ 0.1～ 1） pJ/门
? 缺点
1,开关速度低
2,噪声容限低
I2L的逻辑摆幅仅 700mV
左右, 比 ECL还低, 但
其内部噪声小, 因此电
路能正常工作
3,多块一起使用时, 由
于各管子输入特性的离
散性, 基极电流分配会
出现不均的现象, 严重
时电路无法正常工作
返回
M=P（ 功率 ） ·t pd（ 速度 ）, 它表
示门电路性能的优劣, 单位是皮焦
(pJ)。
§ 2-5 MOS集成逻辑门
NMOS反相器
NMOS门电路
CMOS门电路
NMOS反相器
? MOS管的开关特性
数字逻辑电路中的 MOS管均是增强型 MOS管，它具有以下特点：
当 |UGS|>|UT| 时，管子导通，导通电阻很小，相当于开关闭合
当 |UGS|<|UT| 时，管子截止，相当于开关断开
? NMOS反相器
设电源电压 VDD = 10V，
开启电压 VT1 = VT2 = 2V
1,A输入高电平 VIH = 8V
2,A输入低电平 V IL =
0.3V时,
? 电路执行逻辑非功能
工作管
负载管
T1,T2均导通, 输出为低
电平 VOL ≈ 0.3V
T1截止 T2导通, 电路输出
高电平 VOH = VDD - VT2 =
8V。
返回
NMOS门电路
? NMOS与非门
工作管
串联
负载管
工作原理：
T1和 T2都导通，输出低电平
2、当输出端有一个为低电平时，
与低电平相连的驱动管就截止,
输出高电平
电路,与非”逻辑功能,BAF ??
注,增加扇入, 只增加串联驱动管
的个数, 但扇入不宜过多, 一
般不超过 3
1
1
通
通
0
1、当两个输入端 A和 B均为高电平时
0
1
止
通
1
返回
CMOS电路
? CMOS反相器
PMOS
NMOS
衬底与漏源间的 PN结始终处于反
偏, NMOS管的衬底总是接到电路
的 最低电位, PMOS管的衬底总是
接到电路的 最高电位
柵极相连
做输入端
漏极相连
做输出端
电源电压 VDD＞ VT1+|VT2|,VDD
适用范围较大可在 3～ 18V，
VT1--NMOS的开启电压
VT2--PMOS的开启电压
工作原理：
1、输入为低电平 VIL = 0V时
VGS1＜ VT1 T1管截止；
|VGS2| ＞ VT2
电路中电流近似为零 （ 忽略 T1的
截止漏电流 ）,VDD主要降落在 T1
上, 输出为高电平 VOH≈V DD
T2导通
2,输入为高电平 VIH = VDD时,
T1通 T2止, VDD主要降在 T2上,
输出为低电平 VOL≈ 0V。
实现逻辑, 非, 功能 AF ?
返回
? CMOS传输门（ TG）
栅极控制电压
为互补信号,
如 C=0,C=VDD
工作原理：
当 C = 0V,C= VDD时
TN和 TP均截止, VI由
0～ VDD变化时, 传输
门呈现高阻状态, 相
当于开关断开, CL
上的电平保持不变,
这种状态称为传输门
保存信息
当 C = VDD,C= 0V时,
VI在 VT～ VDD范围变化
时 TP导通
即 VI在 0～ VDD范围变化
时, TN,TP中至少有
一只管子导通, 使
VO=VI,这相当于开关
接通, 这种状态称为
传输门传输信息
VI由 0～ （ VDD-VT） 范
围变化时 TN导通
返回
CMOS电路
? CMOS传输门（ TG）
工作原理：
1,当 C 为低电平时,
TN,TP截止传输门相当
于开关断开, 传输门保
存信息
2,当 C为高电平时,
TN,TP中至少有一只管
子导通, 使 VO=VI,这
相当于开关接通, 传输
门传输信息
由此可见传输门相当
于一个理想的开关，且是一个双向开关
逻辑符号
输入 输出
门控制
信号
返回
CMOS电路
? CMOS模拟开关
电路图
控制模拟信号传输
的一种电子开关,
通与断是由数字信
号控制的
反相器的输入和输出
提供传输门两个反相
控制信号（ C和 C）
传输门
1、电路结构
2、逻辑符号
逻辑符号
返回
CMOS电路
CMOS电路
返回
? CMOS门电路
1、与非门
二输入, 与非, 门电路结构如图
每个输入端与一 个
NMOS管和一个 PMOS
管的栅极相连
当 A和 B为高电平时,
1
两 个 并 联 的
PMOS管 T3,T4
两个串联的
NMOS T1,T2
通
通
止 止
0
1
0
1 通
止
通
1
止
当 A和 B有一个或一个以上
为低电平时,
电路输出高电平
输出低电平
? 电路实现“与非”逻辑功能
ABF ?
CMOS电路
? CMOS门电路
2、“异或”门
由三个 CMOS反相器和
一个 CMOS传输门组成
传输门的控
制信号 A,A
当 A = B = 0时 0
0
1
1 0
TG断开, 则 C=B=1，
F=C=0。
TG断开
当 A = B = 1时,
1
1
TG接通
1
1 0
TG接通, C = B = 1，
反相器 2的两只 MOS
管都截止, 输出 F=0。
?输入端 A和 B相同
得：输入端 A和 B相同,
输出 F=0
返回
? CMOS门电路
2、“异或”门
?输入端 A和 B不同
当 A = 1,B = 0时
1
0
TG导通
0
0
1
输出 F=1
当 A = 0,B = 1时
0
1
TG断开
1
0 1
输出 F=1
得：输入端 A和 B不同,
输出 F=1
返回
CMOS电路
? CMOS门电路
2、“异或”门
?输入端 A和 B不同
输出 F=1
?输入端 A和 B相同
输出 F=0
由此可知：该电路实
现的是, 异或, 的逻
辑功能
BABABAF ????
返回
CMOS电路
CMOS电路的特点
1,功耗小, CMOS门工作时, 总是一管导通另一管截
止, 因而几乎不由电源吸取电流其功耗极小
2,CMOS集成电路功耗低内部发热量小, 集成度可大
大提高
3,抗幅射能力强, MOS管是多数载流子工作, 射线辐
射对多数载流子浓度影响不大
4,电压范围宽, CMOS门电路输出高电平 VOH ≈ VDD，
低电平 VOL ≈ 0V。
5,输出驱动电流比较大,扇出能力较大, 一般可
以大于 50
6,在使用和存放时应注意静电屏蔽, 焊接时电烙
铁应接地良好
返回
§ 2-6 接口问题
TTL与 CMOS接口
CMOS 与 TTL接口
TTL与 CMOS接口
CMOS同 TTL电
源电压相同都为
5V,则两种门
可直接连接
提高 TTL门电路的
输出高电平, 阻值
由几百到几千欧姆
注：
TTL门电路高电
平典型值只有
3.4V,CMOS电
路的输入高电平
要求高于 3.5V。
因此在 TTL门电
路输出端与电源
之间接一电阻 Rx
返回
CMOS与 TTL接口
CMOS门的驱动能力
不适应 TTL门的要求,
可 采 用 专 用 的
CMOS—TTL 电平转
换器
当用 CMOS驱动 TTL时 转换器
返回
小 结
本章主要介绍了有关逻辑电路的基本概念和 TTL、
ECL,MOS等集成逻辑门
? TTL电路输入级采用多发射极晶体管, 输出级采
用推拉式结构, 所以工作速度较快, 带负载能力较
强, 是目前使用最广泛的一种集成逻辑门 。 应掌握
好 TTL门电气特性和参数 。?
ECL门是目前速度最高的一种非饱和型电路 。 其
缺点是功耗大, 抗干扰能力差 。 一般只用在要求速
度特别高的场合
? MOS电路属于单极型电路, CMOS电路是重点,
具有高速度, 功耗低, 扇出大, 电源电压范围宽,
抗干扰能力强, 集成度高等一系列特点, 使之在整
个数字集成电路中占据主导地位的趋势日益明显 。
习 题
2-2 2-3 2-6 2-12 2-13 2-14 2-15 2-16
§ 2-1 典型 TTL与非门工作原理
§ 2-2 其它类型 TTL门电路
§ 2-3 ECL集成逻辑门
§ 2-4 I2L集成逻辑门
§ 2-5 MOS集成逻辑门
§ 2-6 接口问题
小结
内容概述
§ 2-1 典型 TTL与非门工作原理
TTL与非门
TTL与非门工作原理
TTL与非门的工作速度
TTL与非门的外特性及主要参数
§ 2-2 其它类型 TTL门电路
三态逻辑门（ TSL）
集电极开路 TTL“与非, 门（ OC门）
§ 2-3 ECL集成逻辑门
ECL“或 /或非, 门电路
ECL门的主要优缺点
§ 2-4 I2L集成逻辑门
I2 L基本单元电路
I2 L门电路
I2 L的主要优缺点
§ 2-5 MOS集成逻辑门
NMOS反相器
NMOS门电路
CMOS门电路
§ 2-6 接口问题
TTL与 CMOS接口
CMOS 与 TTL接口
内容概述
集
成
逻
辑
门
双极型集成逻辑门
MOS集成逻辑门
按器件类型分
PMOS
NMOS
CMOS
按集成度分
SSI（ 100以下 个等效门）
MSI（ 〈 103个等效门）
LSI （ 〈 104个等效门）
VLSI（ >104个以上等效门）
本章内容
基本逻辑门的基本结构、工作原理以及外部特性
TTL,ECL
I2L,HTL
TTL与非门电路输入级由多发射极晶体
管 T1和基极电组 R1组成,
它实现了输入变量 A、
B,C的与运算
输出级：由 T3,T4,T5和 R4,R5组成
其中 T3,T4构成复合管，与 T5组成推
拉式输出结构。具有较强的负载能力
返回
中间级是放大级，由 T2,R2
和 R3组成,T2的集电极 C2和
发射极 E2可以分提供两个相
位相反的电压信号
TTL与非门工作原理
? 输入端至少有一个
接低电平
0,3V
3,6V
3,6V
1V
3,6V
T1管,A端发射结导通,
Vb1 = VA + Vbe1 = 1V，
其它发射结均因反偏
而截止,
b e 4b e 3C2OH VVVV ???
? 5-0.7-0.7=3.6V
Vb1 =1V,所以 T2,T5
截止,VC2≈Vcc= 5V,
T3,微饱和状态 。
T4,放大状态 。
电路输出高电平为：
5V
返回
? 输入端全为高电平
3,6V
3,6V
2.1V
0,3V
T1:Vb1= Vbc1+Vbe2+Vbe5
= 0.7V× 3 = 2.1V
因此输出为逻辑低电
平 VOL = 0.3V
3,6V
发射结反偏而集电 极 正
偏,处于倒置放大状态
T2：饱和状态
T3, Vc2 = Vces2 +
Vbe5≈ 1V,使 T3导通,
Ve3 = Vc2-Vbe3 = 1-
0.7≈ 0.3V,使 T4截止 。
T5：深饱和状态，
返回TTL与非门工作原理
返回
? 输入端全为高电平,
输出为低电平
? 输入至少有一个为
低电平时, 输出为高
电平
由 此可见电路的输
出和输入之间满足
与非逻辑关系
A B CF ?
T1,倒置放大状态
T2：饱和状态
T3：导通状态
T4：截止状态
T5：深饱和状态T2：截止状态
T3：微饱和状态
T4：放大状态
T5：截止状态
TTL与非门工作原理
TTL与非门工作速度
存在问题,TTL门电路工作速度 相对于 MOS较快, 但由
于当输出为低电平时 T5工作在深度饱和状态, 当输出
由低转为高电平, 由于在基区和集电区有存储电荷不
能马上消散, 而影响工作速度 。
改进型 TTL与非门
?可能工作在饱和状
态下的晶体管 T1,T2、
T3,T5都用带有肖特
基势垒二极管 （ SBD）
的三极管代替, 以限
制其饱和深度, 提高
工作速度
返回
返回
改进型 TTL与非门
? 增加 有源泄放电路
1、提高工作速度
由 T6,R6和 R3构成
的有源泄放电路来
代替 T2射极电阻 R3
减少了电路的开启时间
缩短了电路关闭时间
2,提高抗干扰能力
T2,T5同时导通, 因
此电压传输特性曲线
过渡区变窄, 曲线变
陡, 输入低电平噪声
容限 VNL提高了 0.7V左
右
TTL“与非, 门的外特性及主要参
数? 电压传输特性
TTL“与非, 门输入电压 VI与输出电压 VO之间的关系曲线,
即 VO = f（ VI） 截止区 当 VI≤ 0.6V,V
b1≤ 1.3V时, T2,T5截止,
输出高电平 VOH = 3.6V
线性区当 0.6V≤V I≤ 1.3V，
0.7V≤V b2＜ 1.4V时, T2导
通, T5仍截止, VC2随 Vb2升
高而下降, 经 T3,T4两级
射随器使 VO下降
转折区
饱和区
返回
Voff
VSH
Von
VSL
TTL“与非, 门的外
特性及主要参数? 抗干扰能力
关门电平 V OFF,保证输出为标准高电平 VSH的 最大 输入 低 电平值
开门电平 V ON,保证输出为标准低电平 VSL的 最小 输入高电平值
低电平噪声容限 V NL,V NL= V OFF - VSL
高电平噪声容限 V NH,V NH= V SH - VON
TTL“与非, 门的外特性及主要参
数? 输入特性
输入电流与输入电压之间的关系曲线, 即 II= f（ VI）
假定输入电流 II流
入 T1发射极时方向
为正, 反之为负
1,输入短路电流 ISD（也叫输入低电平电流 IIL）
当 VIL = 0V时由输入端流出的电流
mA 4.1
K 3
7.05
R
VVI
1
b e 1CC
IL ??
????
前级驱动门导通时,IIL将灌
入前级门，称为灌电流负载
2,输入漏电流 IIH（输入高电平电流）
指一个输入端接高电平, 其余输入端接低电平, 经该输
入端流入的电流 。 约 10μ A左右
返回
? 扇入系数 Ni和扇出系数 NO
1,扇入系数 Ni是指合格的输入端的个数
2,扇出系数 NO是指在灌电流（输出低电平）状态
下驱动同类门的个数。
ILO L m a xO /IIN ?其中 I
OLmax为最大允许灌电流,,IIL是一个负载
门灌入本级的电流 （ ≈ 1.4mA） 。 No越大, 说
明门的负载能力越强
返回
TTL“与非, 门的外特性及主要参
数
? 平均传输延迟时间 tpd
导通延迟时间 tPH,L输入波形上升沿的 50%幅值处到
输出波形下降沿 50% 幅值处所需要的时间,
截止延迟时间 tPLH,从输
入波形下降沿 50% 幅值
处到输出波形上升沿
50% 幅值处所需要的时
间,
平均传输延迟时间 tpd：
2
t t t P H LP L H
pd
??
通常 tPLH＞ tPHL,tpd越小,
电路的开关速度越高 。
一般 tpd = 10ns～ 40ns
输入信号 VI
输出信号 V0
TTL“与非, 门的外特性及主要参
数
返回
§ 2-2 其它类型 TTL门电路
三态逻辑门（ TSL）
集电极开路 TTL“与非, 门（ OC门）
集电极开路 TTL“与非, 门（ OC
门）
1 0该与非门输出高
电平, T5截止 该与非门输出低
电平, T5导通
? TTL门输出端并联问题
当将两个 TTL“与
非, 门输出端直
接并联时：
Vcc→R 5→ 门 1的
T4→ 门 2的 T5产生
一个很大的电流
产生一个大电流
1,抬高门 2输出
低电平
2,会因功耗过大
损坏门器件
注,TTL输出端
不能直接并联
返回
TTL与非门电路
集电极开路 TTL“与非, 门（ OC门）
?
? OC门的结构
RL
VC
集电极开路与非门（ OC门）
当输入端全为高电
平时, T2,T5导通,
输出 F为低电平；
输入端有一个为
低电平时, T2、
T5截止, 输出 F高
电平接近电源电
压 VC。?
OC门完成
“与非”逻辑功
能
逻辑符号：
输出逻辑电平：
低电平 0.3V
高电平为 VC（ 5-30V）
A
B F
?
返回
? OC门实现“线与”逻辑
F
RL
VC
相当于“与门”
逻辑等效符号
21 F FF ??
_________ CDAB
??
__ _ _ _ _ _ _ _ _ _CDAB ??
? 负载电阻
RL的选择
（ 自看作考
试内容 ）
集电极开路 TTL“与非, 门（ OC门）
返回
集电极开路 TTL“与非, 门（ OC门）
? OC门应用 --电平转换器
OC门需外接电阻, 所以电源 VC可以选 5V—30V,因此
OC门作为 TTL电路可以和其它不同类型不同电平的逻
辑电路进行连接
TTL电路驱动
CMOS电路图
CMOS 电路的 VDD =
5V—18V, 特别是
VDD>VCC时, 必须选用
集电极开路 （ OC门 ）
TTL电路
CMOS电源电压 VDD =
5V时, 一般的 TTL门可
以直接驱动 CMOS门
返回
三态逻辑门（ TSL）
? 三态门 工作原理
除具有 TTL“与非, 门输出高, 低
电平状态外, 还有 第三种输出状
态 — 高阻状态, 又称 禁止态或失
效态
非门，是三态门
的状态控制部分
E使能端
六管 TTL与非门
增加部分
当 E= 0时, T4输出高电平 VC = 1,D2截止, 此时后面
电路执行正常与非功能 F=AB
1
0
1V 1V
输出 F端处于高阻状态记为 Z
T6,T7,T9、
T10均截止
Z
当 E= 1时,
返回
?
?
?
??
?
?
?
?
?
?
高阻状态
与非功能
ZF
ABF
1E
0E
_ _ _ _
__
_
?
?
?
??
?
?
?
?
?
?
高阻状态
与非功能
ZF
ABF
0E
1E
_ _ _ _
使
能
端
的
两
种
控
制
方
式
低电平使能
高电平使能
三态门的逻辑符号 A
B
F
?E
FA
B
?E
返回
? 三态门的应用
1,三态门广泛用于数据总线结构
任何时刻只能有一个
控制端有效，即只有
一个门处于数据传输，
其它门处于禁止状态
2,双向传输
当 E=0时, 门 1工作,
门 2禁止, 数据从 A
送到 B；
E=1时, 门 1禁止,
门 2工作, 数据从 B
送到 A。
返回
三态逻辑门（ TSL）
总线
§ 2-3 ECL集成逻辑门
ECL“或 /或非, 门电
路
ECL门的主要优缺点
返回
ECL“或 /或非, 门电路
输入级
输出级
同时实现或 /或非
逻辑功能，为非饱
和型电路
基准电源 --为 T4管
提供参考电压 VBB。
选定 VBB=-1.2V
逻
辑
符
号
逻
辑
表
达
式 CBAF
CBAF
???
???
?优点
1、开关速度高
2,逻辑功能强
3、负载能力强
?缺点
1、功耗较大
2、抗干扰能力差：
逻辑摆幅为 0.8V左右, 噪
声容限 VN一般约 300mV
互补输出端“或 /或非”,
且采用射极开路形式，实
现输出变量的“线或”操
作
ECL“或 /或非, 门电路
返回
§ 2-4 I2L集成逻辑门
I2 L基本单元电路
I2 L门电路
I2 L的主要优缺点
I2 L基本单元电路
? 电路的组成 射极加正电压 VE，构成恒流源 I
0
I0
多集电极晶体管
T2,C1,C2,C3
之间相互隔离
T2的驱动电流是由 T1
射极注入的, 故有注
入逻辑
?工作原理
1,当 VA = 0.1V低
电平时, T2截止,
I0从输入端 A流出,
C1, C2 和 C3输出
高电平
2,当 A开路 （ 相当于输入高电平 ） 时, I0流入 T2的
基极, T2饱和导通,C1,C2和 C3输出低电平。
逻辑符号
A--输入
C1,C2和 C3--输出
电路的任何一个输
出与输入之间都是
,非, 逻辑关系
电路可简化为：
返回
I2 L门电路
?,与”门
线与
逻辑功能,F=A?B
?,与或非”门 VE用输入变量来代替
逻辑功能,CDABCDABF ??? ?
返回
I2 L的主要优缺点
? 优点
1,集成度高
2,功耗小
3,电源电压范围宽
4,品质因素 最佳
5,生产工艺简单
电流在 1nA～ 1mA范
围内均能正常工作
I2L的品质因数只有
（ 0.1～ 1） pJ/门
? 缺点
1,开关速度低
2,噪声容限低
I2L的逻辑摆幅仅 700mV
左右, 比 ECL还低, 但
其内部噪声小, 因此电
路能正常工作
3,多块一起使用时, 由
于各管子输入特性的离
散性, 基极电流分配会
出现不均的现象, 严重
时电路无法正常工作
返回
M=P（ 功率 ） ·t pd（ 速度 ）, 它表
示门电路性能的优劣, 单位是皮焦
(pJ)。
§ 2-5 MOS集成逻辑门
NMOS反相器
NMOS门电路
CMOS门电路
NMOS反相器
? MOS管的开关特性
数字逻辑电路中的 MOS管均是增强型 MOS管，它具有以下特点：
当 |UGS|>|UT| 时，管子导通，导通电阻很小，相当于开关闭合
当 |UGS|<|UT| 时，管子截止，相当于开关断开
? NMOS反相器
设电源电压 VDD = 10V，
开启电压 VT1 = VT2 = 2V
1,A输入高电平 VIH = 8V
2,A输入低电平 V IL =
0.3V时,
? 电路执行逻辑非功能
工作管
负载管
T1,T2均导通, 输出为低
电平 VOL ≈ 0.3V
T1截止 T2导通, 电路输出
高电平 VOH = VDD - VT2 =
8V。
返回
NMOS门电路
? NMOS与非门
工作管
串联
负载管
工作原理：
T1和 T2都导通，输出低电平
2、当输出端有一个为低电平时，
与低电平相连的驱动管就截止,
输出高电平
电路,与非”逻辑功能,BAF ??
注,增加扇入, 只增加串联驱动管
的个数, 但扇入不宜过多, 一
般不超过 3
1
1
通
通
0
1、当两个输入端 A和 B均为高电平时
0
1
止
通
1
返回
CMOS电路
? CMOS反相器
PMOS
NMOS
衬底与漏源间的 PN结始终处于反
偏, NMOS管的衬底总是接到电路
的 最低电位, PMOS管的衬底总是
接到电路的 最高电位
柵极相连
做输入端
漏极相连
做输出端
电源电压 VDD＞ VT1+|VT2|,VDD
适用范围较大可在 3～ 18V，
VT1--NMOS的开启电压
VT2--PMOS的开启电压
工作原理：
1、输入为低电平 VIL = 0V时
VGS1＜ VT1 T1管截止；
|VGS2| ＞ VT2
电路中电流近似为零 （ 忽略 T1的
截止漏电流 ）,VDD主要降落在 T1
上, 输出为高电平 VOH≈V DD
T2导通
2,输入为高电平 VIH = VDD时,
T1通 T2止, VDD主要降在 T2上,
输出为低电平 VOL≈ 0V。
实现逻辑, 非, 功能 AF ?
返回
? CMOS传输门（ TG）
栅极控制电压
为互补信号,
如 C=0,C=VDD
工作原理：
当 C = 0V,C= VDD时
TN和 TP均截止, VI由
0～ VDD变化时, 传输
门呈现高阻状态, 相
当于开关断开, CL
上的电平保持不变,
这种状态称为传输门
保存信息
当 C = VDD,C= 0V时,
VI在 VT～ VDD范围变化
时 TP导通
即 VI在 0～ VDD范围变化
时, TN,TP中至少有
一只管子导通, 使
VO=VI,这相当于开关
接通, 这种状态称为
传输门传输信息
VI由 0～ （ VDD-VT） 范
围变化时 TN导通
返回
CMOS电路
? CMOS传输门（ TG）
工作原理：
1,当 C 为低电平时,
TN,TP截止传输门相当
于开关断开, 传输门保
存信息
2,当 C为高电平时,
TN,TP中至少有一只管
子导通, 使 VO=VI,这
相当于开关接通, 传输
门传输信息
由此可见传输门相当
于一个理想的开关，且是一个双向开关
逻辑符号
输入 输出
门控制
信号
返回
CMOS电路
? CMOS模拟开关
电路图
控制模拟信号传输
的一种电子开关,
通与断是由数字信
号控制的
反相器的输入和输出
提供传输门两个反相
控制信号（ C和 C）
传输门
1、电路结构
2、逻辑符号
逻辑符号
返回
CMOS电路
CMOS电路
返回
? CMOS门电路
1、与非门
二输入, 与非, 门电路结构如图
每个输入端与一 个
NMOS管和一个 PMOS
管的栅极相连
当 A和 B为高电平时,
1
两 个 并 联 的
PMOS管 T3,T4
两个串联的
NMOS T1,T2
通
通
止 止
0
1
0
1 通
止
通
1
止
当 A和 B有一个或一个以上
为低电平时,
电路输出高电平
输出低电平
? 电路实现“与非”逻辑功能
ABF ?
CMOS电路
? CMOS门电路
2、“异或”门
由三个 CMOS反相器和
一个 CMOS传输门组成
传输门的控
制信号 A,A
当 A = B = 0时 0
0
1
1 0
TG断开, 则 C=B=1，
F=C=0。
TG断开
当 A = B = 1时,
1
1
TG接通
1
1 0
TG接通, C = B = 1，
反相器 2的两只 MOS
管都截止, 输出 F=0。
?输入端 A和 B相同
得：输入端 A和 B相同,
输出 F=0
返回
? CMOS门电路
2、“异或”门
?输入端 A和 B不同
当 A = 1,B = 0时
1
0
TG导通
0
0
1
输出 F=1
当 A = 0,B = 1时
0
1
TG断开
1
0 1
输出 F=1
得：输入端 A和 B不同,
输出 F=1
返回
CMOS电路
? CMOS门电路
2、“异或”门
?输入端 A和 B不同
输出 F=1
?输入端 A和 B相同
输出 F=0
由此可知：该电路实
现的是, 异或, 的逻
辑功能
BABABAF ????
返回
CMOS电路
CMOS电路的特点
1,功耗小, CMOS门工作时, 总是一管导通另一管截
止, 因而几乎不由电源吸取电流其功耗极小
2,CMOS集成电路功耗低内部发热量小, 集成度可大
大提高
3,抗幅射能力强, MOS管是多数载流子工作, 射线辐
射对多数载流子浓度影响不大
4,电压范围宽, CMOS门电路输出高电平 VOH ≈ VDD，
低电平 VOL ≈ 0V。
5,输出驱动电流比较大,扇出能力较大, 一般可
以大于 50
6,在使用和存放时应注意静电屏蔽, 焊接时电烙
铁应接地良好
返回
§ 2-6 接口问题
TTL与 CMOS接口
CMOS 与 TTL接口
TTL与 CMOS接口
CMOS同 TTL电
源电压相同都为
5V,则两种门
可直接连接
提高 TTL门电路的
输出高电平, 阻值
由几百到几千欧姆
注：
TTL门电路高电
平典型值只有
3.4V,CMOS电
路的输入高电平
要求高于 3.5V。
因此在 TTL门电
路输出端与电源
之间接一电阻 Rx
返回
CMOS与 TTL接口
CMOS门的驱动能力
不适应 TTL门的要求,
可 采 用 专 用 的
CMOS—TTL 电平转
换器
当用 CMOS驱动 TTL时 转换器
返回
小 结
本章主要介绍了有关逻辑电路的基本概念和 TTL、
ECL,MOS等集成逻辑门
? TTL电路输入级采用多发射极晶体管, 输出级采
用推拉式结构, 所以工作速度较快, 带负载能力较
强, 是目前使用最广泛的一种集成逻辑门 。 应掌握
好 TTL门电气特性和参数 。?
ECL门是目前速度最高的一种非饱和型电路 。 其
缺点是功耗大, 抗干扰能力差 。 一般只用在要求速
度特别高的场合
? MOS电路属于单极型电路, CMOS电路是重点,
具有高速度, 功耗低, 扇出大, 电源电压范围宽,
抗干扰能力强, 集成度高等一系列特点, 使之在整
个数字集成电路中占据主导地位的趋势日益明显 。
习 题
2-2 2-3 2-6 2-12 2-13 2-14 2-15 2-16
