第六章 常用时序模块
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.1.1 计数器的分类
按进位方式，分为同步和异步计数器
按进位制，分为模二、模十和任意模计数器
按逻辑功能，分为加法、减法和可逆计数器
按集成度，分为小规模与中规模集成计数器
用来计算输入脉冲数目
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
（ 一 ） 四位二进制同步计数器 CT74161
四个主从 J-K触发器构成
D ?A:高位 ?低位
CP,时钟 输入，上升沿 有效
R,异步清零，低电平有效
LD,同步预置，低电平有效
QD ? QA:高位 ?低位
P,T：使能端，多片级联
1、逻辑符号
输 入 输 出
CP R LD P(S1) T(S2) A B C D QA QB QC QD
Ф 0 Ф Ф Ф ФФФФ 0 0 0 0
↑ 1 0 Ф Ф A B C D A B C D
Ф 1 1 0 Ф ФФФФ 保 持
Ф 1 1 Ф 0 ФФФФ 保 持
↑ 1 1 1 1 ФФФФ 计 数
CT74161功能表
(1).异步清除：当 R=0，输出, 0000”状态。 与 CP无
关(2).同步预置：当 R=1,LD=0,在 CP上升沿时, 输
出端即反映输入数据的状态
(3).保持：当 R=LD=1时，各触发器均处于保持状态
(4).计数：当 LD = R = P= T = 1时，按 自然二进制
计数。若初态为 0000,15个 CP后，输出为, 1111”，
进位 QCC = TQAQBQCQD =1；第 16个 CP作用后，输出恢复
到初始的 0000状态,QCC = 0
2、功能
（ 一 ） 四位二进制同步计数器 CT74161
CT74161功能表
输 入 输 出
CP R LD P(S1) T(S2) A B C D QA QB QC QD
Ф 0 Ф Ф Ф ФФФФ 0 0 0 0
↑ 1 0 Ф Ф A B C D A B C D
Ф 1 1 0 Ф ФФФФ 保 持
Ф 1 1 Ф 0 ФФФФ 保 持
↑ 1 1 1 1 ФФФФ 计 数
↑
3功能表
（二）四位二进制同步计数器 CT74163
（二）四位二进制同步计数器 CT74163
—— 采用 同步清零 方式 。
当 R=0时，只有当 CP 的 上升沿 来到时,
输出 QDQCQBQA 才被全部清零
1、外引线排列和 CT74161相同
2、置数，计数，保持等功能与 CT74161相同
3、清零功能与 CT74161不同
比较 四位二进制同步计数器
CT74163
异步清零
同步预置
保持
计数
CT74161
同步清零
同步预置
保持
计数
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
态序表
计数 输 出
N QD QC QB QA
0 0 1 1 0
1 0 1 1 1
2 1 0 0 0
3 1 0 0 1
4 1 0 1 0
5 1 0 1 1
6 1 1 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
例 1:设计 M=10计数器1.同步预置法
方法一,采用后十种状态
0
1
1
0
QCC=1
0
1
1
0
0
态序表
计数 输 出
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
例 1:设计 M=10计数器
方法二,采用前十 种状态
0
0
0
0
1
0
0
1
0
0
0
1.同步预置法
仿 真
例 2,同步预置法设计 M=24 计数器
0
0
0
1
1
0
0
0
0
1
0
0
（ 24） 10=（ 11000） 2 需 两 片
初态为,0000 0001 终态,00011000
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
采用 CT741612.反馈清零法
例 1,分析图示电路的功能
0
0
0
0
0
1
1
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
采用 CT74161
例 2,组成模 9计数器
2.反馈清零法
0
0
0
0
0
例 2,M=13 计数器
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
采用 CT74163
0
0
0
0
0
2.反馈清零法
仿 真
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
M=10 计数器
态序表
N QD QC QB QA
0 0 0 0 0
3.多次预置法
例 1:分析电路功能
2 0 1 0 1
3 0 1 1 0
4 0 1 1 1
5 1 0 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
1 0 1 0 0
6 1 1 0 0
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
二、四位二进制可逆计数器 CT74193
输 入 输 出
CPU CPD R LD A B C D QA QB QC QD
φ φ 1 φ φ φ φ φ 0 0 0 0
φ φ 0 0 A B C D A B C D
↑ 1 0 1 φ φ φ φ 加 法 计 数
1 ↑ 0 1 φ φ φ φ 减 法 计 数
1 1 0 1 φ φ φ φ 保 持
CT74193功能表
二、四位二进制可逆计数器 CT74193
D ?A:高位 ?低位
CPU, CPD,双时钟输入
R,异步清除,高电平 有效
LD,异 步预置,低电平 有效
QD ?QA:高位 ?低位
DCBAUCC QQQQCPQ ?????
DCBADCB QQQQCPQ ?????
（一）、逻辑符号
加到最大值时
产生进位信号
QCC=0减到最大值时产生借位信号
QDD=0
—— 连接成任意模 M 的计数器
1、接成 M<16的计数器
2、接成 M>16的计数器
（二）,CT74193功能扩展
二、四位二进制可逆计数器 CT74193
态序表
N QD QC QB QA
0 0 1 1 0
1 0 1 1 1
2 1 0 0 0
3 1 0 0 1
4 1 0 1 0
5 1 0 1 1
6 1 1 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
例 1：用 CT74193设计 M=9 计数器
方法一,采用
异步预置、
加法计数
1、接成 M<16的计数器
QCC=0
0
1
1
0
0
1
1
0
方法二,采用
异步预置、
减 法计数
态序表
N QDQCQBQA
0 1 0 0 1
1 1 0 0 0
2 0 1 1 1
3 0 1 1 0
4 0 1 0 1
5 0 1 0 0
6 0 0 1 1
7 0 0 1 0
8 0 0 0 1
9 0 0 0 0
QCB=0
1
0
0
1
1
0
0
1
例 1：用 CT74193设计 M=9 计数器
1、接成 M<16的计数器
—— 连接成任意模 M 的计数器
1、接成 M<16的计数器
2、接成 M>16的计数器
（二）,CT74193功能扩展
二、四位二进制可逆计数器 CT74193
例 1:用 CT74193设计 M=147计数器
方法一,采用
异步清零、
加 法计数
M = (147)10
=(10010011)2
需要两片 CT74193
2、接成 M>16的计数器
1
0
0
1
1
1
0
0
0
0
0
0
0
0
方法二,采用
减 法 计数
异步预置
利用 QCB端
M = (147)10
=(10010011)2
1
0
0
1
1
1
0
0
1
1
0
0
1
0
0
1
例 1:用 CT74193设计 M=147计数器
2、接成 M>16的计数器
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
输 入 输 出
CP R0（ 1） R0（ 2） Sg（ 1） Sg（ 2） QA QB QC QD
Φ 1 1 0 Φ 0 0 0 0
1 1 Φ 0 0 0 0 0
Φ Φ 1 1 1 0 0 1
↓ Φ 0 Φ 0 计 数
0 Φ 0 Φ
0 Φ Φ 0
Φ 0 0 Φ
三、异步计数器 CT74290
三、异步计数器 CT74290
(1) 触发器 A：模 2 CPA入 QA出
(2) 触发器 B,C,D：模 5异步
计数器 CPB 入 QD?QB出
CPA,CPB,时钟 输入端
R01,R02,直接清零端
Sg1,Sg2, 置 9端
QD ?QA:高位 ?低位
（一）,逻辑符号
1.直接清零：当 R01=R02=0,Sg1,Sg2有低电平
时, 输出, 0000”状态。与 CP无关
2.置 9：当 Sg1=Sg2= 1 时,输出 1001 状态
3.计数,当 R01,R02及 Sg1,Sg2有低电平时,且当
有 CP下降沿 时，即可以实现计数
（二）、功能
三、异步计数器 CT74290
在外部将 QA和 CPB连接
构成 8421BCD码计数
CPA入 QD?QA出
在外部将 QD和 CPA连接
构成 5421BCD码计数
CPB入 QA QD QC QB出
例 1：采用 CT74290 设计 M=6计数器
方法一：利用 R端
M=6 态序表
N QAQBQCQD
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
0
1
1
0
0
0
0
0
例 2：采用 CT74290 设计 M=7计数器
M=7 态序表
N QAQBQC QD
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 0 0 1
方法二：利用 S 端
1
0
0
1
0
1
1
0
例 3：用 CT74290 设计 M=10计数器
M=10 态序表
N QAQDQC QB
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
要求：采用 5421码计数
例 4：用 CT74290 设计 M=88计数器
方法三：采用两片 CT74290级联
0 1
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.2.1 寄存器的分类
移位寄存器
寄存器
单向移位寄存器
双向移位寄存器
一、中规模寄存器 CT74175
四个 D触发器构成
2.功能,CT74175真值表
输入 输出
R CP D Q
０ φ φ 0 1
１ ↑ １ 1 0
１ ↑ ０ 0 1
１ ０ φ Q0
Q
0Q
1.逻辑符号
移位寄存器假设 4是低位寄存器,1是高位寄存器
由 D触发器的特性方程可知：
DQ 14n ??
4n13n QQ ??
3n12n QQ ??
2n11n QQ ??
在 CP脉冲的作用下，低位触发器的
状态送给高位，做高位的次态输出 左移寄存器
欲存入数码 1011，
1011
采用串行输入，只有一个数据输入端？
解决的办法,在 CP脉冲的作用下,依次送入数码
左移寄存器,先送高位，后送低位
右移寄存器,先送低位，后送高位
由于该电路为一左移寄存器，数码输入顺序为：
1 0 1 1
CP Q4 Q3 Q2 Q1
欲存入数码 1011即 D1D2D3D4= 1011
1 1(D1) × × ×
2 0(D2) 1(D1) × ×
3 1(D3) 0(D2) 1(D1) ×
4 1(D4) 1(D3) 0(D2) 1(D1)
1
0
1
1
CT74195功能表
输 入 输 出
Q0 Q 1 Q 2 Q 3 3Q
1 ↑ 0 d0…… d3 φ φ
0 0 0 0 1
d 0 d 1 d 2 d 3 3d
1 0 1 φ φ φ φ Q00 Q 10 Q20 Q30 30Q
1 ↑ 1 φ φ 0 1 Q 0n Q0n Q 1n Q2n n2Q
1 ↑ 1 φ φ 0 0 0 Q 0n Q 1n Q2n n2Q
1 ↑ 1 φ φ 1 1 1 Q 0n Q 1n Q2n n2Q
0 φ φ φ φ φ φ
…… 3R CP LDSH D 0 D J K
1 ↑ 1 φ φ 1 0 n0Q Q0n Q 1n Q2n n2Q
二, 四位单向移位寄存器 CT74195
二, 四位单向移位寄存器 CT74195
1,清零,R=0时, 输出为
,0000”
2 送数,R=1,SH/LD=0时,
当 CP?时, 执行并行送数
3 右移,R=1,SH/LD=1时,
CP? 时, 执行右移：
Q0由 JK决定,Q0?Q1，
Q1?Q2,Q2?Q3
（二） 功能（一）逻辑符号
输 入 输 出
Ｑ ０ Ｑ 1 Ｑ 2 Ｑ 3
０ φ φ φ φ φ φ φ
１ ０ φ φ φ φ φ φ
１ ↑ φ d0 …… d3 １ １ φ
０ ０ ０ ０
保 持
d0 d 1 d 2 d 3
１ Q Q Q１ ↑ １ φ φ ０ １ φ 0n 1n 2n
１ ↑ ０ φ φ ０ １ φ 0 Q 0n Q 1n Q2n
Q Q Q１ ↑ φ φ φ １ ０ １ 1n 2n 3n １
１ ↑ φ φ φ １ ０ ０ Q Q Q1n 2n 3n 0
R CP DSR D0 …… D3 MB MA DSL
１ φ φ φ φ ０ ０ φ 保 持
三, 四位双向移位寄存器 CT74194
CT74194功能表
注,0--最高位 …..,3 --最低位
1,当 R=0 时，异步清零
2.当 MA＝ MB＝１ 时, 并行
送数
3,当 MA＝ MB＝０ 时, 保持
4,当 MA=1,MB=0时, 右移
且数据从 DSR端串行输入
5,当 MA=0, MB=1 时, 左
移 且数据从 DSL端串行输入
三, 四位双向移位寄存器 CT74194
（二） 功能（一）逻辑符号
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
（一）、七位串行 ?并行转换
串行 ?并行 并行 ?串行
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
例 1：用 CT1195构成 M=4 的环形计数器
态序表
Ｑ ０ Ｑ １ Ｑ ２ Ｑ ３
１ ０ ０ ０
０ １ ０ ０
０ ０ １ ０
０ ０ ０ １
注意：
1 电路除了有效计数循环外,
还有五个无效循环
2 不能自启动
3 工作时首先在 SH/LD加启动
信号进行预置
环形计数器
环形计数器设计
1,连接方法：
—— 将移位寄存器的最后一级输出 Q反
馈到第一级的Ｊ, K输入端
2、判断触发器个数：
—— 计数器的模为Ｍ＝ｎ (n为移位寄存
器的位数 )
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
注意：
1 电路除了有效计数循环外，还有
一个无效循环
2 不能自启动
3 工作时首先在 R加启动信号进行
清零
态序表
Q0 Q1 Q2 Q 3
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
0 1 1 1
0 0 1 1
0 0 0 1
例 1,M=8 的 扭
环形计数器
扭环形计数器设计
1,连接方法：
—— 将移位寄存器的最后一级输出 Q经
反相器后反馈到第一级的Ｊ, K输入端
2、判断触发器个数：
—— 计数器的模为Ｍ＝ 2n (n为移位寄存
器的位数 )
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
分频器
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.3 序列
信号发生器
一, 计数器型序列码发生器
二、反馈型序列码发生器
— 最长线性序列码发生器
按一定规则排
列的周期性串
行二进制码
任意长度的序列码
一、计数器型序列码发生器
（ 2） 按要求设计组合输出电路
计数器 +组合输出电路
1、电路组成
2、设计过程
（ 1） 根据序列码的长度 S设计模 S计数器, 状态可以自定
例 1：产生 110001001110序列码
第一步：设计计数器
1.序列长度 S=12,设计
一个模 12计数器
2.选用 CT74161
3.采用同步预置法
4,设定有效状态为
QDQCQBQA=0100 ～
1111
0
0
1
0
一、计数器型序列码发生器
第二步：设计组合电路
AQ
QD QC QB QA Z
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
1,列出真值表
2,卡诺图化简
3,采用 8输入数
据选择器实现逻
辑函数,
例 1：产生 110001001110序列码
一、计数器型序列码发生器
D0=D1=D3=D5=0
D2=D6=1
D4=QA,D7=
第三步：
画电路图
例 1：产生 110001001110序列码
一、计数器型序列码发生器
D0=D1=
D3=D5=0
D2=D6=1
D4=QA，
D7=
AQ
Z
§ 6.3 序列
信号发生器
一, 计数器型序列码发生器
二、反馈型序列码发生器
---最长线性序列码发生器
按一定规则排
列的周期性串
行二进制码
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
2,电路组成,移位寄存器 + 异或反馈电路
1,最长线性序列码长度,S=2n-1
3,设计过程,(1) 根据 S=2n-1，确定 n
(2) 再查表 6-31可得反馈函数 f(Q)
(3) 画电路图
(4) 加防全 0装置
例 1：设计 S=7的 m序列码发生器
第一步,根据 S=2n-1确
定 n =3
第二步,查表 6-31可得
反馈函数,f(Q)=Q2⊕ Q3
( 即 CT74194 的 DSR=
Q1⊕ Q2)
第三步,画电路图
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
第四步,加全 0校正项
32132
32132
QQQQQ
QQQQQF (Q )
?????
???
第五步,画电路图
利用全 0状态重新置
数以实现自启动, 其
逻辑电路如图
例 1：设计 S=7的 m序列码发生器
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.4 数字电子钟数字电子
钟 是 一 种 直
接 用 数 字 显
示 时 间 的 计
时 装 置 。 一
般由 晶体振
荡器, 分频
器, 计数器,
译 码 器, 显
示器, 校时
电路 和 电源
等部分组成 。
§ 6.5 小结
本章主要讨论了几种常用的时序模块, 如
计数器, 寄存器, 移位寄存器 以及由它们组成
的 序列信号发生器 等 。
计数器可分为同步, 异步两种；同步计数器
的工作频率高, 异步计数器的电路简单 。
移位寄存器分为左移, 右移及双向移动等 。
本章重点,1） 会识别中规模时序模块的功
能, 2） 熟悉其功能扩展, 3） 具备应用时序模
块及组合模块构成给定逻辑功能电路的能力 。
习 题
6-1,3,7,8,9,11,12,14,15，
19,22,24
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.1.1 计数器的分类
按进位方式，分为同步和异步计数器
按进位制，分为模二、模十和任意模计数器
按逻辑功能，分为加法、减法和可逆计数器
按集成度，分为小规模与中规模集成计数器
用来计算输入脉冲数目
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
（ 一 ） 四位二进制同步计数器 CT74161
四个主从 J-K触发器构成
D ?A:高位 ?低位
CP,时钟 输入，上升沿 有效
R,异步清零，低电平有效
LD,同步预置，低电平有效
QD ? QA:高位 ?低位
P,T：使能端，多片级联
1、逻辑符号
输 入 输 出
CP R LD P(S1) T(S2) A B C D QA QB QC QD
Ф 0 Ф Ф Ф ФФФФ 0 0 0 0
↑ 1 0 Ф Ф A B C D A B C D
Ф 1 1 0 Ф ФФФФ 保 持
Ф 1 1 Ф 0 ФФФФ 保 持
↑ 1 1 1 1 ФФФФ 计 数
CT74161功能表
(1).异步清除：当 R=0，输出, 0000”状态。 与 CP无
关(2).同步预置：当 R=1,LD=0,在 CP上升沿时, 输
出端即反映输入数据的状态
(3).保持：当 R=LD=1时，各触发器均处于保持状态
(4).计数：当 LD = R = P= T = 1时，按 自然二进制
计数。若初态为 0000,15个 CP后，输出为, 1111”，
进位 QCC = TQAQBQCQD =1；第 16个 CP作用后，输出恢复
到初始的 0000状态,QCC = 0
2、功能
（ 一 ） 四位二进制同步计数器 CT74161
CT74161功能表
输 入 输 出
CP R LD P(S1) T(S2) A B C D QA QB QC QD
Ф 0 Ф Ф Ф ФФФФ 0 0 0 0
↑ 1 0 Ф Ф A B C D A B C D
Ф 1 1 0 Ф ФФФФ 保 持
Ф 1 1 Ф 0 ФФФФ 保 持
↑ 1 1 1 1 ФФФФ 计 数
↑
3功能表
（二）四位二进制同步计数器 CT74163
（二）四位二进制同步计数器 CT74163
—— 采用 同步清零 方式 。
当 R=0时，只有当 CP 的 上升沿 来到时,
输出 QDQCQBQA 才被全部清零
1、外引线排列和 CT74161相同
2、置数，计数，保持等功能与 CT74161相同
3、清零功能与 CT74161不同
比较 四位二进制同步计数器
CT74163
异步清零
同步预置
保持
计数
CT74161
同步清零
同步预置
保持
计数
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
态序表
计数 输 出
N QD QC QB QA
0 0 1 1 0
1 0 1 1 1
2 1 0 0 0
3 1 0 0 1
4 1 0 1 0
5 1 0 1 1
6 1 1 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
例 1:设计 M=10计数器1.同步预置法
方法一,采用后十种状态
0
1
1
0
QCC=1
0
1
1
0
0
态序表
计数 输 出
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
例 1:设计 M=10计数器
方法二,采用前十 种状态
0
0
0
0
1
0
0
1
0
0
0
1.同步预置法
仿 真
例 2,同步预置法设计 M=24 计数器
0
0
0
1
1
0
0
0
0
1
0
0
（ 24） 10=（ 11000） 2 需 两 片
初态为,0000 0001 终态,00011000
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
采用 CT741612.反馈清零法
例 1,分析图示电路的功能
0
0
0
0
0
1
1
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
采用 CT74161
例 2,组成模 9计数器
2.反馈清零法
0
0
0
0
0
例 2,M=13 计数器
态序表
N QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
采用 CT74163
0
0
0
0
0
2.反馈清零法
仿 真
（三） CT74161/CT74163功能扩展
—— 连接成任意模 M 的计数器
1、同步预置法
2、反馈清零法
3、多次预置法
M=10 计数器
态序表
N QD QC QB QA
0 0 0 0 0
3.多次预置法
例 1:分析电路功能
2 0 1 0 1
3 0 1 1 0
4 0 1 1 1
5 1 0 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
1 0 1 0 0
6 1 1 0 0
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
二、四位二进制可逆计数器 CT74193
输 入 输 出
CPU CPD R LD A B C D QA QB QC QD
φ φ 1 φ φ φ φ φ 0 0 0 0
φ φ 0 0 A B C D A B C D
↑ 1 0 1 φ φ φ φ 加 法 计 数
1 ↑ 0 1 φ φ φ φ 减 法 计 数
1 1 0 1 φ φ φ φ 保 持
CT74193功能表
二、四位二进制可逆计数器 CT74193
D ?A:高位 ?低位
CPU, CPD,双时钟输入
R,异步清除,高电平 有效
LD,异 步预置,低电平 有效
QD ?QA:高位 ?低位
DCBAUCC QQQQCPQ ?????
DCBADCB QQQQCPQ ?????
（一）、逻辑符号
加到最大值时
产生进位信号
QCC=0减到最大值时产生借位信号
QDD=0
—— 连接成任意模 M 的计数器
1、接成 M<16的计数器
2、接成 M>16的计数器
（二）,CT74193功能扩展
二、四位二进制可逆计数器 CT74193
态序表
N QD QC QB QA
0 0 1 1 0
1 0 1 1 1
2 1 0 0 0
3 1 0 0 1
4 1 0 1 0
5 1 0 1 1
6 1 1 0 0
7 1 1 0 1
8 1 1 1 0
9 1 1 1 1
例 1：用 CT74193设计 M=9 计数器
方法一,采用
异步预置、
加法计数
1、接成 M<16的计数器
QCC=0
0
1
1
0
0
1
1
0
方法二,采用
异步预置、
减 法计数
态序表
N QDQCQBQA
0 1 0 0 1
1 1 0 0 0
2 0 1 1 1
3 0 1 1 0
4 0 1 0 1
5 0 1 0 0
6 0 0 1 1
7 0 0 1 0
8 0 0 0 1
9 0 0 0 0
QCB=0
1
0
0
1
1
0
0
1
例 1：用 CT74193设计 M=9 计数器
1、接成 M<16的计数器
—— 连接成任意模 M 的计数器
1、接成 M<16的计数器
2、接成 M>16的计数器
（二）,CT74193功能扩展
二、四位二进制可逆计数器 CT74193
例 1:用 CT74193设计 M=147计数器
方法一,采用
异步清零、
加 法计数
M = (147)10
=(10010011)2
需要两片 CT74193
2、接成 M>16的计数器
1
0
0
1
1
1
0
0
0
0
0
0
0
0
方法二,采用
减 法 计数
异步预置
利用 QCB端
M = (147)10
=(10010011)2
1
0
0
1
1
1
0
0
1
1
0
0
1
0
0
1
例 1:用 CT74193设计 M=147计数器
2、接成 M>16的计数器
§ 6.1.2 中规模计数器
三、中规模异步计数器
二、四位二进制可逆计数器
一、四位二进制同步计数器
输 入 输 出
CP R0（ 1） R0（ 2） Sg（ 1） Sg（ 2） QA QB QC QD
Φ 1 1 0 Φ 0 0 0 0
1 1 Φ 0 0 0 0 0
Φ Φ 1 1 1 0 0 1
↓ Φ 0 Φ 0 计 数
0 Φ 0 Φ
0 Φ Φ 0
Φ 0 0 Φ
三、异步计数器 CT74290
三、异步计数器 CT74290
(1) 触发器 A：模 2 CPA入 QA出
(2) 触发器 B,C,D：模 5异步
计数器 CPB 入 QD?QB出
CPA,CPB,时钟 输入端
R01,R02,直接清零端
Sg1,Sg2, 置 9端
QD ?QA:高位 ?低位
（一）,逻辑符号
1.直接清零：当 R01=R02=0,Sg1,Sg2有低电平
时, 输出, 0000”状态。与 CP无关
2.置 9：当 Sg1=Sg2= 1 时,输出 1001 状态
3.计数,当 R01,R02及 Sg1,Sg2有低电平时,且当
有 CP下降沿 时，即可以实现计数
（二）、功能
三、异步计数器 CT74290
在外部将 QA和 CPB连接
构成 8421BCD码计数
CPA入 QD?QA出
在外部将 QD和 CPA连接
构成 5421BCD码计数
CPB入 QA QD QC QB出
例 1：采用 CT74290 设计 M=6计数器
方法一：利用 R端
M=6 态序表
N QAQBQCQD
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
0
1
1
0
0
0
0
0
例 2：采用 CT74290 设计 M=7计数器
M=7 态序表
N QAQBQC QD
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 0 0 1
方法二：利用 S 端
1
0
0
1
0
1
1
0
例 3：用 CT74290 设计 M=10计数器
M=10 态序表
N QAQDQC QB
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 1 0 0 0
6 1 0 0 1
7 1 0 1 0
8 1 0 1 1
9 1 1 0 0
要求：采用 5421码计数
例 4：用 CT74290 设计 M=88计数器
方法三：采用两片 CT74290级联
0 1
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.2.1 寄存器的分类
移位寄存器
寄存器
单向移位寄存器
双向移位寄存器
一、中规模寄存器 CT74175
四个 D触发器构成
2.功能,CT74175真值表
输入 输出
R CP D Q
０ φ φ 0 1
１ ↑ １ 1 0
１ ↑ ０ 0 1
１ ０ φ Q0
Q
0Q
1.逻辑符号
移位寄存器假设 4是低位寄存器,1是高位寄存器
由 D触发器的特性方程可知：
DQ 14n ??
4n13n QQ ??
3n12n QQ ??
2n11n QQ ??
在 CP脉冲的作用下，低位触发器的
状态送给高位，做高位的次态输出 左移寄存器
欲存入数码 1011，
1011
采用串行输入，只有一个数据输入端？
解决的办法,在 CP脉冲的作用下,依次送入数码
左移寄存器,先送高位，后送低位
右移寄存器,先送低位，后送高位
由于该电路为一左移寄存器，数码输入顺序为：
1 0 1 1
CP Q4 Q3 Q2 Q1
欲存入数码 1011即 D1D2D3D4= 1011
1 1(D1) × × ×
2 0(D2) 1(D1) × ×
3 1(D3) 0(D2) 1(D1) ×
4 1(D4) 1(D3) 0(D2) 1(D1)
1
0
1
1
CT74195功能表
输 入 输 出
Q0 Q 1 Q 2 Q 3 3Q
1 ↑ 0 d0…… d3 φ φ
0 0 0 0 1
d 0 d 1 d 2 d 3 3d
1 0 1 φ φ φ φ Q00 Q 10 Q20 Q30 30Q
1 ↑ 1 φ φ 0 1 Q 0n Q0n Q 1n Q2n n2Q
1 ↑ 1 φ φ 0 0 0 Q 0n Q 1n Q2n n2Q
1 ↑ 1 φ φ 1 1 1 Q 0n Q 1n Q2n n2Q
0 φ φ φ φ φ φ
…… 3R CP LDSH D 0 D J K
1 ↑ 1 φ φ 1 0 n0Q Q0n Q 1n Q2n n2Q
二, 四位单向移位寄存器 CT74195
二, 四位单向移位寄存器 CT74195
1,清零,R=0时, 输出为
,0000”
2 送数,R=1,SH/LD=0时,
当 CP?时, 执行并行送数
3 右移,R=1,SH/LD=1时,
CP? 时, 执行右移：
Q0由 JK决定,Q0?Q1，
Q1?Q2,Q2?Q3
（二） 功能（一）逻辑符号
输 入 输 出
Ｑ ０ Ｑ 1 Ｑ 2 Ｑ 3
０ φ φ φ φ φ φ φ
１ ０ φ φ φ φ φ φ
１ ↑ φ d0 …… d3 １ １ φ
０ ０ ０ ０
保 持
d0 d 1 d 2 d 3
１ Q Q Q１ ↑ １ φ φ ０ １ φ 0n 1n 2n
１ ↑ ０ φ φ ０ １ φ 0 Q 0n Q 1n Q2n
Q Q Q１ ↑ φ φ φ １ ０ １ 1n 2n 3n １
１ ↑ φ φ φ １ ０ ０ Q Q Q1n 2n 3n 0
R CP DSR D0 …… D3 MB MA DSL
１ φ φ φ φ ０ ０ φ 保 持
三, 四位双向移位寄存器 CT74194
CT74194功能表
注,0--最高位 …..,3 --最低位
1,当 R=0 时，异步清零
2.当 MA＝ MB＝１ 时, 并行
送数
3,当 MA＝ MB＝０ 时, 保持
4,当 MA=1,MB=0时, 右移
且数据从 DSR端串行输入
5,当 MA=0, MB=1 时, 左
移 且数据从 DSL端串行输入
三, 四位双向移位寄存器 CT74194
（二） 功能（一）逻辑符号
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
（一）、七位串行 ?并行转换
串行 ?并行 并行 ?串行
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
例 1：用 CT1195构成 M=4 的环形计数器
态序表
Ｑ ０ Ｑ １ Ｑ ２ Ｑ ３
１ ０ ０ ０
０ １ ０ ０
０ ０ １ ０
０ ０ ０ １
注意：
1 电路除了有效计数循环外,
还有五个无效循环
2 不能自启动
3 工作时首先在 SH/LD加启动
信号进行预置
环形计数器
环形计数器设计
1,连接方法：
—— 将移位寄存器的最后一级输出 Q反
馈到第一级的Ｊ, K输入端
2、判断触发器个数：
—— 计数器的模为Ｍ＝ｎ (n为移位寄存
器的位数 )
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
注意：
1 电路除了有效计数循环外，还有
一个无效循环
2 不能自启动
3 工作时首先在 R加启动信号进行
清零
态序表
Q0 Q1 Q2 Q 3
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
0 1 1 1
0 0 1 1
0 0 0 1
例 1,M=8 的 扭
环形计数器
扭环形计数器设计
1,连接方法：
—— 将移位寄存器的最后一级输出 Q经
反相器后反馈到第一级的Ｊ, K输入端
2、判断触发器个数：
—— 计数器的模为Ｍ＝ 2n (n为移位寄存
器的位数 )
四、寄存器的应用
（二）、环形计数器
（一）、数据转换
（三）、扭环形计数器
（四）、分频器
分频器
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.3 序列
信号发生器
一, 计数器型序列码发生器
二、反馈型序列码发生器
— 最长线性序列码发生器
按一定规则排
列的周期性串
行二进制码
任意长度的序列码
一、计数器型序列码发生器
（ 2） 按要求设计组合输出电路
计数器 +组合输出电路
1、电路组成
2、设计过程
（ 1） 根据序列码的长度 S设计模 S计数器, 状态可以自定
例 1：产生 110001001110序列码
第一步：设计计数器
1.序列长度 S=12,设计
一个模 12计数器
2.选用 CT74161
3.采用同步预置法
4,设定有效状态为
QDQCQBQA=0100 ～
1111
0
0
1
0
一、计数器型序列码发生器
第二步：设计组合电路
AQ
QD QC QB QA Z
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
1,列出真值表
2,卡诺图化简
3,采用 8输入数
据选择器实现逻
辑函数,
例 1：产生 110001001110序列码
一、计数器型序列码发生器
D0=D1=D3=D5=0
D2=D6=1
D4=QA,D7=
第三步：
画电路图
例 1：产生 110001001110序列码
一、计数器型序列码发生器
D0=D1=
D3=D5=0
D2=D6=1
D4=QA，
D7=
AQ
Z
§ 6.3 序列
信号发生器
一, 计数器型序列码发生器
二、反馈型序列码发生器
---最长线性序列码发生器
按一定规则排
列的周期性串
行二进制码
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
2,电路组成,移位寄存器 + 异或反馈电路
1,最长线性序列码长度,S=2n-1
3,设计过程,(1) 根据 S=2n-1，确定 n
(2) 再查表 6-31可得反馈函数 f(Q)
(3) 画电路图
(4) 加防全 0装置
例 1：设计 S=7的 m序列码发生器
第一步,根据 S=2n-1确
定 n =3
第二步,查表 6-31可得
反馈函数,f(Q)=Q2⊕ Q3
( 即 CT74194 的 DSR=
Q1⊕ Q2)
第三步,画电路图
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
第四步,加全 0校正项
32132
32132
QQQQQ
QQQQQF (Q )
?????
???
第五步,画电路图
利用全 0状态重新置
数以实现自启动, 其
逻辑电路如图
例 1：设计 S=7的 m序列码发生器
二、反馈型最长线性序列
码发生器 (m序列码发生器 )
第六章 主要内容
§ 6.1 计数器
§ 6.2 寄存器
§ 6.3 序列码发生器
§ 6.4 数字电子钟
§ 6.5 小结
§ 6.4 数字电子钟数字电子
钟 是 一 种 直
接 用 数 字 显
示 时 间 的 计
时 装 置 。 一
般由 晶体振
荡器, 分频
器, 计数器,
译 码 器, 显
示器, 校时
电路 和 电源
等部分组成 。
§ 6.5 小结
本章主要讨论了几种常用的时序模块, 如
计数器, 寄存器, 移位寄存器 以及由它们组成
的 序列信号发生器 等 。
计数器可分为同步, 异步两种；同步计数器
的工作频率高, 异步计数器的电路简单 。
移位寄存器分为左移, 右移及双向移动等 。
本章重点,1） 会识别中规模时序模块的功
能, 2） 熟悉其功能扩展, 3） 具备应用时序模
块及组合模块构成给定逻辑功能电路的能力 。
习 题
6-1,3,7,8,9,11,12,14,15，
19,22,24
