触发器特点：
触发器分类：
本章重点,触发器外部逻辑功能、触发方式。
能够存储一位二进制信息的基本单元。
1.有两个能够保持的稳定状态，分别用来表示逻辑 0和逻辑 1。
2,在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
按 触发方式 分：电位触发方式、主从触发方式及边沿触发方式
按 逻辑功能 分,R-S触发器,D触发器,J-K触发器和 T触发器
组合电路,不含记忆元件,无反馈,输出与原来状态无关
第四章 触发器
触发器：
第四章 触发器
第一节 R-S触发器
第二节 主从触发器
第三节 边沿型触发器
第四节 触发器逻辑功能的转换
第一节 R-S触发器
1 1
10
1 1
01
一、电路图与逻辑符号
（ 2）由两个“与非”门构成的 R-S触发器电路图
Q RD=1,SD=1,Q=0,=1
两个稳定状态：
Q
RD=1,SD=1,Q=1,=0
RD,SD,输入
RD,SD为 1
输出不变
（ 1）逻辑符号
Q； Q,：输出
1 0
10
0 1
01
0 0
11
二、真值表
RD=0,SD=1,Q =0,Q=1
RD=1,SD=0,Q =1,Q=0
RD=1,SD=1,Q, Q（不变）
RD=0,SD=0,Q =Q=1，不稳定
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
RD,SD同时变
为 1时，输出不稳定
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示）
SD：置 1或置位端（低电平置１）
Q：触发器原端或 1端
Q,触发器非端或 0端
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
三、状态转换真值表及特征方程
表 4-2状态转换真值表
RD SD Qn Qn+1
0 0 0 Ф
0 0 1 Ф
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
约束条件，不
能同时为零
卡诺图
特征方程
Qn,原状态或现态
Qn+1：新状态或次态
状态转换真值表：输入信号与原
态、次态之间的关系
四、钟控 R-S触发器
（ 1）电路图与逻辑符号
CP=0：状态不变
增加一个控制端，在其控制下，触发器的状态随输入变化 。
S=0,R=0,Qn+1=Qn
S=1,R=0,Qn+1=1
S=0,R=1,Qn+1=0
S=1,R=1,Qn+1= Ф
控制输入端 R,S通过“非”
门作用于 基本 R-S触发器
CP=1：基本 R-S触发器
输入端均为 1
（ 2）真值表
?
?
?
?
???
0SR
QRSQ n1n
约束条件，不
能同时为 1
（ 3）特征方程
CP=1，
S=0,R=0,Qn+1=Qn
S=1,R=0,Qn+1=1
S=0,R=1,Qn+1=0
S=1,R=1,Qn+1= Ф
R S Qn+1
0 0 Qn
0 1 1
1 0 0
1 1 Ф
钟控 R-S触发器真值表
假设 CP=1时，控制输入不改变。
对脉冲宽度的要求严格：例如，构成移位寄存器时，
脉宽大于三个、小于四个“与非”门的平均延迟时间
（ 4）时钟控制 R-S触发器逻辑功能波形图
(没有考虑门的延迟时间）
第二节 主从触发器
（一）逻辑符号
一、主从触发器
二、主从Ｊ－Ｋ触发器
Ｊ、Ｋ：输入
Ｒ Ｄ,Ｓ Ｄ,异步置０、置１（不受ＣＰ限制）
Q Ｑ,：输出
钟控Ｒ -Ｓ触发器在 CP＝１时，Ｒ、Ｓ变化引起 输出多次改变
ＣＰ：时钟控制输入
主从触发器有：Ｒ－Ｓ触发器、记数型触发器、Ｔ触发器及
Ｊ－Ｋ触发器
主触发器
从触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
（二）逻辑功能
由两个钟控Ｒ－Ｓ触发器构成
Ｋ与Ｒ对应，
Ｊ与Ｓ对应
CP=0：从触发器接受主触发器状态并翻转稳定
CP=1:主触发器接受激励信号并翻转稳定
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
（三）状态转换图与特征方程
（１）状态转换图
状态转换真值表
Qn Qn+1 J K
0 0 0 0
1 1 0 0
0 0 0 1
1 0 0 1
0 1 1 0
1 1 1 0
0 1 1 1
1 0 1 1
0 1
状态 0 状态 1
J=0
K=? K=0J=?
J=1 K= ?
K=1J= ?
状态转换图
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
（２）特征方程
状态转换真值表
Qn Qn+1 J K
0 0 0 0
1 1 0 0
0 0 0 1
1 0 0 1
0 1 1 0
1 1 1 0
0 1 1 1
1 0 1 1
卡诺图中对
应格中填入 1
约束条件
nn1n QKQJQ ???
加入约束条件后的状态方程：
（四） J-K触发器对激励信号的要求
J-K触发器的工作波形
CP=1,若 J,K变化，触发器的状态与真值表不对应。
（五） J-K触发器构成Ｔ触发器
Ｊ－Ｋ触发器的Ｊ、Ｋ端连接在一起形成Ｔ触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
真值表
T Qn+1
0 Qn
1 nQ
（１）逻辑符号
（２）真值表
nnn1n QTQTQTQ ?????
激励表
Qn Qn+1 T
0 0 0
0 1 1
1 0 1
1 1 0
（３）状态转换图
（４）特征方程
第三节 边沿型触发器
一、工作原理
主从触发器,CP=1,若 J,K变化，触发器的状态与真值表不对应
对激励信号要求严格。
二,维持 -阻塞 D触发器
（一）逻辑符号
D：输入
Ｒ Ｄ,Ｓ Ｄ,异步置０、置１
Q Ｑ,：输出
ＣＰ：时钟控制，上升沿触发
边沿触发器：上升沿触发或下降沿触发,激励端的信号在触发
时间的前后几个延迟时间内保持不变，便可以稳定地根据激励
输入翻转。
（二）逻辑功能
０ １
１
１
１
０
１
００ １
１ １ ０
０
１
Ｄ＝１，Ｑ＝０，ＣＰ上升沿：Ｑ＝１
Ｄ＝１，Ｑ＝１Ｄ＝０，Ｑ＝０
Ｄ＝０，Ｑ＝１
自己分析
Qn+1=D
真值表
D Qn+1
0 0
1 1
激励表
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
（三）状态转换图
（四）状态方程
（五）触发器的应用
（１）移位寄存器
数码 1 数码 1数码 2 数码 1数码 3 数码 2 数码 1数码 4 3 数码 2
（２）计数 D与状态非连接
Q在 CP上升沿翻转CP2与 D1相连Q2在 Q1下降沿翻转
第四节 触发器逻辑功能的转换
nn1n QKQJQ ???
nnnn1n QDDQ)QQ(DDQ ??????
一、Ｊ－Ｋ型改Ｄ型
Ｊ－Ｋ触发器特征方程：
Ｄ触发器特征方程：
KＪ＝Ｄ ＝Ｄ
比较得：
二、Ｄ型改Ｊ－Ｋ型
三、Ｄ型改Ｔ型
自己完成
（ 1）时钟控制 R-S触发器
电平触发方式，当 CP=1时，其状态随输入端 R,S的变化而改变
（ 2）主从 J-K触发器
（ 3）边沿触发器维持 -阻塞 D触发器
?
?
?
?
???
0SR
QRSQ n1n
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
nn1n QKQJQ ???
触发方式不同，逻辑功能与主从 J-K触发器的相同。
Qn+1=D
小 结
（４）边沿 J-K触发器
要求掌握：
（ 1）触发器的概念
（ 2）电平触发、边沿触发
（ 3）钟控 R-S,J-K,D触发器的逻辑功能
（ 4）触发器功能之间的转换
作 业
4-1,4-3,4-4,4-6,4-7,4-9,4-10,4-11,4-12,4-14
触发器分类：
本章重点,触发器外部逻辑功能、触发方式。
能够存储一位二进制信息的基本单元。
1.有两个能够保持的稳定状态，分别用来表示逻辑 0和逻辑 1。
2,在适当输入信号作用下，可从一种状态翻转到另一种状态；
在输入信号取消后，能将获得的新状态保存下来。
按 触发方式 分：电位触发方式、主从触发方式及边沿触发方式
按 逻辑功能 分,R-S触发器,D触发器,J-K触发器和 T触发器
组合电路,不含记忆元件,无反馈,输出与原来状态无关
第四章 触发器
触发器：
第四章 触发器
第一节 R-S触发器
第二节 主从触发器
第三节 边沿型触发器
第四节 触发器逻辑功能的转换
第一节 R-S触发器
1 1
10
1 1
01
一、电路图与逻辑符号
（ 2）由两个“与非”门构成的 R-S触发器电路图
Q RD=1,SD=1,Q=0,=1
两个稳定状态：
Q
RD=1,SD=1,Q=1,=0
RD,SD,输入
RD,SD为 1
输出不变
（ 1）逻辑符号
Q； Q,：输出
1 0
10
0 1
01
0 0
11
二、真值表
RD=0,SD=1,Q =0,Q=1
RD=1,SD=0,Q =1,Q=0
RD=1,SD=1,Q, Q（不变）
RD=0,SD=0,Q =Q=1，不稳定
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
RD,SD同时变
为 1时，输出不稳定
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示）
SD：置 1或置位端（低电平置１）
Q：触发器原端或 1端
Q,触发器非端或 0端
真值表
RD SD Q
0 1 0 1
1 0 1 0
0 0 不定（ Ф）
1 1 不变
Q
三、状态转换真值表及特征方程
表 4-2状态转换真值表
RD SD Qn Qn+1
0 0 0 Ф
0 0 1 Ф
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
约束条件，不
能同时为零
卡诺图
特征方程
Qn,原状态或现态
Qn+1：新状态或次态
状态转换真值表：输入信号与原
态、次态之间的关系
四、钟控 R-S触发器
（ 1）电路图与逻辑符号
CP=0：状态不变
增加一个控制端，在其控制下，触发器的状态随输入变化 。
S=0,R=0,Qn+1=Qn
S=1,R=0,Qn+1=1
S=0,R=1,Qn+1=0
S=1,R=1,Qn+1= Ф
控制输入端 R,S通过“非”
门作用于 基本 R-S触发器
CP=1：基本 R-S触发器
输入端均为 1
（ 2）真值表
?
?
?
?
???
0SR
QRSQ n1n
约束条件，不
能同时为 1
（ 3）特征方程
CP=1，
S=0,R=0,Qn+1=Qn
S=1,R=0,Qn+1=1
S=0,R=1,Qn+1=0
S=1,R=1,Qn+1= Ф
R S Qn+1
0 0 Qn
0 1 1
1 0 0
1 1 Ф
钟控 R-S触发器真值表
假设 CP=1时，控制输入不改变。
对脉冲宽度的要求严格：例如，构成移位寄存器时，
脉宽大于三个、小于四个“与非”门的平均延迟时间
（ 4）时钟控制 R-S触发器逻辑功能波形图
(没有考虑门的延迟时间）
第二节 主从触发器
（一）逻辑符号
一、主从触发器
二、主从Ｊ－Ｋ触发器
Ｊ、Ｋ：输入
Ｒ Ｄ,Ｓ Ｄ,异步置０、置１（不受ＣＰ限制）
Q Ｑ,：输出
钟控Ｒ -Ｓ触发器在 CP＝１时，Ｒ、Ｓ变化引起 输出多次改变
ＣＰ：时钟控制输入
主从触发器有：Ｒ－Ｓ触发器、记数型触发器、Ｔ触发器及
Ｊ－Ｋ触发器
主触发器
从触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
（二）逻辑功能
由两个钟控Ｒ－Ｓ触发器构成
Ｋ与Ｒ对应，
Ｊ与Ｓ对应
CP=0：从触发器接受主触发器状态并翻转稳定
CP=1:主触发器接受激励信号并翻转稳定
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
（三）状态转换图与特征方程
（１）状态转换图
状态转换真值表
Qn Qn+1 J K
0 0 0 0
1 1 0 0
0 0 0 1
1 0 0 1
0 1 1 0
1 1 1 0
0 1 1 1
1 0 1 1
0 1
状态 0 状态 1
J=0
K=? K=0J=?
J=1 K= ?
K=1J= ?
状态转换图
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
（２）特征方程
状态转换真值表
Qn Qn+1 J K
0 0 0 0
1 1 0 0
0 0 0 1
1 0 0 1
0 1 1 0
1 1 1 0
0 1 1 1
1 0 1 1
卡诺图中对
应格中填入 1
约束条件
nn1n QKQJQ ???
加入约束条件后的状态方程：
（四） J-K触发器对激励信号的要求
J-K触发器的工作波形
CP=1,若 J,K变化，触发器的状态与真值表不对应。
（五） J-K触发器构成Ｔ触发器
Ｊ－Ｋ触发器的Ｊ、Ｋ端连接在一起形成Ｔ触发器
真值表
K J Qn+1
0 0 Qn
1 0 0
0 1 1
1 1 Q
真值表
T Qn+1
0 Qn
1 nQ
（１）逻辑符号
（２）真值表
nnn1n QTQTQTQ ?????
激励表
Qn Qn+1 T
0 0 0
0 1 1
1 0 1
1 1 0
（３）状态转换图
（４）特征方程
第三节 边沿型触发器
一、工作原理
主从触发器,CP=1,若 J,K变化，触发器的状态与真值表不对应
对激励信号要求严格。
二,维持 -阻塞 D触发器
（一）逻辑符号
D：输入
Ｒ Ｄ,Ｓ Ｄ,异步置０、置１
Q Ｑ,：输出
ＣＰ：时钟控制，上升沿触发
边沿触发器：上升沿触发或下降沿触发,激励端的信号在触发
时间的前后几个延迟时间内保持不变，便可以稳定地根据激励
输入翻转。
（二）逻辑功能
０ １
１
１
１
０
１
００ １
１ １ ０
０
１
Ｄ＝１，Ｑ＝０，ＣＰ上升沿：Ｑ＝１
Ｄ＝１，Ｑ＝１Ｄ＝０，Ｑ＝０
Ｄ＝０，Ｑ＝１
自己分析
Qn+1=D
真值表
D Qn+1
0 0
1 1
激励表
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
（三）状态转换图
（四）状态方程
（五）触发器的应用
（１）移位寄存器
数码 1 数码 1数码 2 数码 1数码 3 数码 2 数码 1数码 4 3 数码 2
（２）计数 D与状态非连接
Q在 CP上升沿翻转CP2与 D1相连Q2在 Q1下降沿翻转
第四节 触发器逻辑功能的转换
nn1n QKQJQ ???
nnnn1n QDDQ)QQ(DDQ ??????
一、Ｊ－Ｋ型改Ｄ型
Ｊ－Ｋ触发器特征方程：
Ｄ触发器特征方程：
KＪ＝Ｄ ＝Ｄ
比较得：
二、Ｄ型改Ｊ－Ｋ型
三、Ｄ型改Ｔ型
自己完成
（ 1）时钟控制 R-S触发器
电平触发方式，当 CP=1时，其状态随输入端 R,S的变化而改变
（ 2）主从 J-K触发器
（ 3）边沿触发器维持 -阻塞 D触发器
?
?
?
?
???
0SR
QRSQ n1n
?
?
?
??
???
1SR
QRSQ
DD
nDD1n
nn1n QKQJQ ???
触发方式不同，逻辑功能与主从 J-K触发器的相同。
Qn+1=D
小 结
（４）边沿 J-K触发器
要求掌握：
（ 1）触发器的概念
（ 2）电平触发、边沿触发
（ 3）钟控 R-S,J-K,D触发器的逻辑功能
（ 4）触发器功能之间的转换
作 业
4-1,4-3,4-4,4-6,4-7,4-9,4-10,4-11,4-12,4-14
