第二章 逻辑门电路
16.1 最简单的门电路
16.2 集成 TTL门电路
16.3 CMOS逻辑门电路
16.1.1 二极管与门
&
L = A ·B
B
A
输 入 输出
VA（ V） VB（ V） VY（ V）
0V
0V
5V
5V
0V
5V
0V
5V
0V
0V
0V
5V
0
1
0
1
B YA
0
0
1
1
输 入
0
0
0
1
输出
与逻辑真值表
B
+V
A Y
D
D
3kΩ
R
+5VCC
1
2
16.1.2 二极管或门 输 入 输出
VA（ V） VB（ V） VY（ V）
0V
0V
5V
5V
0V
5V
0V
5V
0V
5V
5V
5V
0
1
0
1
B YA
0
0
1
1
输 入
0
1
1
1
输出
或逻辑真值表
YA
B D
D
3kΩ
2
1
R
≥1 Y=A+BA
B
16.1.3 非门
输 入 输 出
VA（ V） VY（ V）
0V
5V
5V
0V
YA
0
1
输 入
1
0
输 出
非逻辑真值表
+V
A
Y
T1 2
3
+5V
b
C
R
CC
R
A1A Y=A 1 Y=A
二极管与门和或门电路的缺点：
（ 1） 在多个门串接使用时, 会出现低电平偏离标准数值
的情况 。
（ 2） 负载能力差 。
0V
5V
Y
5V
+V+V
D
D
D
D1
2
1
3kΩ
R R
3kΩ
2
CC +5V+5V CC
p
解决办法：
将二极管与门 （ 或门 ） 电路和三极管非门电路
组合起来 。
L
B
A
+V
D
1
2
3D
1k Ω
T
P
（ + 5 V ）
1
R
2
Rc
3k Ω
CC
R
b
DD 5
R1
4.7k Ω
4
CBAY ???
16.1.4 组合逻辑门
工作原理：
（ 1） 当 A,B,C全接为高电平 5V时, 二极管 D1～ D3都截止, 而 D4、
D5和 T导通, 且 T为 饱和 导通, VL=0.3V,即输出低电平 。
（ 2） A,B,C中只要有一个为低电平 0.3V时, 则 VP≈1V,从而使 D4、
D5和 T都截止, VY=VCC=5V,即输出高电平 。
所以该电路满足与非逻辑关系, 即：
+V
Y
A
B
C
1
2
3DD D
D
D
4
+5V
P
R
3
1 5
2
CC
3kΩ
R
4.7kΩ
R
1kΩ
T
c
1
16.2 集成 TTL门电路
16.2.1 集成 TTL与非门
1,电路组成
TTL与非门
2,电压传输特性
TTL与非门电压传输特性
3,常用参数
（ 1）输出高电平 UOH，输出低电平 UOL：是指分别对应于传
输特性曲线截止区与饱和区的输出电压值。标准的输出高电
平 UOH=3.6V，低电平 UOL=0.35V。
（ 2）开门电平 UON和关门电平 UOFF：在保证门输出为额定低
电平的条件下，所允许的最小输入高电平值称为开门电平
UON；在保证门输出为额定高电平值的 90%的条件下，所允
许的最大输入低电平值称为关门电平 UOFF。为保证输出高电
平，应满足 uI≤UOFF；为保证输出低电平，应满足 uI>UON。
（ 3）门限电平 UTH：也称阈值电压，它是对应于门开启与关
闭分界处的输入电压值，是输出高、低电平的分界线，一般
取
TTL电路还有输入信号噪声容限等参数，限于篇幅，这里不
再赘述。
在工程实践中，有时需要将几个门的输出端并联使用，以实现与
逻辑，称为 线与 。 普通的 TTL门电路不能进行线与 。
为此,专门生产了一种可以进行线与的门电路 —— 集电极开路门。
1,集电极开路门 （ OC门 ）
16.2.2 其他类型的 TTL门电路
集电极开路门
（ 1） 实现线与 。
逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示, 可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
+V
CC
P
1
R
&
2
L
L
B
L
&A
C
D
CDABLLL ???? 21
+ 10 V
V
&
O
+ 5V
&
27 0 Ω
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时, 一个正常的二输入端与非门, 称为正常工作状
态 。
当 EN=1时, 呈现高阻, 称为高阻态, 或禁止态 。
2,三态门
下图的三态门, 则 EN=1时, 为工作状态, EN=0时, 为高阻态 。
Y
& ? ÷
B
EN
A
B
EN
A ? ÷&
Y
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线 ——实现信号的分时单向传送 。
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
A
EN
&
B
A
EN
&
B
A
EN
&
B
EN
EN
EN
1
1
1
2
2
2
3
3
3
总线
△
△
△
G 1
G 2
G 3
2
D
△
I
EN
/
D
1
D
1
△
总线
I
1
O
EN
G
EN
G
D
O
TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品, 属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列, 又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列, 进一步提高了速度 。
74S系列的几点改进：
（ 1） 采用了抗饱和三极管
c
e
b 1
2
3
b
e
c
1
2
3
5,74LS系列 ——为低功耗肖
特基系列 。
6,74AS系列 ——为先进肖特
基系列,
7,74ALS系列 ——为先进低
功耗肖特基系列 。
（ 2） 将 Re2用, 有源泄放电路代替, 。
（ 3） 输出级采用了达林顿结构 。
（ 4） 输入端加了三个保护二极管 。
+V
V
1
2
3
1
2
3
1
2
3
1
3
1
2
3
1
2
3
e5
T
c4
CC
o
T
R
3
4
c2
R
T
5
1
2
C
A
T
B
T
R
b1
R
T
6
R
b6
c6
R
74S系列的几点改进：
（ 1） 采用了抗饱和三极管
16.2.3 TTL门电路的使用规则
1,对电源的要求
（ 1） TTL集成电路对电源要求比较严格，当电源电压超过
5.5V时，器件将损坏； 若电源电压低于 4.5V，器件的逻辑
功能将不正常。因此 TTL集成电路的电源电压应满足
5V± 0.5V。
（ 2）考虑到电源接通瞬间及电路工作状态高速转换时都会
使电源电流出现瞬态尖峰值，该电流在电源线与地线上产生
的压降将引起噪声干扰，为此在 TTL集成电路电源和地之间
接 0.01?F的高频滤波电容，在电源输入端接 20～ 50?F的低
频滤波电容，以有效地消除电源线上的噪声干扰。
（ 3）为了保证系统的正常工作，必须保证 TTL电路具有良
好的接地。
2,电路外引线端的连接
（ 1） TTL电路不能将电源和地接错，否则将烧毁集成电路。
（ 2） TTL各输入端不能直接与高于 +5.5V和低于 ?0.5V的低内
阻电源连接。因为低阻电源会因产生较大电流而烧坏电路。
（ 3） TTL集成电路的输出端不能直接接地或直接接 +5V电源，
否则将导致器件损坏。
（ 4） TTL集成电路的输出端不允许并联使用（集电极开路门
和三态门除外），否则将损坏集成电路。
（ 5）当输出端接容性负载时，电路从断开到接通瞬间会有很
大的冲击电流流过输出管，导致输出管损坏。为此，应在输出
端串接一个限流电阻。
3,多余输入端的处理
（ 1）与门、与非门 TTL电路多余输入端可以悬空，但这样处
理容易受到外界干扰而使电路产生错误动作，为此可以将其多
余输入端直接接电源 VCC，或通过一定阻值的电阻接电源 VCC，
也可以将多余输入端并联使用。
（ 2）或门、或非门的多余输入端不能悬空，可以将其接地或
与其他输入端并联使用。
16.3 CMOS门电路
16.3.1 CMOS门电路
1,CMOS反相器
CMOS反相器 CMOS反相器的电压传输特性
2,其他类型的 CMOS门电路
CMOS与非门 CMOS或非门
3,CMOS传输门和模拟开关
CMOS传输门
CMOS模拟开关
16.3.2 CMOS门电路的使用规则
1,对电源的要求
（ 1） CMOS电路可以在很宽的电源电压范围内正常工作，
但电源电压不能超过最大极限电压。
（ 2） CMOS门电路的电源极性不能接反，否则会造成器
件损坏。
2,对输入端的要求
（ 1）输入信号的电压必须在 VSS～ VDD之间。
（ 2）每个输入端的电流应不超过 1mA，必要时应在输入
端串接限流电阻。
（ 3）多余的输入端不允许悬空，与门及与非门的多余端
应接至 VDD或高电平，或门和或非门的多余端应接至 VSS
或低电平。
3,对输出端的要求
（ 1） CMOS集成电路的输出端不允许直接接 VDD或
VSS，否则将导致器件损坏。
（ 2） CMOS集成电路的输出端接容量较大的容性负
载时，必须在输出端与负载电容间串接一个限流电
阻，将瞬态冲击电流限制在 10mA以下。
（ 3）为增加 CMOS门电路的驱动能力，同一芯体上
的几个电路可以并联使用，不在同一芯体上的不可
以这样使用。
4,操作规则
静电击穿是 CMOS电路失效的主要原因，在实际使用时应
遵守以下保护原则：
（ 1）在防静电材料中储存或运输。
（ 2）组装、调试时，应使电烙铁和其他工具、仪表、工
作台台面等良好接地。操作人员的服装和手套等应选用
无静电的原料制作。
（ 3）电源接通期间不应把器件在测试座上插入或拔出。
（ 4）调试电路时，应先接通线路板电源，后接通信号源；
断电时应先断开信号源，后断开线路板电源
16.3.3 TTL与 CMOS门电路之间的接口技术
1,TTL门电路驱动 CMOS门电路
接入上接电阻提高 TTL门电路输出高电平 OC门电路作为驱动门
带电平偏移的 CMOS接口电路
2,CMOS门电路驱动 TTL门电路
CMOS门电路并联提高
带负载能力 CMOS驱动器驱动 TTL门电路
电流放大器驱动 TTL门电路
本章小结
（ 1）逻辑门电路是构成各种数字电路的基本逻辑单元，只有
掌握它们的逻辑功能和电气特性，才能做到合理使用。
（ 2）数字集成电路的品种很多，目前采用最广泛的是 TTL和
CMOS两种。 TTL门电路的基本形式是与非门，它的工作速度
快，带负载能力和抗干扰能力强，输出幅度也比较大。
CMOS集成电路具有工艺简单、集成度高、抗干扰能力强、
功耗低等优点，应用非常广泛。
（ 3）对于 TTL与 CMOS门电路，应重点掌握其电气特性，这
对于掌握、应用 TTL与 CMOS门电路是十分重要的。
（ 4） TTL,CMOS门电路在使用时，要遵循一定的规则。 TTL
门与 CMOS门之间连接时，需要适当的接口电路。
16.1 最简单的门电路
16.2 集成 TTL门电路
16.3 CMOS逻辑门电路
16.1.1 二极管与门
&
L = A ·B
B
A
输 入 输出
VA（ V） VB（ V） VY（ V）
0V
0V
5V
5V
0V
5V
0V
5V
0V
0V
0V
5V
0
1
0
1
B YA
0
0
1
1
输 入
0
0
0
1
输出
与逻辑真值表
B
+V
A Y
D
D
3kΩ
R
+5VCC
1
2
16.1.2 二极管或门 输 入 输出
VA（ V） VB（ V） VY（ V）
0V
0V
5V
5V
0V
5V
0V
5V
0V
5V
5V
5V
0
1
0
1
B YA
0
0
1
1
输 入
0
1
1
1
输出
或逻辑真值表
YA
B D
D
3kΩ
2
1
R
≥1 Y=A+BA
B
16.1.3 非门
输 入 输 出
VA（ V） VY（ V）
0V
5V
5V
0V
YA
0
1
输 入
1
0
输 出
非逻辑真值表
+V
A
Y
T1 2
3
+5V
b
C
R
CC
R
A1A Y=A 1 Y=A
二极管与门和或门电路的缺点：
（ 1） 在多个门串接使用时, 会出现低电平偏离标准数值
的情况 。
（ 2） 负载能力差 。
0V
5V
Y
5V
+V+V
D
D
D
D1
2
1
3kΩ
R R
3kΩ
2
CC +5V+5V CC
p
解决办法：
将二极管与门 （ 或门 ） 电路和三极管非门电路
组合起来 。
L
B
A
+V
D
1
2
3D
1k Ω
T
P
（ + 5 V ）
1
R
2
Rc
3k Ω
CC
R
b
DD 5
R1
4.7k Ω
4
CBAY ???
16.1.4 组合逻辑门
工作原理：
（ 1） 当 A,B,C全接为高电平 5V时, 二极管 D1～ D3都截止, 而 D4、
D5和 T导通, 且 T为 饱和 导通, VL=0.3V,即输出低电平 。
（ 2） A,B,C中只要有一个为低电平 0.3V时, 则 VP≈1V,从而使 D4、
D5和 T都截止, VY=VCC=5V,即输出高电平 。
所以该电路满足与非逻辑关系, 即：
+V
Y
A
B
C
1
2
3DD D
D
D
4
+5V
P
R
3
1 5
2
CC
3kΩ
R
4.7kΩ
R
1kΩ
T
c
1
16.2 集成 TTL门电路
16.2.1 集成 TTL与非门
1,电路组成
TTL与非门
2,电压传输特性
TTL与非门电压传输特性
3,常用参数
（ 1）输出高电平 UOH，输出低电平 UOL：是指分别对应于传
输特性曲线截止区与饱和区的输出电压值。标准的输出高电
平 UOH=3.6V，低电平 UOL=0.35V。
（ 2）开门电平 UON和关门电平 UOFF：在保证门输出为额定低
电平的条件下，所允许的最小输入高电平值称为开门电平
UON；在保证门输出为额定高电平值的 90%的条件下，所允
许的最大输入低电平值称为关门电平 UOFF。为保证输出高电
平，应满足 uI≤UOFF；为保证输出低电平，应满足 uI>UON。
（ 3）门限电平 UTH：也称阈值电压，它是对应于门开启与关
闭分界处的输入电压值，是输出高、低电平的分界线，一般
取
TTL电路还有输入信号噪声容限等参数，限于篇幅，这里不
再赘述。
在工程实践中，有时需要将几个门的输出端并联使用，以实现与
逻辑，称为 线与 。 普通的 TTL门电路不能进行线与 。
为此,专门生产了一种可以进行线与的门电路 —— 集电极开路门。
1,集电极开路门 （ OC门 ）
16.2.2 其他类型的 TTL门电路
集电极开路门
（ 1） 实现线与 。
逻辑关系为,
OC门主要有以下几方面的应用：
（ 2） 实现电平转换 。
如图示, 可使输出高电平变为 10V。
（ 3） 用做驱动器 。
如图是用来驱动发光二极管的电路 。
+V
CC
P
1
R
&
2
L
L
B
L
&A
C
D
CDABLLL ???? 21
+ 10 V
V
&
O
+ 5V
&
27 0 Ω
（ 1） 三态输出门的结构及工作原理 。
当 EN=0时, 一个正常的二输入端与非门, 称为正常工作状
态 。
当 EN=1时, 呈现高阻, 称为高阻态, 或禁止态 。
2,三态门
下图的三态门, 则 EN=1时, 为工作状态, EN=0时, 为高阻态 。
Y
& ? ÷
B
EN
A
B
EN
A ? ÷&
Y
三态门在计算机总线结构中有着广泛的应用 。
（ a） 组成单向总线 ——实现信号的分时单向传送 。
（ b） 组成双向总线,
实现信号的分时双向传送 。
（ 2） 三态门的应用
A
EN
&
B
A
EN
&
B
A
EN
&
B
EN
EN
EN
1
1
1
2
2
2
3
3
3
总线
△
△
△
G 1
G 2
G 3
2
D
△
I
EN
/
D
1
D
1
△
总线
I
1
O
EN
G
EN
G
D
O
TTL集成逻辑门电路系列简介
1,74系列 ——为 TTL集成电路的早期产品, 属中速 TTL器件 。
2,74L系列 ——为低功耗 TTL系列, 又称 LTTL系列 。
3,74H系列 ——为高速 TTL系列 。
4,74S系列 ——为肖特基 TTL系列, 进一步提高了速度 。
74S系列的几点改进：
（ 1） 采用了抗饱和三极管
c
e
b 1
2
3
b
e
c
1
2
3
5,74LS系列 ——为低功耗肖
特基系列 。
6,74AS系列 ——为先进肖特
基系列,
7,74ALS系列 ——为先进低
功耗肖特基系列 。
（ 2） 将 Re2用, 有源泄放电路代替, 。
（ 3） 输出级采用了达林顿结构 。
（ 4） 输入端加了三个保护二极管 。
+V
V
1
2
3
1
2
3
1
2
3
1
3
1
2
3
1
2
3
e5
T
c4
CC
o
T
R
3
4
c2
R
T
5
1
2
C
A
T
B
T
R
b1
R
T
6
R
b6
c6
R
74S系列的几点改进：
（ 1） 采用了抗饱和三极管
16.2.3 TTL门电路的使用规则
1,对电源的要求
（ 1） TTL集成电路对电源要求比较严格，当电源电压超过
5.5V时，器件将损坏； 若电源电压低于 4.5V，器件的逻辑
功能将不正常。因此 TTL集成电路的电源电压应满足
5V± 0.5V。
（ 2）考虑到电源接通瞬间及电路工作状态高速转换时都会
使电源电流出现瞬态尖峰值，该电流在电源线与地线上产生
的压降将引起噪声干扰，为此在 TTL集成电路电源和地之间
接 0.01?F的高频滤波电容，在电源输入端接 20～ 50?F的低
频滤波电容，以有效地消除电源线上的噪声干扰。
（ 3）为了保证系统的正常工作，必须保证 TTL电路具有良
好的接地。
2,电路外引线端的连接
（ 1） TTL电路不能将电源和地接错，否则将烧毁集成电路。
（ 2） TTL各输入端不能直接与高于 +5.5V和低于 ?0.5V的低内
阻电源连接。因为低阻电源会因产生较大电流而烧坏电路。
（ 3） TTL集成电路的输出端不能直接接地或直接接 +5V电源，
否则将导致器件损坏。
（ 4） TTL集成电路的输出端不允许并联使用（集电极开路门
和三态门除外），否则将损坏集成电路。
（ 5）当输出端接容性负载时，电路从断开到接通瞬间会有很
大的冲击电流流过输出管，导致输出管损坏。为此，应在输出
端串接一个限流电阻。
3,多余输入端的处理
（ 1）与门、与非门 TTL电路多余输入端可以悬空，但这样处
理容易受到外界干扰而使电路产生错误动作，为此可以将其多
余输入端直接接电源 VCC，或通过一定阻值的电阻接电源 VCC，
也可以将多余输入端并联使用。
（ 2）或门、或非门的多余输入端不能悬空，可以将其接地或
与其他输入端并联使用。
16.3 CMOS门电路
16.3.1 CMOS门电路
1,CMOS反相器
CMOS反相器 CMOS反相器的电压传输特性
2,其他类型的 CMOS门电路
CMOS与非门 CMOS或非门
3,CMOS传输门和模拟开关
CMOS传输门
CMOS模拟开关
16.3.2 CMOS门电路的使用规则
1,对电源的要求
（ 1） CMOS电路可以在很宽的电源电压范围内正常工作，
但电源电压不能超过最大极限电压。
（ 2） CMOS门电路的电源极性不能接反，否则会造成器
件损坏。
2,对输入端的要求
（ 1）输入信号的电压必须在 VSS～ VDD之间。
（ 2）每个输入端的电流应不超过 1mA，必要时应在输入
端串接限流电阻。
（ 3）多余的输入端不允许悬空，与门及与非门的多余端
应接至 VDD或高电平，或门和或非门的多余端应接至 VSS
或低电平。
3,对输出端的要求
（ 1） CMOS集成电路的输出端不允许直接接 VDD或
VSS，否则将导致器件损坏。
（ 2） CMOS集成电路的输出端接容量较大的容性负
载时，必须在输出端与负载电容间串接一个限流电
阻，将瞬态冲击电流限制在 10mA以下。
（ 3）为增加 CMOS门电路的驱动能力，同一芯体上
的几个电路可以并联使用，不在同一芯体上的不可
以这样使用。
4,操作规则
静电击穿是 CMOS电路失效的主要原因，在实际使用时应
遵守以下保护原则：
（ 1）在防静电材料中储存或运输。
（ 2）组装、调试时，应使电烙铁和其他工具、仪表、工
作台台面等良好接地。操作人员的服装和手套等应选用
无静电的原料制作。
（ 3）电源接通期间不应把器件在测试座上插入或拔出。
（ 4）调试电路时，应先接通线路板电源，后接通信号源；
断电时应先断开信号源，后断开线路板电源
16.3.3 TTL与 CMOS门电路之间的接口技术
1,TTL门电路驱动 CMOS门电路
接入上接电阻提高 TTL门电路输出高电平 OC门电路作为驱动门
带电平偏移的 CMOS接口电路
2,CMOS门电路驱动 TTL门电路
CMOS门电路并联提高
带负载能力 CMOS驱动器驱动 TTL门电路
电流放大器驱动 TTL门电路
本章小结
（ 1）逻辑门电路是构成各种数字电路的基本逻辑单元，只有
掌握它们的逻辑功能和电气特性，才能做到合理使用。
（ 2）数字集成电路的品种很多，目前采用最广泛的是 TTL和
CMOS两种。 TTL门电路的基本形式是与非门，它的工作速度
快，带负载能力和抗干扰能力强，输出幅度也比较大。
CMOS集成电路具有工艺简单、集成度高、抗干扰能力强、
功耗低等优点，应用非常广泛。
（ 3）对于 TTL与 CMOS门电路，应重点掌握其电气特性，这
对于掌握、应用 TTL与 CMOS门电路是十分重要的。
（ 4） TTL,CMOS门电路在使用时，要遵循一定的规则。 TTL
门与 CMOS门之间连接时，需要适当的接口电路。
