第 17章 组合逻辑电路
17.1 组合逻辑电路的基本知识
17.2 常见的组合逻辑电路
17.1组合逻辑电路的分析方法
17.1.1 组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输入
状态的组合, 而与电路的原状态无关 。
组合电路就是由门电路组合而成, 电路中没有记忆单元,
没有反馈通路 。
组合逻辑电路可以用逻辑表达式、真值表、逻辑图和
卡诺图四种方法中的任何一种表示其逻辑功能
17.1.2 组合逻辑电路的分析
分析过程一般包含以下几个步骤：
例 组合电路如图所示, 分析该电路的逻辑功能 。
组合逻辑
电路
逻辑表达式 最简表达式 真值表 逻辑功能
化简
变换
&
&
&
&
≥1A
B
C
L
P
&
&
&
&
≥1A
B
C
L
P
解,（ 1）由逻辑图逐级写出表达式（借助中间变量 P）。
（ 2） 化简与变换：
（ 3） 由表达式列出真值表 。
ABCP ?
CPBPAPL ??? A B CCA B CBA B CA ???
CBAA B CCBAA B CCBAA B CL ????????? )(
（ 4） 分析逻辑功能,
当 A,B,C三个变量不一致
时, 输出为, 1”,所以这个
电路称为, 不一致电路, 。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
0
1
1
1
1
1
1
0
L
真值表
17.1.3 组合逻辑电路的设计方法
设计过程的基本步骤：
例 3.4.1,设计一个三人表决电路, 结果按, 少数服从多数, 的原则决定 。
解,（ 1） 列真值表：
（ 3） 用卡诺图 化简 。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
0
0
0
1
0
1
1
1
L
三人表决电路真值表
A
BC
0
00 01
1
11 10
A
B
C
1 1 1
10 0 0
0
实际逻辑
问题
最简（或最
逻辑图
化简
变换
真值表 逻辑表达式 合理）表达式
得最简与 — 或表达式：
（ 4）画出逻辑图,
ACBCABL ???
（ 5） 如果, 要求用与非门实现该逻辑电路, 就应将表
达式转换成 与非 —与非 表达式：
画出逻辑图 。
ACBCABACBCABL ??????
&
&
&
≥1
L
A
B
C
B
C
&
A &
L
&
&
例,设计一个电话机信号控制电路 。 电路有 I0（ 火警 ）, I1（ 盗警 ）
和 I2（ 日常业务 ） 三种输入信号, 通过排队电路分别从 L0,L1,L2输出,
在同一时间只能有一个信号通过 。 如果同时有两个以上信号出现时, 应
首先接通火警信号, 其次为盗警信号, 最后是日常业务信号 。 试按照上
述轻重缓急设计该信号控制电路 。 要求用集成门电路 7400（ 每片含
4个 2输入端与非门 ） 实现
解,（ 1） 列真值表：
（ 2） 由真值表写出各输出
的逻辑表达式：
00 IL ?
101 IIL ?
2102 IIIL ?
输 出输 入
0 0 0
1 0 0
0 1 0
0 0 1
0 0 0
1 × ×
0 1 ×
0 0 1
L0 L1 L2I0 I1 I2
真 值 表
（ 3）根据要求，将上式转换为与非表达式：
（ 4） 画出逻辑图：
00 IL ?
101 IIL ?
2102102 IIIIIIL ???
&
&
&
&
&
&
& &
I
0
1
I
2
I
0L
1L
L 2
17.2 常见的组合逻辑电路
编码 ——将某一特定的逻辑信号变换为二
进制代码。
能够实现编码功能的逻辑部件称为编码器
。
17.2.1 二 — 十进制编码器
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
A B C D
4
1k Ω ×10
3
CC
1
2
V
0
（ 2）由真值表写出各输出的逻辑表达式为：
98 SSA ??
7654 SSSSB ????
解,（ 1）列出真值表：
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS ??
7654 SSSS ????
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
76327632 SSSSSSSSC ????????
98 SSA ?
7654 SSSSB ?
7632 SSSSC ?
重新整理得：
（ 3）由表达式
画出逻辑图：
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1k Ω ×1 0
3
CC
1
2
V
0
&
A
B
&
C
&
D
&
0
1 10 0
97539753 SSSSSSSSSSD ?????? 11
9753 SSSSSD 1?
二进制编码器
3位二进制编码器,8个输入端, 3个输出端, 常称为 8线 — 3线编码器 。
输 出输 入
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7
3位二进制编码器真值表
由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
765 IIIIA 42 ? 76321
IIIIA ?
75310 IIIIA ?
A
&
1
&&
A
0
A
2
1
6
II
1
I
2
1
4
1
I I
1
II
1
I
1 1
3
1
057
优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能输出端
(高电平有效 ), GS为优先编码工作标志 (低电平有效 )。
输 入 输 出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 × × × × × × × ×
0 1 1 1 1 1 1 1 1
0 × × × × × × × 0
0 × × × × × × 0 1
0 × × × × × 0 1 1
0 × × × × 0 1 1 1
0 × × × 0 1 1 1 1
0 × × 0 1 1 1 1 1
0 × 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 0 0 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
1015 9
1
11
3
1213
6
1416
EO
74148
GND
8
V c c
7
（b ）
52 4
I5 II 7I 64 EI 1A A2
0AI1I 23 I 0IGS
编码器的应用 -编码器的扩展
用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 7 4 1 4 8 ( 2 )
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
7 4 1 4 8 ( 1 )
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
EO
EI
0
0
&
YY
2
&
&
Y
GS
Y
3
&
1
17.2.2 译码器
一, 译码器的基本概念及工作原理
译码器 —— 将输入代码转换成特定的输出信号
例,2线 — 4线译码器
输 出输 入
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
Y0 Y1 Y2 Y3 EI A B
2线 — 4线译码器真值表
写出各输出函数表达式：
画出逻辑电路图：
BAEIY ?0
BAEIY ?2 ABEIY ?3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
BAEIY ?1
二, 集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
输 入 输 出
G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
× 1 ×
× × 1
0 × ×
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
× × ×
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
输 出输 入
0 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0
4线 -10线译码器 7442真值表
三、译码器的应用
1,译码器的扩展
用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74 138 (2 )
0
A
1
A
2
A
1
G
2A
G
2B
G
74 138 (1 )
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路
例 试用译码器和门电路实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
????? 7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
用一片 74138加一个与非门
就可实现该逻辑函数 。
1
G
0
A
74 13 8
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
例 已知某组合逻辑电路
的真值表，试用译码器和
门电路设计该逻辑电路。
解,写出各输出的最小项表达
式, 再转换成与非 — 与非
形式,
A B CCBACBACBAL ???? 7421 mmmmmmmm ???????? 7421
CABCBABCAF ??? 65 mmmmmm ?????? 3653
CABCBACBACBAG ???? 642 mmmmmmmm ???????? 06420
输 出输 入
0 0 1
1 0 0
1 0 1
0 1 0
1 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
L F GA B C
真值表
用一片 74138加三个与非门就可
实现该组合逻辑电路 。
可见, 用译码器实现多输出逻辑函
数时, 优点更明显 。
65 mmmF ??? 3
7421 mmmmL ????
642 mmmmG ???? 0
与非 — 与非形式,
3 1
21
Y
G
YY
74 13 8
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
3,显示译码器
数字显示器分类：
按显示方式分, 有字型重叠式, 点阵式, 分段式等 。
按发光物质分, 有发光二极管 (LED)式, 荧光式, 液晶显示等 。
(1),七段式 LED显示器f
a
b
c
d
e
g
DP
C
O
M
d c DPe
f C
O
M
bag
LED显示器有两种结构：
(2)七段显示译码器 7448
7448是一种与 共阴极 数字显示器
配合使用的集成译码器 。
C O M
a b c d e f g DP
共阳极,共阴极：
C O M
a b c d e f g DP
b c da gfe
A 3 A
2
A 1 A 0
7448
LT
R B I
B I/ R B O
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
0 0 0 1 1 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 1
1 0 0 1 0 1 0
0 0 0 1 1 1 1
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
1 1 1 1 1 1 1
a b c d e f g
输 出
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
BI/RBO
输入 /输出
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
灭灯
灭零
试灯
功能
（输入）
1 1
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
× ×
1 0
0 ×
LT RBI
显示
字形
输 入
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
× × × ×
0 0 0 0
× × × ×
A3 A2 A1 A0
七段显示译码器 7448的功能表
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时, 对输入为十进制数 l～ 15的二进制
码 （ 0001～ 1111） 进行译码, 产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时, 只有当 RBI =1时, 才产
生 0的七段显示码,如果此时输入 RBI =0, 则译码器的 a～ g输出全 0,使显
示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时, 无论输入怎样, a～ g输出全 1,数码管七段全亮 。 由
此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端, 也可以作输出端 。
作输入使用时, 如果 BI=0时, 不管其他输入端为何值, a～ g均输出 0,显示
器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时, 受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000时,
RBO=0,用以指示该片正处于灭零状态 。 所以, RBO 又称为灭零输出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的
,无效 0消隐, 功能。
0
A
R B O
21
1
A A2 A
R B O
A A
R B I
2 0 3
A
R B O
13 1
a ?g
AA
1
A
2
A A
R B O
3 A AA
R B I
2 0 2 0
a ?g
1
R B I
3 13
a ?g
A
a ?g
A AA A
R B I
A
R B I
1
A
a ?g
0
a ?g
R B O R B I
03
R B O
A A
0 0
17.2.3 数据选择器与分配器
1,数据选择器
数据选择器 —— 根据地址选择码从多路输入数据中选择一路，送到输
出。
2 - 1
n 位地址选择信号
D
D
1
D
0
Y
出n
输
据 据
?
入
输
数 数
例,四选一数据选择器
根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY ????? )( 30110001 2011
0× × × ×× ×1
0
1
× × × 0
× × × 10 0
0
1
× 0 × ×
× 1 × ×1 0
0
1
× × 0 ×
× × 1 ×0 1
0
G
1 1
A1 A0
输 出输 入
0
1
0 × × ×
1 × × ×
YD3 D2 D1 D0
四选一数据选择器的真值表
由逻辑表达式画出逻辑图：
Y
≥1
&
1
1A
2
D
D
A
1
1
1
0
1
G
0
D
1
3
D
GDAADAADAADAAY ????? )( 30110001 2011
集成数据选择器
集成数据选择器 74151（ 8选
1数据选择器 ）
2
D
AD
4
D
GYD
10
D
6
74151
12
5 7V c c
Y
0
82 3 4 6
GND
013
A
5
1
14
D
911
D
2
1516
A
13
71
D
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
Y Y
地 址 选 择使 能
输 出输 入
1
0
0
0
0
0
0
0
0
G
0 1
D0 D0
D1 D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D6
D7 D7
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
集成数据选择器 74151的真值表
数据选择器的应用
1,数据选择器的通道扩展
用两片 74151组成, 16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
7 4 1 5 1 (2 )
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
7 4 1 5 1 (1 )
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时, 可直
接用数据选择器来实现逻辑函数 。
例 4.3.1 用 8选 1数据选择器 74151实现逻辑函数：
ABCCABCBABCAL ????
解,将逻辑函数转换成最小项表
达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D
34
74 151
G
7
DD D D
16 2
D
Y
1 D
D 0
2 A 5
A
0
A B C
L
0
1
ACBCABL ???
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入
变量个数时 。
例 试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端, C加到适当的数据输入端 。
作出逻辑函数 L的真值表, 根据真值表画出连线图 。
CABCABL ???
真值表 A
3
DD
12
D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
A B C L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
1
0
1
1
2,数据分配器
数据分配器 —— 将一路输入数据根据地址选择码分配给多路数据输出中
的某一路输出 。
D
n 位地址选择信号
0
D
1
D
2
D
?
n -1
数数
据据
输输
出入
用译码器构成的, 1线 -8线, 数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
7 4 1 8 3
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
输
据
入
数
输
据
出
数
地址选择信号
本章小结
（ 1）组合逻辑电路的特点是不论什么时候，输出信号仅仅
取决于当时的输入信号，而与电路原来所处的状态无关。
（ 2）分析组合逻辑电路的目的是确定它的功能，即根据给
定的逻辑电路，找出输入和输出信号之间的逻辑关系。
分析给定的组合逻辑电路时，可以逐级地写出输出逻辑
表达式，然后化简，力求获得一个最简表达式，适当通
过真值列表，使输出与输入之间的逻辑关系一目了然。
（ 3）组合逻辑电路的种类很多，常见的有编码器、译码器、
数据选择器与分配器等。本章对以上各类组合逻辑电路
的功能、特点、用途进行了讨论，并介绍了一些常见的
集成芯片。学习时应重点掌握其逻辑功能，熟悉其逻辑
符号和外引线功能图，以便熟练使用。
17.1 组合逻辑电路的基本知识
17.2 常见的组合逻辑电路
17.1组合逻辑电路的分析方法
17.1.1 组合逻辑电路的特点
电路任一时刻的输出状态只决定于该时刻各输入
状态的组合, 而与电路的原状态无关 。
组合电路就是由门电路组合而成, 电路中没有记忆单元,
没有反馈通路 。
组合逻辑电路可以用逻辑表达式、真值表、逻辑图和
卡诺图四种方法中的任何一种表示其逻辑功能
17.1.2 组合逻辑电路的分析
分析过程一般包含以下几个步骤：
例 组合电路如图所示, 分析该电路的逻辑功能 。
组合逻辑
电路
逻辑表达式 最简表达式 真值表 逻辑功能
化简
变换
&
&
&
&
≥1A
B
C
L
P
&
&
&
&
≥1A
B
C
L
P
解,（ 1）由逻辑图逐级写出表达式（借助中间变量 P）。
（ 2） 化简与变换：
（ 3） 由表达式列出真值表 。
ABCP ?
CPBPAPL ??? A B CCA B CBA B CA ???
CBAA B CCBAA B CCBAA B CL ????????? )(
（ 4） 分析逻辑功能,
当 A,B,C三个变量不一致
时, 输出为, 1”,所以这个
电路称为, 不一致电路, 。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
0
1
1
1
1
1
1
0
L
真值表
17.1.3 组合逻辑电路的设计方法
设计过程的基本步骤：
例 3.4.1,设计一个三人表决电路, 结果按, 少数服从多数, 的原则决定 。
解,（ 1） 列真值表：
（ 3） 用卡诺图 化简 。
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A B C
0
0
0
1
0
1
1
1
L
三人表决电路真值表
A
BC
0
00 01
1
11 10
A
B
C
1 1 1
10 0 0
0
实际逻辑
问题
最简（或最
逻辑图
化简
变换
真值表 逻辑表达式 合理）表达式
得最简与 — 或表达式：
（ 4）画出逻辑图,
ACBCABL ???
（ 5） 如果, 要求用与非门实现该逻辑电路, 就应将表
达式转换成 与非 —与非 表达式：
画出逻辑图 。
ACBCABACBCABL ??????
&
&
&
≥1
L
A
B
C
B
C
&
A &
L
&
&
例,设计一个电话机信号控制电路 。 电路有 I0（ 火警 ）, I1（ 盗警 ）
和 I2（ 日常业务 ） 三种输入信号, 通过排队电路分别从 L0,L1,L2输出,
在同一时间只能有一个信号通过 。 如果同时有两个以上信号出现时, 应
首先接通火警信号, 其次为盗警信号, 最后是日常业务信号 。 试按照上
述轻重缓急设计该信号控制电路 。 要求用集成门电路 7400（ 每片含
4个 2输入端与非门 ） 实现
解,（ 1） 列真值表：
（ 2） 由真值表写出各输出
的逻辑表达式：
00 IL ?
101 IIL ?
2102 IIIL ?
输 出输 入
0 0 0
1 0 0
0 1 0
0 0 1
0 0 0
1 × ×
0 1 ×
0 0 1
L0 L1 L2I0 I1 I2
真 值 表
（ 3）根据要求，将上式转换为与非表达式：
（ 4） 画出逻辑图：
00 IL ?
101 IIL ?
2102102 IIIIIIL ???
&
&
&
&
&
&
& &
I
0
1
I
2
I
0L
1L
L 2
17.2 常见的组合逻辑电路
编码 ——将某一特定的逻辑信号变换为二
进制代码。
能够实现编码功能的逻辑部件称为编码器
。
17.2.1 二 — 十进制编码器
例,设计一个键控 8421BCD码编码器。
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
A B C D
4
1k Ω ×10
3
CC
1
2
V
0
（ 2）由真值表写出各输出的逻辑表达式为：
98 SSA ??
7654 SSSSB ????
解,（ 1）列出真值表：
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS ??
7654 SSSS ????
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
76327632 SSSSSSSSC ????????
98 SSA ?
7654 SSSSB ?
7632 SSSSC ?
重新整理得：
（ 3）由表达式
画出逻辑图：
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1k Ω ×1 0
3
CC
1
2
V
0
&
A
B
&
C
&
D
&
0
1 10 0
97539753 SSSSSSSSSSD ?????? 11
9753 SSSSSD 1?
二进制编码器
3位二进制编码器,8个输入端, 3个输出端, 常称为 8线 — 3线编码器 。
输 出输 入
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7
3位二进制编码器真值表
由真值表写出各输出的逻辑表达式为：
用门电路实现逻辑电路：
765 IIIIA 42 ? 76321
IIIIA ?
75310 IIIIA ?
A
&
1
&&
A
0
A
2
1
6
II
1
I
2
1
4
1
I I
1
II
1
I
1 1
3
1
057
优先编码器 —— 允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例 —— 74148（ 8线 -3线 ）
注意：该电路为反码输出 。 EI为使能输入端 (低电平有效 ),EO为使能输出端
(高电平有效 ), GS为优先编码工作标志 (低电平有效 )。
输 入 输 出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 × × × × × × × ×
0 1 1 1 1 1 1 1 1
0 × × × × × × × 0
0 × × × × × × 0 1
0 × × × × × 0 1 1
0 × × × × 0 1 1 1
0 × × × 0 1 1 1 1
0 × × 0 1 1 1 1 1
0 × 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 0 0 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
7
I EII
1
I
2
I
543
I
6
I I
A
0 1
A
2
A
EO GS
0
I
1
1 1 1
1 1 1 1
1 1 1 1
≥1
≥1 ≥1 ≥1
& & & &
1015 9
1
11
3
1213
6
1416
EO
74148
GND
8
V c c
7
（b ）
52 4
I5 II 7I 64 EI 1A A2
0AI1I 23 I 0IGS
编码器的应用 -编码器的扩展
用两片 74148优先编码器串行扩展实现的 16线 — 4线优先编码器
0
I
1
I
2
I
3
I
4
I
5
I
6
I
7
I
A
2
A
1
A
0
GS
EOEI 7 4 1 4 8 ( 2 )
I
01
I
2
II
3
I
4
I
56
I
7
I
A
2
1
A
0
AGS
EOEI
7 4 1 4 8 ( 1 )
1
X
2
X X
56 0
X
7
XX
3
XX
4
X
14 915
X
813
XX
10
XX
1112
XX
EO
EI
0
0
&
YY
2
&
&
Y
GS
Y
3
&
1
17.2.2 译码器
一, 译码器的基本概念及工作原理
译码器 —— 将输入代码转换成特定的输出信号
例,2线 — 4线译码器
输 出输 入
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
Y0 Y1 Y2 Y3 EI A B
2线 — 4线译码器真值表
写出各输出函数表达式：
画出逻辑电路图：
BAEIY ?0
BAEIY ?2 ABEIY ?3
1
1
1
A
B
EI
& & & &
Y
0
Y
1
Y
2
Y
3
BAEIY ?1
二, 集成译码器
1.二进制译码器 74138—— 3线 — 8线译码器
输 入 输 出
G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
× 1 ×
× × 1
0 × ×
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
× × ×
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
A
0
A
1
A
2
G
1
G
2A
G
2B
&
1 1 1
1 1 1
1
2.8421BCD译码器 7442
& & & &
Y
4
Y
5
Y
6
Y
73
&
2
& &
Y
0
&
Y
1
Y Y
9
Y
&
Y
8
&
1 30
1
2
A
1
1
A A
1
A
1
1 1 1
输 出输 入
0 1 1 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0
4线 -10线译码器 7442真值表
三、译码器的应用
1,译码器的扩展
用两片 74138扩展为 4线 — 16线译码器
G
1
G
2A
G
2B
74 138 (2 )
0
A
1
A
2
A
1
G
2A
G
2B
G
74 138 (1 )
A
1
A
2
A
0
1
2
AA
01
A
3
A E
016 2
YY YY
4
Y
5
YY
3
Y
7
914 10
YY YY
12
Y
13
Y
11
Y
15
2
Y
7
Y Y Y YY
5 4
3 016
YY
5
Y
7
Y Y Y YY
5 4
3
016
YY
Y
8
2．实现组合逻辑电路
例 试用译码器和门电路实现逻辑函数：
ACBCABL ???
ABCCABCBABCAL ????
????? 7653 mmmm
解,将逻辑函数转换成最小项表达式,
再转换成与非 — 与非形式 。
=m3+m5+m6+m7
用一片 74138加一个与非门
就可实现该逻辑函数 。
1
G
0
A
74 13 8
G
2A 2B1 2
AG A
Y
1
YY Y
2
Y YY
7 3
Y
456 0
A B C1 0 0
L
&
例 已知某组合逻辑电路
的真值表，试用译码器和
门电路设计该逻辑电路。
解,写出各输出的最小项表达
式, 再转换成与非 — 与非
形式,
A B CCBACBACBAL ???? 7421 mmmmmmmm ???????? 7421
CABCBABCAF ??? 65 mmmmmm ?????? 3653
CABCBACBACBAG ???? 642 mmmmmmmm ???????? 06420
输 出输 入
0 0 1
1 0 0
1 0 1
0 1 0
1 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
L F GA B C
真值表
用一片 74138加三个与非门就可
实现该组合逻辑电路 。
可见, 用译码器实现多输出逻辑函
数时, 优点更明显 。
65 mmmF ??? 3
7421 mmmmL ????
642 mmmmG ???? 0
与非 — 与非形式,
3 1
21
Y
G
YY
74 13 8
A
0
05
Y
2A
G G
Y
7
1
Y Y
2
Y
4
A
6
A
2B
A B C1 0 0
FG L
& & &
3,显示译码器
数字显示器分类：
按显示方式分, 有字型重叠式, 点阵式, 分段式等 。
按发光物质分, 有发光二极管 (LED)式, 荧光式, 液晶显示等 。
(1),七段式 LED显示器f
a
b
c
d
e
g
DP
C
O
M
d c DPe
f C
O
M
bag
LED显示器有两种结构：
(2)七段显示译码器 7448
7448是一种与 共阴极 数字显示器
配合使用的集成译码器 。
C O M
a b c d e f g DP
共阳极,共阴极：
C O M
a b c d e f g DP
b c da gfe
A 3 A
2
A 1 A 0
7448
LT
R B I
B I/ R B O
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 0 0 1 1
0 0 0 1 1 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 1
1 0 0 1 0 1 0
0 0 0 1 1 1 1
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
1 1 1 1 1 1 1
a b c d e f g
输 出
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
BI/RBO
输入 /输出
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
灭灯
灭零
试灯
功能
（输入）
1 1
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
1 ×
× ×
1 0
0 ×
LT RBI
显示
字形
输 入
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
× × × ×
0 0 0 0
× × × ×
A3 A2 A1 A0
七段显示译码器 7448的功能表
7448的逻辑功能：
（ 1） 正常译码显示 。 LT=1,BI/RBO=1时, 对输入为十进制数 l～ 15的二进制
码 （ 0001～ 1111） 进行译码, 产生对应的七段显示码 。
（ 2） 灭零 。 当 LT=1,而输入为 0的二进制码 0000时, 只有当 RBI =1时, 才产
生 0的七段显示码,如果此时输入 RBI =0, 则译码器的 a～ g输出全 0,使显
示器全灭；所以 RBI称为灭零输入端 。
（ 3） 试灯 。 当 LT=0时, 无论输入怎样, a～ g输出全 1,数码管七段全亮 。 由
此可以检测显示器七个发光段的好坏 。 LT称为试灯输入端 。
（ 4） 特殊控制端 BI/RBO。 BI/RBO可以作输入端, 也可以作输出端 。
作输入使用时, 如果 BI=0时, 不管其他输入端为何值, a～ g均输出 0,显示
器全灭 。 因此 BI称为 灭灯输入端 。
作输出端使用时, 受控于 RBI。 当 RBI=0,输入为 0的二进制码 0000时,
RBO=0,用以指示该片正处于灭零状态 。 所以, RBO 又称为灭零输出端 。
将 BI/RBO和 RBI配合使用，可以实现多位数显示时的
,无效 0消隐, 功能。
0
A
R B O
21
1
A A2 A
R B O
A A
R B I
2 0 3
A
R B O
13 1
a ?g
AA
1
A
2
A A
R B O
3 A AA
R B I
2 0 2 0
a ?g
1
R B I
3 13
a ?g
A
a ?g
A AA A
R B I
A
R B I
1
A
a ?g
0
a ?g
R B O R B I
03
R B O
A A
0 0
17.2.3 数据选择器与分配器
1,数据选择器
数据选择器 —— 根据地址选择码从多路输入数据中选择一路，送到输
出。
2 - 1
n 位地址选择信号
D
D
1
D
0
Y
出n
输
据 据
?
入
输
数 数
例,四选一数据选择器
根据功能表，可写出输出逻辑表达式：
GDAADAADAADAAY ????? )( 30110001 2011
0× × × ×× ×1
0
1
× × × 0
× × × 10 0
0
1
× 0 × ×
× 1 × ×1 0
0
1
× × 0 ×
× × 1 ×0 1
0
G
1 1
A1 A0
输 出输 入
0
1
0 × × ×
1 × × ×
YD3 D2 D1 D0
四选一数据选择器的真值表
由逻辑表达式画出逻辑图：
Y
≥1
&
1
1A
2
D
D
A
1
1
1
0
1
G
0
D
1
3
D
GDAADAADAADAAY ????? )( 30110001 2011
集成数据选择器
集成数据选择器 74151（ 8选
1数据选择器 ）
2
D
AD
4
D
GYD
10
D
6
74151
12
5 7V c c
Y
0
82 3 4 6
GND
013
A
5
1
14
D
911
D
2
1516
A
13
71
D
2
1
3
D
D
0
D
D
G
1
D
D
6
4
D
D
7
5
≥1
&
1
Y
Y
1
1
A
1
A
1 1
2
1A
0
1
Y Y
地 址 选 择使 能
输 出输 入
1
0
0
0
0
0
0
0
0
G
0 1
D0 D0
D1 D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D6
D7 D7
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
集成数据选择器 74151的真值表
数据选择器的应用
1,数据选择器的通道扩展
用两片 74151组成, 16选 1”数据选择器
D
01
D
2
D
3
D
4
D
5
D
6D7
DG
0
A
1
A
2
A
Y Y
7 4 1 5 1 (2 )
0D1DD 2D 34D5D
6D7
DG 0A1AA 2
Y Y
7 4 1 5 1 (1 )
Y Y
≥1
1
D12 4
3 5
DD 2A 3D 0D DD13D D
2
D DD D14 11 8 1910
1
DDA
615
D A A 7
0
&
2．实现组合逻辑函数
（ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时, 可直
接用数据选择器来实现逻辑函数 。
例 4.3.1 用 8选 1数据选择器 74151实现逻辑函数：
ABCCABCBABCAL ????
解,将逻辑函数转换成最小项表
达式：
=m3+m5+m6+m7
画出连线图 。
Y
A D
34
74 151
G
7
DD D D
16 2
D
Y
1 D
D 0
2 A 5
A
0
A B C
L
0
1
ACBCABL ???
（ 2）当逻辑函数的变量个数大于数据选择器的地址输入
变量个数时 。
例 试用 4选 1数据选择器实现逻辑函数：
解,将 A,B接到地址输入端, C加到适当的数据输入端 。
作出逻辑函数 L的真值表, 根据真值表画出连线图 。
CABCABL ???
真值表 A
3
DD
12
D
Y
1 D
0
A
0
A B
01
C
4 选1 数据选择器
L
1
A B C L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
1
0
1
1
2,数据分配器
数据分配器 —— 将一路输入数据根据地址选择码分配给多路数据输出中
的某一路输出 。
D
n 位地址选择信号
0
D
1
D
2
D
?
n -1
数数
据据
输输
出入
用译码器构成的, 1线 -8线, 数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y
0
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
Y
0
AA A
12
G
2A
G
1
G
2B
7 4 1 8 3
D
1
0
D
0
D
1
D
2
D
3
D
4
D
5
D
6
D
7
输
据
入
数
输
据
出
数
地址选择信号
本章小结
（ 1）组合逻辑电路的特点是不论什么时候，输出信号仅仅
取决于当时的输入信号，而与电路原来所处的状态无关。
（ 2）分析组合逻辑电路的目的是确定它的功能，即根据给
定的逻辑电路，找出输入和输出信号之间的逻辑关系。
分析给定的组合逻辑电路时，可以逐级地写出输出逻辑
表达式，然后化简，力求获得一个最简表达式，适当通
过真值列表，使输出与输入之间的逻辑关系一目了然。
（ 3）组合逻辑电路的种类很多，常见的有编码器、译码器、
数据选择器与分配器等。本章对以上各类组合逻辑电路
的功能、特点、用途进行了讨论，并介绍了一些常见的
集成芯片。学习时应重点掌握其逻辑功能，熟悉其逻辑
符号和外引线功能图，以便熟练使用。
