第六章 时序逻辑电路的分析和设
计
一、时序逻辑电路：
1、数字逻辑电路：
组合逻辑电路（特点）：任何时刻电路产生的稳
定输出信号 仅与该时刻 电路的输入信号有关。
时序逻辑电路（特点）：任何时刻电路的稳定输
出信号与 该时刻和过去 的输入信号都有关，必须
含有存储电路。
同步时序逻辑电路：
某时刻 电路的稳定输出与 该时刻 的输入和电
路的状态有关。
异步时序逻辑电路：
电路中 没有统一的时钟脉冲,电路状态的改
变是由外部输入信号的变化直接引起的。
2、时序逻辑电路：
§ 6.1 时序逻辑电路的基本概念
1、基本结构：由组合电路和存储电路（延
迟元件和触发器），两部分组成。
2、逻辑关系,1）输出方程 Z=F1（ X,Qn）；
2）驱动方程（激励函数）,Y=F2（ X,Qn）；
3）状（次）态方程,Qn+1=F3(Y,Qn)。
一、时序逻辑电路的基本结构及特点：
3、特点,1）它由组合电路和存储电
路组成。 2）时序逻辑电路中存在反馈，
因而电路的工作状态与时间因素相关，
即时序电路的输出由电路的输入和电
路原来的状态共同决定 。
二、时序逻辑电路的分类：
同步时序电路的速度高于异步时序电路，但
电路结构一般较后者复杂。
输入变量
状态变量
输出函数
三、时序逻辑电路功能的描述方法：
1、逻辑方程式：
2、状态表：反映时序逻辑电路的输出 Z、次态
Qn+1和电路的输入 X、现态 Qn间对应取值关系的
表格称为状态表。
3、状态图：反映时序逻辑电路状态转换规律
及相应输入、输出取值关系的图形称为状态图。
4、时序图：时序电路的工作波形图。
4、时序图：时序电路的工作波形图。
5,Mealy型电路：输出信号不仅与存储电
路的输出状态有关，而且还与时序电路的
输入信号有关。 Z=F1（ X,Qn）
6,Moore型电路：输出信号仅与存储电路
的输出状态有关。 Z=F1（ Qn）
§ 6.2 时序逻辑电路的分析方法
一、时序逻辑电路的分析, 就是根据给定的
时序逻辑电路图，通过分析，求出它的输出 Z的变化
规律，以及电路状态 Q的转换规律，进而说明该时序
电路的逻辑功能和工作特性。
二、一般步骤：
1、根据给定的时序电路图写出下列各逻辑方
程式,1）各触发器的时钟信号 CP的逻辑表达式。
2）时序电路的输出方程； 3）各触发器的驱动方
程。
2、将驱动方程代入相应触发器的
特性方程，求得各触发器的次态方程，也
就是时序逻辑电路的状态方程。
3、根据状态方程和输出方程，列出该时序电路
的状态表，画出状态图或时序图。
4、用文字描述给定时序逻辑电路的逻辑功能。
三、异步时序逻辑电路的分析：
有触发信号作用的触发器能改变状态，无触发
信号作用
的触发器则保持原有的状态不变。
例 1,P217
图 6.2.1 例 6.2.1的逻辑电路图
例 2,P219
例 3：分析下图：设同步时序逻辑电路的初始状态为, 00”，
输入序列为 01001101011100，作出电路的状态和输出响应
序列，说明电路功能。
例 4,P221
图 6,2,7 例 6,2,3的逻辑电路图
P222
§ 6.3 同步时序逻辑电路的设计方法
一、基本思想：用尽可能少的触发器和
门电路来实现所要求的逻辑功能。即：
1）简洁，明了，低成本；
2）可靠、稳定、一致性。
二、步骤：
1、一般过程：
2、详细说明：
1）由给定的逻辑功能求出原始状态图：
原始状态图：直接由要求实现的逻辑功能求得
的状态转换图。
画出原始状态图是设计的最关键步
骤：
a）分析给定的逻辑功能，确定输入变量，输出
变量及该电路应包含的状态，并用字母 S0,S1…,
表示这些状态。
b） 分别以上述状态为现态，考察在每一个可能
的输入组合作用下应转入哪个状态及相应的输出，
便可求得符合题意的状态图。
P223 设计同步时序电路的一般过程如图 6.3.1所示。
一、建立原始状态图和原始状态表：
1、必须弄清楚电路输出和输入的关系以及
状态的转换关系。
2、建立原始状态图没有统一的方法，但一
般应考虑以下几个方面：
1）设立初始状态,（时序逻辑电路在输入信号
开始作用之前的状态称为初始状态）。
首先设立初始状态，然后从初始状态出发考虑
在各输入作用下的状态转移和输出响应。
2）根据需要记忆的信息增加新的状态。
应根据问题中要求记忆和区分的信息去考虑设立
每一个状态。一般说来，若在某个状态下出现的
输入信号能用已有状态表示时，才令其转向新的
状态。
3）确定各时刻电路的输出：
在描述逻辑问题的原始状态图和原始状态表中，状
态数目不一定能达到最少，这一点无关紧要，因可
对它再进行状态化简。应把清晰、正确地描述设计
要求放在第一位。由于开始不知描述一个给定的逻
辑问题需多少状态，故在原始状态图和状态表中一
般用字母或数字表示状态。
2）状态化简：使状态数目减少，从而可以
减少电路中所需触发器的个数或门电路的
个数。 状态等价,是指在原始状态图中，
如果有两个或两个以上的状态，在输入相同的条
件下，不仅有相同的输出，而且向同一全次态转
换，则 称这些状态是等到价的。凡是等价状态都
可以合并,
判断两个状态等价的方法（在输入相同的条件
下）：第一，它们的输出完全相同；第二，它们
的次态满足下列条件之一，即：
（ 1）次态相同；
（ 2）次态交错；
（ 3）次态循环；
（ 4）次态对等效。
例：某序列检测器有一个输入端 X和一个输出端 Z,输入端 X输
入一串随机的二进制代码, 当输入序列中出现 011时, 输出 Z
产生一个 1输出, 平时 Z输出 0。 典型输入, 输出序列如下：
?输入 X,1 0 1 0 1 1 1 0 0 1 1 0
?输出 Z,0 0 0 0 0 1 0 0 0 0 1 0
?试作出该序列检测器的原始状态图和状态表 。
现态 次态 /输出
X=0 X=1
S0 S1/0 S0/0
S1 S1/0 S2/0
S2 S1/0 S3/0
S3 S1/0 S0/0
这里所谓的 次态交错,是指在某种输入取
值下,Si的次态为 SJ，而 SJ的次态为 Si 。
而所谓 次态循环 则是指次态之间的关系构成闭环，
例如,Si和 SJ在某种输入取值下的次态是 Sk和 Sl,
而 Sk和 Sl在 j种取值下的次态又是 Si和 SJ，这种情
况称为次态循环。
次态对等效 是指状态 Si和 SJ的次态对 Sk和
SJ满足等价的两个条件。例如，状态 S1和 S2的次态
对为 S3和 S4，它们既不相同，也没有与状态对
S1,S2直接构成交错和循环。但是，状态 S3和 S4的
输出完全相同，且其次态相同或交错或循环。
等效状态的传递性,若状态 S1 和 S2等效，状态 S2
和 S3等效，则状态 S1 和 S3也等效，记作,(S1，
S2),(S2,S3)? (S1,S2,S3)。
二、状态化简,
1、隐含表法：
基本思想,
先对原始状态表中的所有状态两两比较，找
出等效状态对；
然后利用等效关系的传递性，得到等效类和
最大等效类；
最后将最大等效类中的状态合并，得到最小
化状态表。
1）作隐含表：隐含表是一个直角三角形网格，
横向和纵向格数相同，即等于原始状态表中的状
态数减 1。隐含表中的方格是用状态名称来标注
的，即横向从左到右按原始状态表中的状态顺序
依次标上第一个状态至倒数第二个状态的状态名
称，而纵向自上到下依次标上第二个状态至最后
一个状态的状态名称。表中每个方格代表一个状
态对。
2）顺序比较，寻找等效状态对；
2、步骤,
对照原始状态表或图对每个状态对进行比较,
结果有三：
a） 状态对等效；
b） 状态对不等效；
c） 状态对是否等效需进一步检查 。 （ 将
它们的次态对填入相应表格中 ） 。
2）顺序比较，寻找等效状态对 ；
3）关联比较，确定等效状态对。
关联比较 是要确定隐含表中待检查的那些次态对
是否等效，并由此确定原状态对是否等效。如果
隐含表中某方格内有一个次态对不等效，则该方
格所对应的两个状态就不等效，于是在相应方格
中增加标志, /”。若方格内的次态对均为等效状
态对，则该方格对应的状态为等效状态，该方格
不增加任何标志。这种判别有时要反复多次，直
到判别出状态对等效或不等效为止。
4）确定最大等效类，作最小化状态表。
注意,最大等效类的集合，必然覆盖原始状态表
中全部状态
先看输出,A,B相同,C,D相同,C,D等价；在 X=0时,A
和 B的次态相同为 A，但在 X=1时,A和 B的次态为 B和 C，由于
状态 B和 C在 A=1时的输出不相同，所以 B和 C不等效，从而导
致状态 A和 B不效。
例 2,现态 次 态 /输出
X=0 X=1
A
B
C
D
A/0
A/0
A/0
A/0
B/0
C/0
D/1
D/1
例 3：
1） C,F等价；
2） A,B对应的次态为 C,F和 B,A，而 C,F
等价,A,B和 B,A交错，所以 A,B等价；
3） A,E对应的次态为,C和 B,E，
而 B,E对应的次态是 F,C和 A,E，
因为 F,C等价
所以它们构成循环,A,E等价,B,E也等价
3）状态编码、并画出编码形式的状态图及状态表。
在得到简化的状态图后，要对每一个状态指定 1个二
进制代码，这就是 状态编码 （或称状态分配）。
三, 状态编码 （ 也称状态分配 ）,
状态分配的基本原则, （ 加经验 ） 从而
获得最佳或接近最佳的状态分配方案 。
基本原则,
1） 在相同输入条件下具有相同次态的现态, 应尽
可能分配相邻的二进制代码；
2） 在不同输入条件下, 同一现态的次态应尽可能
分配相邻邻的二进制代码；
3）输出完全相同的现态应尽可能分配相
邻的二进制代码；
4）最小化状态表中出现次数最多的状态应分配逻
辑 0。最后得出二进制状态表和。
第一条原则较为重要，其次以状态对出现的频率次
数作为标准，次数多的状态对应优先分配相邻的二
进制代码。
总之,编码的方案不同，设计的电路结构也不同，
选取的编码方案应该有利于所选择触发器的 驱动方
程及电路输出方程的简化。
四、同步时序逻辑电路设计的一般步骤
1）由给定的逻辑功能求出原始状态图
画正确的原始状态图，具体做法是：
a、分析给定的逻辑功能，确定输入变量、输
出变量及该电路应包含的状态，并用字母 S0、
S1、、,表示这些状态。
b、分别以上述状态为现态，考察在每一个可
能的输入组合作用下应转入哪个状态及相应的输出，
便可求得符合题意的状态图。
3）状态编码、并画出编码形式的状态图
及状态表
2）状态化简
4）选择触发器的类型及个数（ 2n-1?M? 2n，
其中 M是电路包含的状态个数）。
5）求电路的输出方程及各触发器的驱动方程：
根据各触发器的次态方程，二进 制状态表求
出触发器的激励函数表达式和电路的输出函数
表达式，并予以化简。
6）画逻辑电路图，并检查自启动能力。
A、先画出所选的触发器，并按状态表中状态
变量的顺序给触发器编号。
B、根据激励函数、输出函数写出组合逻辑图。
C、最后画出同步时钟信号线。
D、检查自启动：
a.电路万一偶然进入无用状态，能否在
输入信号和时钟脉冲下进入有效状态，如果能自
动进入有效状态则称为具有自恢复功能；否则，
称为, 挂起, 。
b.电路万一处在无用状态是否会产生错误输
出信号。一旦发现存在, 挂起, 现象或错误
输出现象，必须对所设计的电路进行修改。
其方法是：在卡诺图的包围圈内，对无效状
态 x的原来取 1画在圈内的，可试改为 0而不画
入包围圈，或者相反。最后再进行检查，查
到能够自启动为止。
五, 画逻辑电路图：
1） 先画出所选的触发器, 并按状态表中状
态变量的顺序给触发器编号 。
2） 根据激励函数, 输出函数写出组合逻辑
图 。
3） 最后画出同步时钟信号线 。
图 6.3.2 原始状态图
例 1：试设计一序列脉冲检测器，当连续输
入信号 110时，该电路输出为 1，否则输出
为 0。
图 6,3,8 例 6,3,1的逻辑电路图
问答题,
（ 1）为什么触发器能寄存 0或 1？
解, 因为触发器具有记忆功能，所以可以
寄存二进制的信息
（ 2） 基本 RS触发器, 钟控触发器和边沿触发器在
什么 时候会因为干扰而可能产生误动作？
解：基本 RS触发器在任何时候都会受干扰而产生误
触发；钟控触发器在 CP 脉冲高电平期间会因干扰
而误触发；而边沿触发器只有在 CP脉冲上 升沿或
是下降沿时才会受干扰产生误触发 。
（ 3）触发器的逻辑功能有哪几种描述方
法？
解：功能的描述方法有：真值表法；次态逻
辑函数表达式；激历表法；波形图法和状态转换图
法等 5种 。
（ 4） 边沿触发器本身具有臵 1和清零功能, 为何还
要增加异步清零, 异步臵 1端？
解：利用异步清除和臵位端可以将多个触发器的这
些端子连在一起, 实现总清, 0”,并可以实现功能
扩展和灵活应用 。
试设计自动电话或售货机投币控制电路 。
设计要求是：每次只能投入一枚 1元或 2元
的硬币, 投满 4元后电话接通或货物送出,
若有余钱也同时找回 。
图例 5,2,9（ a） 图例 5,2,9（ b）