第八章 半导体存储器和可编程逻
辑器件
LSI（大规模集成电路）可分为,1）
非用户定制电路（通用集成电路）； 2）
全用户定制电路（专用集成电路
ASIC:Application Specific Integrated
Circuit）； 3）半用户定制电路。
§ 8.1 随机存取存储器 (RAM)(又称
读写存储器 )
一、半导体存储器的分类：
1、按功能分：随机存取存储器；只读存储器
（ ROM）
2、按机理分,RAM：静态 RAM（ SRAM）；动态 RAM
（ DRAM）
二,RAM的电路结构与工作原理：
1,RAM存储单元：
存储单元是存储器的最基本存储细胞，它可
以存放 1位二值数据。
1）静态 RAM存储单元：
a)条件,存储单元能够进行读 /写操作的
条件是：与它相连的行, 列选择线均须呈高电平 。
b)特点：数据由触发器记忆, 只要不断电, 数据
就能永久保存 。
2） 动态 RAM存储单元：
动态 RAM存储数据的原理是基于 MOS管栅极电容的
电荷存储效应 。
2,RAM的基本结构：
1）存储器组成：存储矩阵，地址译码器和输
入 /输出控制电路。它有 3类信号线：地址线、
数据线和控制线。
2）地址译码：
A、地址：通常 RAM以字为单位进行数据的读出
与写入（每次写入或读出一个字），为了区别各
个不同的字，将存放同一个字的存储单元编为一
组，并赋于一个号码，称为地址。字单元也称为
地址单元。
B、地址单元的个数 N与二进制地址码的位数 n满
足关系式,N=2n.
图 8.1.6 输入 /输出控制电路
1、存储容量：
1）扩展存储容量的方法：增加字长（位数）或
字数来实现。
2）单位,1K=210=1024；
1M=220=1024K;1G=230=1024M
2、字长（位数）的扩展：
RAM芯片的字长为 1位,4位,8位,16位和 32位等。
位扩展可以利用芯片的单联方式实现。
三,RAM存储容量的扩展,
3、字数的扩展：可以利用外加译码器，控
制存储器芯片的片选输入端来实现。
4、结论：无论需要多大容量的存储器系统，
均可利用容量有限的存储器芯片，通过位数
和字数的扩展来构成。
§ 8.2 只读存储器（ ROM）
一、特点,ROM一般由专用的装置写入数
据，数据一旦写入，不能随意改写，在切断电源
之后，数据也不会消失，即具有非易失性。
二、分类：
1、按制造工艺分：二极管 ROM、双极型 ROM、
MOS 型和 ROM三种。
2、按存入方式分：固定 ROM和可编程 ROM。
3、可编程 ROM细分：一次可编程存储器
PROM、光可擦除可编程存储器 EPROM、电可
擦除可编程存储器 E2PROM和快闪存储器等。
三、特点：
3,EPROM：采用浮栅技术；存储单元多采用 N
沟道叠栅 MOS管（ SIMOS），可以利用浮栅 是
否累积有负电荷来存储二值数据。
4,E2PROM：采用浮栅技术；它是以字为单位
进行的，只需提供单电源供电，便可进行读、擦 /
写操作。
5、快闪存储器中数据的擦除和写入是分开的，
数据写入方式与 EPROM相同，需要输入一个较高
的电压，因此要为芯片提供两组电源。
1、固定 ROM（掩模 ROM）：采用掩模
技术；存储的数据固定不变。
2,PROM：只能改写一次。
§ 8.3 可编程逻辑器件（ PLD）
一,PLD的 特点：结构灵活、性能优越、
设计简单。
二,PLD的电路表示法：
1、连接方式：
1）组成,PLD电路由与门和或门阵列两种基本
的门阵列组成。
2）结构图：
3）连接方式,A、硬线连接：硬线连接是固定
连接，不可以编程改变； B、可编程“接通”单
元：它依靠用户编程来实现“接通”连接； C、
可编程“断开”单元（被编程擦除单元）：编程
实现断开状态。
基本的 PLD结构图
PLD连接方式（ b）
表 8.3.1 PLD输入缓冲器真值表
输入 输出
A A ā
0
1
0 1
1 0
2,PLD的主要类型,1） PROM（可编
程只读存储器）结构：固定连接的与或门阵列和
可编程连接的或门阵列。 2） PLA（可编程逻辑
阵列）结构：组合和时序电路。 3） PAL（可编程
阵列逻辑）结构：可编程的与门阵列和固定连接
的或门阵列。 4） GAL（通用阵列逻辑）结构：
一个与门阵列、一个或门阵列以及一个输出逻辑
宏单元。
3、采用 PLD进行数字系统逻辑设计，不仅可
以使逻辑功能的实现变得灵活方便，而且可减
小系统体积、降低成本、提高可靠性。
三、可编程通用阵列逻辑器件（ GAL）
1,PAL的不足,1）不能改写。 2）不同
输出结构的 PAL对应不同型号的 PAL器件，不便
于用户使用。
2,GAL的优点：具有可擦除、可重新编程和可
重新配置其结构等功能。
3,GAL的基本结构：
1） GAL器件分两大类：一类为普通型 GAL，其与
或阵列结构与 PAL相似，另一类为新型 GAL，其
与或阵列均可编程。
2）按门阵列结构分类,A、与门阵列可编程，或
门阵列固定连接。 B、与门阵列和或门阵列都可编
程。
§ 8.4复杂的可编程逻辑器件（ CPLD）
ISP（在系统编程）：是指可以在用户
自己设计的目标系统上，为实现预定逻辑功能而
对逻辑器件进行编程或改写。
一,ISP技术的特点,1）实现了硬件设计软件化；
2）简化了设计与调试过程； 3）有利于硬件现场升
级； 4）有利于降低系统成本，提高系统可靠性； 5）
器件制造工艺先进，工作速度快，功耗低，集成度
高，使用寿命长。
ISPLSI（在系统编程的大规模集成电路），
ISPGAL（在系统编程的通用阵列逻辑）；
ISPLSI：具有集成度高、工作速度快、可靠性
好、灵活方便等优点。广泛用于数据处理、图
形处理、空间技术、通信、自动控制等领域。
ISPGAL：具有传输时延短、工作速度快、输出
单元容纳的乘积项多等优点。适宜于状态控制、
数据处理、通信工程、测量仪器等。
二,ISP器件的种类：
三,ISPLSI逻辑器件的结构：
ISPLSI逻辑器件是基于与、或阵列结构
的复杂 PLD产品。芯片由全局布线区、通用逻辑
块、输出布线区、输入输出单元、巨块输出使能
控制电路、时钟分配网络等主要功能块组成。
四、设计步骤：
1）逻辑设计规划； 2）设计输入； 3）设计检
验； 4）布局布线； 5）逻辑模拟； 6）熔丝图
生成； 7）下载编程。它们均是在 ISP器件开发
的硬、软件环境下完成的。