第六章 时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻
的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以
配合，完成特定的时序功能。所以说，时序电路是由组
合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电
路入手，然后进行时序逻辑电路的简单设计。
第一节 时序逻辑电路概述
当逻辑电路中包含有触发器这类的存储器件时，新
的输出状态取决于两个方面：当前的输入和触发器原有
的状态。如下图：
T触发器输入 T = /X
方程为
Q n+1 = T Q n +T Q n
Q n+1 = X Q n +X Q n
总输出为：
Z = Q n ? X ? CP
可见输出既与输入 X,CP
有关，又与触发器输出有关。
输入输出情况分析：
外来输入, X,CP 内部输入, Q
外部输出,Z 内部输出,Q
由下列时序图可
见，在相同的外部输
入条件下，存储电路 X=1,T=0
的状态不同，输出结 触发器保持
果完全不同。与组合
电路有明显的区别。 Z为三者相与
Q初始为 0，则 Z一直为 0
Q初始为 1,Z如图
可见 Q的影响之大。
时序电路输入输出关系概括
Z(tn) = F [X (tn),Y(tn)]
W(tn) =G [X (tn),Y(tn)]
Y(tn+1) =H [W (tn),
Y(tn)]
时序电路可分为两大类：
同步时序逻辑电路：
电路中所有触发器的时钟端是连在一起的，存储电路
的状态更新是在同一时刻同步进行的。
同步逻辑电路通常工作速度较快，电路相对复杂。
异步时序逻辑电路：
电路中各个触发器的时钟端不是相连的，可能各不
相同，也可能某一局部相同，各部分之间不同。总之，
存储状态的更新是在不同时刻异步进行的。
异步逻辑电路通常工作速度较慢，电路结构简单。
第二节 时序逻辑电路分析
时序电路的几个要素是：
? 输入信号（有时可以没有）
? 时钟信号（是一种特殊的输入）
? 存储状态：通常是触发器的输出 Q。
? 输出信号：通常是各触发器输出信号的逻辑组合，有
? 时直接以触发器输出作为最终输出。
所谓分析，就是根据给定电路，确定输入、触发器状
态与最终输出之间的关系。
一、时序逻辑电路的分析步骤
（ 1） 分析时序电路的关键在于存储电路，所以要先写
出存储电路的输入表达式（即驱动方程） W（ tn）。
假设电路中的存储单元是 J-K触发器，那我们就
要看一看 J 端,K端与谁相连，并用表达式写出来。
（ 2） 写出存储电路的输出表达式，即状态转移方程
Y（ tn）。
假设电路中使用的存储电路是 J-K 触发器，则状
态转移方程就是 J-K 触发器的特征方程。 将第（ 1）步
得到的 J,K表达式代入即可。
（ 3） 写出输出函数表达式 Z（ tn）。
（ 4）列出状态转移表，或画出状态转移图。
（ 5）画出工作波形图。
（ 6）总结概括电路功能。
例 7-1 分析图示电路的逻辑功能
第一印象,核心为三个 JK触发器、时钟连在一起为
同步时序、无输入信号。
下面进行分析：
（ 1）写出驱动方程，也就是所有 J-K的表达式。
（ 2）写出状态转移方程，即为 J-K触发器的特征方程。
（ 3）写出输出方程
（ 4）列出转移状态表、画出转移图。
由状态转移表或状态转移图可以分析该电路的功能：
? 在 6 个状态之间循环往复
? 输出 Z 在每一循环结束时，输出一次 1 。
? 有两个状态游离于循环之外，如果误入这两个状态
可以自动返回主循环。 （游离于主循环的状态称为偏离
状态，进入任一偏离状态都可返回主循环时，称该电路
具有自启动特性。）
（ 5）画出时序图
对于上述时序电路的分析，我们已经弄清了它的工
作规律，我们可以称该电路为 —— 具有自启动功能的、
模 6计数器。
与第五章组合逻辑电路的分析类似，我们在分析了
一个实例之后，下面我们再通过几种典型的时序电路的
学习进一步加深对时序逻辑电路的理解。
二、寄存器、移位寄存器
1、数码寄存器
在计算机的 CPU 内部，常常有许多数码寄存器，它
门作为存放数据的缓冲单元，大大提高了 CPU 的工作效
率。
利用触发器具有存储状态的特点，作为数码寄存器
的基本单元，是非常合适的。
一个寄存器可以寄存一位数据，多个寄存器并行使用
就可以构成一定宽度的寄存器。
J 和 K 接为互反，相当于一个 D触发器。时钟相连
是同步时序电路。
电路功能,有下降沿到来时，所有 Q端更新状态。
2、移位寄存器
在计算机系统中，经常要对数据进行串并转换，移
位寄存器可以方便地实现这种转换。
左移移位寄存器
?具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器
也就理解了，因位左右本身就是相对的。实际上，左右
移位的区别在于,N触发器的 D端是与 Q N+1相连，还是
与 Q N-1相连。
? 串行数据变为并行数据举例：
用五个时钟脉冲将串行数据个就各位，用并行取样
脉冲开门取数。
? 并行转换为串行举例：
并行置入时，要先用置 0 端将 所有 Q 置 1，数据就可
以使并行数据与 D 端相连了。当然并行采样信号 M=1。
介绍一个
实际集成电路 X
芯片, 74LS195
四位移位寄存器
核心是四个 X
D 触发器，有异
步清零端。
分析电路的 X
关键是各触发器
输入端的逻辑表 X
达式，可由图写
出来。
74LS195 逻辑表达式的推导见书。这里不再列出
了，自己看一下。 下面我们由功能表分析总结电路特点：
74LS195应用举例 ?—— 7位 串行数据 转换为 并行数据
74LS195应用举例 ?—— 7位 并行数据 转换为 串行数据
如前所述，时序逻辑电路的特点是 —— 任一时刻
的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以
配合，完成特定的时序功能。所以说，时序电路是由组
合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电
路入手，然后进行时序逻辑电路的简单设计。
第一节 时序逻辑电路概述
当逻辑电路中包含有触发器这类的存储器件时，新
的输出状态取决于两个方面：当前的输入和触发器原有
的状态。如下图：
T触发器输入 T = /X
方程为
Q n+1 = T Q n +T Q n
Q n+1 = X Q n +X Q n
总输出为：
Z = Q n ? X ? CP
可见输出既与输入 X,CP
有关，又与触发器输出有关。
输入输出情况分析：
外来输入, X,CP 内部输入, Q
外部输出,Z 内部输出,Q
由下列时序图可
见，在相同的外部输
入条件下，存储电路 X=1,T=0
的状态不同，输出结 触发器保持
果完全不同。与组合
电路有明显的区别。 Z为三者相与
Q初始为 0，则 Z一直为 0
Q初始为 1,Z如图
可见 Q的影响之大。
时序电路输入输出关系概括
Z(tn) = F [X (tn),Y(tn)]
W(tn) =G [X (tn),Y(tn)]
Y(tn+1) =H [W (tn),
Y(tn)]
时序电路可分为两大类：
同步时序逻辑电路：
电路中所有触发器的时钟端是连在一起的，存储电路
的状态更新是在同一时刻同步进行的。
同步逻辑电路通常工作速度较快，电路相对复杂。
异步时序逻辑电路：
电路中各个触发器的时钟端不是相连的，可能各不
相同，也可能某一局部相同，各部分之间不同。总之，
存储状态的更新是在不同时刻异步进行的。
异步逻辑电路通常工作速度较慢，电路结构简单。
第二节 时序逻辑电路分析
时序电路的几个要素是：
? 输入信号（有时可以没有）
? 时钟信号（是一种特殊的输入）
? 存储状态：通常是触发器的输出 Q。
? 输出信号：通常是各触发器输出信号的逻辑组合，有
? 时直接以触发器输出作为最终输出。
所谓分析，就是根据给定电路，确定输入、触发器状
态与最终输出之间的关系。
一、时序逻辑电路的分析步骤
（ 1） 分析时序电路的关键在于存储电路，所以要先写
出存储电路的输入表达式（即驱动方程） W（ tn）。
假设电路中的存储单元是 J-K触发器，那我们就
要看一看 J 端,K端与谁相连，并用表达式写出来。
（ 2） 写出存储电路的输出表达式，即状态转移方程
Y（ tn）。
假设电路中使用的存储电路是 J-K 触发器，则状
态转移方程就是 J-K 触发器的特征方程。 将第（ 1）步
得到的 J,K表达式代入即可。
（ 3） 写出输出函数表达式 Z（ tn）。
（ 4）列出状态转移表，或画出状态转移图。
（ 5）画出工作波形图。
（ 6）总结概括电路功能。
例 7-1 分析图示电路的逻辑功能
第一印象,核心为三个 JK触发器、时钟连在一起为
同步时序、无输入信号。
下面进行分析：
（ 1）写出驱动方程，也就是所有 J-K的表达式。
（ 2）写出状态转移方程，即为 J-K触发器的特征方程。
（ 3）写出输出方程
（ 4）列出转移状态表、画出转移图。
由状态转移表或状态转移图可以分析该电路的功能：
? 在 6 个状态之间循环往复
? 输出 Z 在每一循环结束时，输出一次 1 。
? 有两个状态游离于循环之外，如果误入这两个状态
可以自动返回主循环。 （游离于主循环的状态称为偏离
状态，进入任一偏离状态都可返回主循环时，称该电路
具有自启动特性。）
（ 5）画出时序图
对于上述时序电路的分析，我们已经弄清了它的工
作规律，我们可以称该电路为 —— 具有自启动功能的、
模 6计数器。
与第五章组合逻辑电路的分析类似，我们在分析了
一个实例之后，下面我们再通过几种典型的时序电路的
学习进一步加深对时序逻辑电路的理解。
二、寄存器、移位寄存器
1、数码寄存器
在计算机的 CPU 内部，常常有许多数码寄存器，它
门作为存放数据的缓冲单元，大大提高了 CPU 的工作效
率。
利用触发器具有存储状态的特点，作为数码寄存器
的基本单元，是非常合适的。
一个寄存器可以寄存一位数据，多个寄存器并行使用
就可以构成一定宽度的寄存器。
J 和 K 接为互反，相当于一个 D触发器。时钟相连
是同步时序电路。
电路功能,有下降沿到来时，所有 Q端更新状态。
2、移位寄存器
在计算机系统中，经常要对数据进行串并转换，移
位寄存器可以方便地实现这种转换。
左移移位寄存器
?具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器
也就理解了，因位左右本身就是相对的。实际上，左右
移位的区别在于,N触发器的 D端是与 Q N+1相连，还是
与 Q N-1相连。
? 串行数据变为并行数据举例：
用五个时钟脉冲将串行数据个就各位，用并行取样
脉冲开门取数。
? 并行转换为串行举例：
并行置入时，要先用置 0 端将 所有 Q 置 1，数据就可
以使并行数据与 D 端相连了。当然并行采样信号 M=1。
介绍一个
实际集成电路 X
芯片, 74LS195
四位移位寄存器
核心是四个 X
D 触发器，有异
步清零端。
分析电路的 X
关键是各触发器
输入端的逻辑表 X
达式，可由图写
出来。
74LS195 逻辑表达式的推导见书。这里不再列出
了，自己看一下。 下面我们由功能表分析总结电路特点：
74LS195应用举例 ?—— 7位 串行数据 转换为 并行数据
74LS195应用举例 ?—— 7位 并行数据 转换为 串行数据
