第五章 集成触发器
前面说过，组合逻辑电路的输出只与
输入有关，时序逻辑电路的输出既与当前
的输入有关，又与以前的历史状态有关。
那么以前的状态在哪里保存？ ——
存在触发器里面，触发器是逻辑电路的基
本记忆单元。
本章学习有关触发器的知识，主要是
基本触发器,D,R-S和 J-K触发器。
第一节 基本触发器
基本触发器电路简单，但它是所有触发器的基础, 它
将输出信号反馈到输入，可以实现对输出状态的锁定。
一、电路组成和工作原理
SD 触发器通常有互补的两个输
B Q 出 Q 和 /Q，若：
Q=1,Q=0 称为状态 1
Q=0,Q=1 称为状态 0
下面分析工作原理：
（ 1） RD= 0 SD=1 时
RD A Q Q =1
Q=0
因输出状态为 0，输入 RD低有效，可认为是清零 Reset
（ 2） RD=1 SD=0 输出状态为 1,SD低有效
Q=1 称为置一,Set
Q=0
（ 3） RD = SD = 1 Q 和 Q 互锁，保持不变。
这是触发器的特点：当输入处
于某一状态时，输出保持。
（ 4） RD = SD = 0 不受欢迎的状态,因为：
Q = Q = 1 不符合逻辑。
当 RD和 SD同时由 0 变 1 时,次态不定。
A门延迟小时输出为 Q=1,Q=0
B门延迟小时输出为 Q=0,Q=1
二、基本触发器功能的描述
触发器的描述与组合电路的描述类似，但有区别。
最主要的区别就是要反映过去、现在和将来的不同状态。
通常有三种表示方法。
1、状态转移真值表
所谓状态是指不同时刻的输出情况。
状态转移真值表可以说明在输入信号作用下，触发器
下一状态与当前状态之间的关系。或者说是输入信号变化
前后输出状态之间的转换。
基本触发器的状态转移真值表见下图：
RD SD Qn Qn+1 注解 RD SD Qn+1
0 1 0 0 清 0 0 1 0
0 1 1 0 清 0 1 0 1
1 0 0 1 置 1 1 1 Qn
1 0 1 1 置 1 0 0 1*
1 1 0 0 保持
1 1 1 1 保持 SDRD
0 0 0 1* 次态 Qn 00 01 11 10
0 0 1 1* 不定 0 X 1 0 0
1 X 1 1 0
2、特征方程（状态方程）
相当于组合电路的逻辑表达式，但有前后状态的区别。
由 Qn+1 的真值表,可以写出如下表达式：
Qn+1 = SD +RDQn = SD +RDQn
SD + RD =1 约束条件
3、状态转移图
和激励表
激励表与真值表相对应，根据状态变化反推输入
基本触发器激励表
状态转移 激励输入
Qn Qn+1 RD SD
0 0 X 1
0 1 1 0
1 0 0 1
1 1 1 X
基本触发器逻辑符号,SD Q
RD /Q
第二节 钟控触发器
基本触发器具有保持功能，输出与输入不象组合电
路那样一一对应，输入同为 1，输出可为状态 0，也可为
状态 1。
但基本触发器又与组合电路类似，输入任意时刻发
生变化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化
的条件，何时开始翻转要由节拍器（时钟）来决定。显
然基本触发器不具有这样的功能。
钟控触发器具有按时钟拍节工作的特点，下面我们
看看几种钟控触发器的工作原理。
一、钟控 RS触发器
由右图可见，将基本触
发器加以修改,SD和 RD求
反，由时钟信号 CP控制：
CP = 1 时，完成基本触发器
的功能，只是输入信号比原
来反了相位。
CP = 0 时,RD和 SD都为 1
相当基本触发器保持。
可见,CP信号可以决定触发
器的变与不变。
我们根据修改情况，写出基本触发器输入的表达式，
代入基本触发器的特征方程，就可以得到钟控触发器的
方程。
RD = R ? CP SD = S ? CP
代入后：
Q n+1 = S + RQn
RS = 0
二、钟控 D触发器
钟控 D触发器可以认为是特殊的 RS 钟控触发器，条
件是,R = S 代入 RS的特性方程，可得到 D触发器的
方程,Qn+1 = D
另外由于 R和 S 肯定反相，所以 RS=0 的约束条件必然满
足，因此钟可控 D触发器没有约束条件。
三、钟控 JK触发器
将钟控 RS触发器的反馈进一步扩大（从输出级扩大
到输入级），就可以构成钟控 JK触发器。如图：
由基本触发器推导：
SD = J Qn CP
RD= K Qn CP
CP=0时保持； CP=1时：
Q n+1= SD + RDQn
= JQn + KQnQn
= JQn + KQn
约束条件,SD+RD=1 代入
JQn + KQn ? 1
故 JK触发器没有约束条件。
四、钟控 T触发器和 T’触发器
T触发器是特殊的 JK触发器，只需将 JK触发器的 J和
K相连，命名为 T，就构成了 T触发器。
由于 J=K，所以 T触发器只能具有 JK触发器的部分功能：
J=K=0时，保持；
J=K=1时，翻转；
如果使 T ? 1，则
称为 T’触发器。
五、电位触发方式的工作特性
电位触发方式也叫电平触发方式，钟控触发器采用
的就是电位触发方式。
很明显，当 CP=1 时，触发器可以被输入信号触发，
改变（或保持）状态；
当 CP=0 时，触发器不能被输入信号改变，
处于保持状态。
这种在某一电平下可以随时改变触发器状态的触发
方式称为电位触发方式。
电位触发方式的缺点是输出在一个时间段都可能改
变,比如输入端存在干扰时，输出状态会来回翻转。抗
干扰能力不强。
电位触发方式为了避免在一个触发周期之内，输出
端发生多次翻转，要求 CP=1 的时间满足：
不能太短,要保证触发器能可靠翻转（ 2个 tpd)。
不能太长,只够翻转一次，不能出现第二次翻转（ 3
个 tpd)
显然，这对 CP来说 要求太高了 。
为了降低对 CP信号的要求，但还要保证输出不随意
翻转，我们可以采用具有主从结构的触发器,它的特点
是状态转变只发生在某一时刻，而不是某一时段。
第三节 主从触发器
一、主从 RS触发器
由图可见，主从触发器结构上分两级，节拍上分两
拍。 第一拍,主触发器工作，接受输入激励，改变 Q主
状态。从触发器锁定在以前状态。
第二拍,主触发器锁定在第一拍最后状态，从触发
器始终跟随该状态，由于 Q主 被锁定，故 Q = Q主 。
总之，触发器的总输出 Q只在 CP由 1 变 0 时刻可能
发生翻转，我们称之为下降沿触发。
状态方程：
主触发器为 RS，方程为 Q主 n+1= S + RQ主 n = S + RQn
因为前次的 Q主 就是当前的 Q。
从触发器为 RS触发器,其 S为 Q主 n+1, R= Q主 n+1, R=S
相当于 D的触发器，故 Q n+1=Q主 n+1= S + RQn
JK主从触发器是对 RS主从 触发器的 反馈扩大化 。
代入 RS触发器方程，得
S=JQn Q n+1 = JQn + KQn
R=KQn
二、主从 JK触发器
三、主从 JK触发器的一次翻转现象
由于 JK触发器反馈的扩大化，使它存在一种特殊的
现象，即一次翻转现象。
一次翻转现象的定义是：
主从 JK触发器在 CP=1期间,如果输入信号 J,K使
Q主 发生一次翻转，则此后无论 J,K如何变化，都不会
使 Q主 再次翻转。直到 CP=0后，再次为 1，才可产生新的
翻转。
下面看前图加以说明。
注意,一次翻转现象是指 主触发器 在 CP=1期间只能
发生一次变化的现象，而 不是 主从结构使 从触发器 只在
CP下降沿变化一次的现象。
主从触发器一次翻转现象的要害在于，在 CP=1期间，
如果本不应翻转，但由于有干扰使 Q主发生翻转，则后果
无法挽回。
四、集成主从 JK触发器
CP=0,E,H门被封锁； T1,T2导通，作反相器
SD,RD为异步置 1、清 0端，强行置位。平时都为 1。
CP=1时，从触发器保持，主触发器工作，假设清零
端和置位端无效，全为 1，此时的主触发器电路简化为：
主触发器的核心是或非
门构成的基本触发器。
S = J Qn R = KQn
代入方程：
Q主 n+1 = J Qn + K Qn
从触发器输出跟随
Q主 n+1,总输出为：
Qn+1 =[ J Qn + K Qn]CP
JK触发器的逻辑符号和真值表
五、集成主从 JK触发器的脉冲工作特性
为保证触发器正常工作，应注意以下几点：
? CP正沿到来之前,JK要稳定，且 CP=1期间,JK不变。
? CP=1时间要大于主触发器延迟时间（两级与或非门的
延迟时间，约 2.8 tpd）。
? CP=0时间要大于从触发器延迟时间（两级与非门延迟
及三极管延迟，约 2.5 tpd）。
? JK触发器的最高工作频率由上述两个 CP决定
fmax ? 1 / (2.8+2.5) tpd
? 上述 JK主从触发器为下降沿触发方式。
? 为避免一次翻转现象,CP=1 的时间应尽可能短，采用
窄脉冲触发。
第四节 边沿触发器
主从触发器使输出只在某一时刻发生翻转，但其主
触发器在 CP=1 期间都对输入信号敏感,J K主从触发器
还存在一次翻转现象，抗干扰能力受到影响。
为了提高电路的抗干扰能力，我们可以把对输入信
号的敏感时间缩短，从一个时段变为一个时刻，这就是
边沿触发器。
需要说明的是，边沿触发器使发生一次翻转现象的
几率大大减小，但不能彻底避免干扰的影响。
一、维持 — 阻塞触发器
1、维持 -阻塞触发器基本工作原理
2、维持 — 阻塞 D触发器及 JK 触发器
D触发器的工作波形
3、维持 — 阻塞 D触发器的脉冲工作特性
（ 自学）
二、后沿触发的边沿触发器
后沿触发也叫下降沿触发，是在 CP从 1 到 0 的时刻
才发生翻转的触发方式。
书上的电路同学自己分析一下，电路中为保证工作
正确对门的延迟有具体要求，请加以注意。
一个触发器是前沿触发还是后沿触发可以从逻辑符
号加以区别，通常 D触发器采用前沿触发较多,JK触发
器采用后沿触发较多。
前沿触发 后沿触发
or or
正沿触发 负沿触发
下降沿触发的电路只关注下降沿对应的输入情况
三,CMOS传输门构成的边沿触发器（自学）
与 TTL触发器利用与或逻辑切换电路功能（保持、跟
随） 不同, CMOS触发器 利用传输门 作为开关，完成触发
器功能的 切换 。
第五节 触发器类型的相互转换
通过前面的学习我们知道：无论触发器如何各不相
同，它们能具有的功能是一样的 —— 置 0、置 1、翻转和
保持
用 A型触发器可以模仿的 B型触发器功能，但要作一
些修改，这就是触发器类型的互换。
具体实现方法是：
1、列出真值表
被模仿的触发器的功能表作为输入，已有的触发器
的输入作为输出。 如：用钟控 RS触发器模仿 JK触发器
2、作卡诺图，求已有触发器输入信号与被模仿触发
器输入输出的逻辑关系。
3、由逻辑表达式画出电路图
第五章 作业
7,8,13,14（ J-K触发器为边沿触发器）
思考 1 ~ 6
前面说过，组合逻辑电路的输出只与
输入有关，时序逻辑电路的输出既与当前
的输入有关，又与以前的历史状态有关。
那么以前的状态在哪里保存？ ——
存在触发器里面，触发器是逻辑电路的基
本记忆单元。
本章学习有关触发器的知识，主要是
基本触发器,D,R-S和 J-K触发器。
第一节 基本触发器
基本触发器电路简单，但它是所有触发器的基础, 它
将输出信号反馈到输入，可以实现对输出状态的锁定。
一、电路组成和工作原理
SD 触发器通常有互补的两个输
B Q 出 Q 和 /Q，若：
Q=1,Q=0 称为状态 1
Q=0,Q=1 称为状态 0
下面分析工作原理：
（ 1） RD= 0 SD=1 时
RD A Q Q =1
Q=0
因输出状态为 0，输入 RD低有效，可认为是清零 Reset
（ 2） RD=1 SD=0 输出状态为 1,SD低有效
Q=1 称为置一,Set
Q=0
（ 3） RD = SD = 1 Q 和 Q 互锁，保持不变。
这是触发器的特点：当输入处
于某一状态时，输出保持。
（ 4） RD = SD = 0 不受欢迎的状态,因为：
Q = Q = 1 不符合逻辑。
当 RD和 SD同时由 0 变 1 时,次态不定。
A门延迟小时输出为 Q=1,Q=0
B门延迟小时输出为 Q=0,Q=1
二、基本触发器功能的描述
触发器的描述与组合电路的描述类似，但有区别。
最主要的区别就是要反映过去、现在和将来的不同状态。
通常有三种表示方法。
1、状态转移真值表
所谓状态是指不同时刻的输出情况。
状态转移真值表可以说明在输入信号作用下，触发器
下一状态与当前状态之间的关系。或者说是输入信号变化
前后输出状态之间的转换。
基本触发器的状态转移真值表见下图：
RD SD Qn Qn+1 注解 RD SD Qn+1
0 1 0 0 清 0 0 1 0
0 1 1 0 清 0 1 0 1
1 0 0 1 置 1 1 1 Qn
1 0 1 1 置 1 0 0 1*
1 1 0 0 保持
1 1 1 1 保持 SDRD
0 0 0 1* 次态 Qn 00 01 11 10
0 0 1 1* 不定 0 X 1 0 0
1 X 1 1 0
2、特征方程（状态方程）
相当于组合电路的逻辑表达式，但有前后状态的区别。
由 Qn+1 的真值表,可以写出如下表达式：
Qn+1 = SD +RDQn = SD +RDQn
SD + RD =1 约束条件
3、状态转移图
和激励表
激励表与真值表相对应，根据状态变化反推输入
基本触发器激励表
状态转移 激励输入
Qn Qn+1 RD SD
0 0 X 1
0 1 1 0
1 0 0 1
1 1 1 X
基本触发器逻辑符号,SD Q
RD /Q
第二节 钟控触发器
基本触发器具有保持功能，输出与输入不象组合电
路那样一一对应，输入同为 1，输出可为状态 0，也可为
状态 1。
但基本触发器又与组合电路类似，输入任意时刻发
生变化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化
的条件，何时开始翻转要由节拍器（时钟）来决定。显
然基本触发器不具有这样的功能。
钟控触发器具有按时钟拍节工作的特点，下面我们
看看几种钟控触发器的工作原理。
一、钟控 RS触发器
由右图可见，将基本触
发器加以修改,SD和 RD求
反，由时钟信号 CP控制：
CP = 1 时，完成基本触发器
的功能，只是输入信号比原
来反了相位。
CP = 0 时,RD和 SD都为 1
相当基本触发器保持。
可见,CP信号可以决定触发
器的变与不变。
我们根据修改情况，写出基本触发器输入的表达式，
代入基本触发器的特征方程，就可以得到钟控触发器的
方程。
RD = R ? CP SD = S ? CP
代入后：
Q n+1 = S + RQn
RS = 0
二、钟控 D触发器
钟控 D触发器可以认为是特殊的 RS 钟控触发器，条
件是,R = S 代入 RS的特性方程，可得到 D触发器的
方程,Qn+1 = D
另外由于 R和 S 肯定反相，所以 RS=0 的约束条件必然满
足，因此钟可控 D触发器没有约束条件。
三、钟控 JK触发器
将钟控 RS触发器的反馈进一步扩大（从输出级扩大
到输入级），就可以构成钟控 JK触发器。如图：
由基本触发器推导：
SD = J Qn CP
RD= K Qn CP
CP=0时保持； CP=1时：
Q n+1= SD + RDQn
= JQn + KQnQn
= JQn + KQn
约束条件,SD+RD=1 代入
JQn + KQn ? 1
故 JK触发器没有约束条件。
四、钟控 T触发器和 T’触发器
T触发器是特殊的 JK触发器，只需将 JK触发器的 J和
K相连，命名为 T，就构成了 T触发器。
由于 J=K，所以 T触发器只能具有 JK触发器的部分功能：
J=K=0时，保持；
J=K=1时，翻转；
如果使 T ? 1，则
称为 T’触发器。
五、电位触发方式的工作特性
电位触发方式也叫电平触发方式，钟控触发器采用
的就是电位触发方式。
很明显，当 CP=1 时，触发器可以被输入信号触发，
改变（或保持）状态；
当 CP=0 时，触发器不能被输入信号改变，
处于保持状态。
这种在某一电平下可以随时改变触发器状态的触发
方式称为电位触发方式。
电位触发方式的缺点是输出在一个时间段都可能改
变,比如输入端存在干扰时，输出状态会来回翻转。抗
干扰能力不强。
电位触发方式为了避免在一个触发周期之内，输出
端发生多次翻转，要求 CP=1 的时间满足：
不能太短,要保证触发器能可靠翻转（ 2个 tpd)。
不能太长,只够翻转一次，不能出现第二次翻转（ 3
个 tpd)
显然，这对 CP来说 要求太高了 。
为了降低对 CP信号的要求，但还要保证输出不随意
翻转，我们可以采用具有主从结构的触发器,它的特点
是状态转变只发生在某一时刻，而不是某一时段。
第三节 主从触发器
一、主从 RS触发器
由图可见，主从触发器结构上分两级，节拍上分两
拍。 第一拍,主触发器工作，接受输入激励，改变 Q主
状态。从触发器锁定在以前状态。
第二拍,主触发器锁定在第一拍最后状态，从触发
器始终跟随该状态，由于 Q主 被锁定，故 Q = Q主 。
总之，触发器的总输出 Q只在 CP由 1 变 0 时刻可能
发生翻转，我们称之为下降沿触发。
状态方程：
主触发器为 RS，方程为 Q主 n+1= S + RQ主 n = S + RQn
因为前次的 Q主 就是当前的 Q。
从触发器为 RS触发器,其 S为 Q主 n+1, R= Q主 n+1, R=S
相当于 D的触发器，故 Q n+1=Q主 n+1= S + RQn
JK主从触发器是对 RS主从 触发器的 反馈扩大化 。
代入 RS触发器方程，得
S=JQn Q n+1 = JQn + KQn
R=KQn
二、主从 JK触发器
三、主从 JK触发器的一次翻转现象
由于 JK触发器反馈的扩大化，使它存在一种特殊的
现象，即一次翻转现象。
一次翻转现象的定义是：
主从 JK触发器在 CP=1期间,如果输入信号 J,K使
Q主 发生一次翻转，则此后无论 J,K如何变化，都不会
使 Q主 再次翻转。直到 CP=0后，再次为 1，才可产生新的
翻转。
下面看前图加以说明。
注意,一次翻转现象是指 主触发器 在 CP=1期间只能
发生一次变化的现象，而 不是 主从结构使 从触发器 只在
CP下降沿变化一次的现象。
主从触发器一次翻转现象的要害在于，在 CP=1期间，
如果本不应翻转，但由于有干扰使 Q主发生翻转，则后果
无法挽回。
四、集成主从 JK触发器
CP=0,E,H门被封锁； T1,T2导通，作反相器
SD,RD为异步置 1、清 0端，强行置位。平时都为 1。
CP=1时，从触发器保持，主触发器工作，假设清零
端和置位端无效，全为 1，此时的主触发器电路简化为：
主触发器的核心是或非
门构成的基本触发器。
S = J Qn R = KQn
代入方程：
Q主 n+1 = J Qn + K Qn
从触发器输出跟随
Q主 n+1,总输出为：
Qn+1 =[ J Qn + K Qn]CP
JK触发器的逻辑符号和真值表
五、集成主从 JK触发器的脉冲工作特性
为保证触发器正常工作，应注意以下几点：
? CP正沿到来之前,JK要稳定，且 CP=1期间,JK不变。
? CP=1时间要大于主触发器延迟时间（两级与或非门的
延迟时间，约 2.8 tpd）。
? CP=0时间要大于从触发器延迟时间（两级与非门延迟
及三极管延迟，约 2.5 tpd）。
? JK触发器的最高工作频率由上述两个 CP决定
fmax ? 1 / (2.8+2.5) tpd
? 上述 JK主从触发器为下降沿触发方式。
? 为避免一次翻转现象,CP=1 的时间应尽可能短，采用
窄脉冲触发。
第四节 边沿触发器
主从触发器使输出只在某一时刻发生翻转，但其主
触发器在 CP=1 期间都对输入信号敏感,J K主从触发器
还存在一次翻转现象，抗干扰能力受到影响。
为了提高电路的抗干扰能力，我们可以把对输入信
号的敏感时间缩短，从一个时段变为一个时刻，这就是
边沿触发器。
需要说明的是，边沿触发器使发生一次翻转现象的
几率大大减小，但不能彻底避免干扰的影响。
一、维持 — 阻塞触发器
1、维持 -阻塞触发器基本工作原理
2、维持 — 阻塞 D触发器及 JK 触发器
D触发器的工作波形
3、维持 — 阻塞 D触发器的脉冲工作特性
（ 自学）
二、后沿触发的边沿触发器
后沿触发也叫下降沿触发，是在 CP从 1 到 0 的时刻
才发生翻转的触发方式。
书上的电路同学自己分析一下，电路中为保证工作
正确对门的延迟有具体要求，请加以注意。
一个触发器是前沿触发还是后沿触发可以从逻辑符
号加以区别，通常 D触发器采用前沿触发较多,JK触发
器采用后沿触发较多。
前沿触发 后沿触发
or or
正沿触发 负沿触发
下降沿触发的电路只关注下降沿对应的输入情况
三,CMOS传输门构成的边沿触发器（自学）
与 TTL触发器利用与或逻辑切换电路功能（保持、跟
随） 不同, CMOS触发器 利用传输门 作为开关，完成触发
器功能的 切换 。
第五节 触发器类型的相互转换
通过前面的学习我们知道：无论触发器如何各不相
同，它们能具有的功能是一样的 —— 置 0、置 1、翻转和
保持
用 A型触发器可以模仿的 B型触发器功能，但要作一
些修改，这就是触发器类型的互换。
具体实现方法是：
1、列出真值表
被模仿的触发器的功能表作为输入，已有的触发器
的输入作为输出。 如：用钟控 RS触发器模仿 JK触发器
2、作卡诺图，求已有触发器输入信号与被模仿触发
器输入输出的逻辑关系。
3、由逻辑表达式画出电路图
第五章 作业
7,8,13,14（ J-K触发器为边沿触发器）
思考 1 ~ 6
