三、译码器
译码器的工作过程与编码器相反，它将二进制编码
翻译成不同的硬件输出组合。
例如：
一个 2线 — 4线译码器
电路如图：
（ 1）写出表达式 太简单，不写了
（ 2）列出真值表
（ 3）总结、归纳
通常 M 线 — N线二进制译码器，满足 N=2M关系，
M位二进制码输入,N条译码线输出。另有若干译码允
许端（高或低电平有效）。
当 任一允许端无效 时，译码器 不工作,输出线 全为高 。
当所有允许端 均有效 时，译码器 工作,对任一个二进
制码输入，有 唯一的一条输出线为低电平, 其他输出端
均为高电平 。（输出线下标号 =二进制码值）
按照这一原则,3线 — 8线二进制译码器,4线 — 16线
二进制译码器就很容易理解了。另外还有一些 BCD 译码
器，如 4线 — 10线译码器。
74XX138
3线 — 8线译码器逻辑符号
译码器应用举例：
8031单片机有 16条地址线（ A0— A15），可以寻址
64KB内存空间。现有 8 片存储芯片，每片容量 8KB，正
好 64KB。
如果 CPU-8031要使用这 8 片存储器，当然要一片一
片地按顺序访问，低 8KB、次低 8KB、、、、高 8KB。
硬件上要做一下分配 ——— 译码。
我们通常用 74LS138 3线 — 8线译码器将这 64KB
空间分为 8 份，每份对应一条译码输出，作为“片选”
信号，如图所示。
单片机地址译码电路
译码器作为数据分配器
所谓数据分配器是指输入端有一组数据，输出端有
多个，通过选择可以使输入与任一个输出端 逻辑相连 。
四、数值比较器
比较器的作用是给出两个数据的大小信息, 大于、
小于或等于 。（ 模拟比较器只有大于、小于 ）
一位数值比较器的电路如图：
（ 1）写出表达式
FA>B = A? AB = AB
FA=B = AAB + BAB = AB + AB = A ? B
FA<B = BAB = A B
（ 2）列出真值表
（ 3）归纳 A=1 B=0 大于
A=0 B=1 小于
A=1 B=1 或 A=0 B=0 等于
上述一位比较器是组成多位比较器的基础，可以用
它构成任意位比较器。
多位比较器的比较规律是从高位开始，出现不等即
可知谁大谁小，如果所有位均相等，则两数相等。
书中举例说明 4位数值并行比较器。我们对它进行简
要的分析,A=（ A3A2A1A0）,B=（ B3B2B1B0）
相等,P0 =A0 ? B0 P1= A1 ? B1
A=B P2 =A2 ? B2 P3= A3 ? B3
同或者，相同则 1。
FA=B =P0 ? P1 ? P2 ? P3 都相同者，相等！
小于 A < B
如果高位相等，本位 Ai < Bi，则 A < B。
P4=A3 ? B3
P5=（ A3 ? B3） A2 ? B2 = P3 ? A2 ? B2
同理 P6 = P3 ? P2 ? A1 ? B1
P7 = P3 ? P2 ? P1 ? A0 ? B0
如果 P4,P5,P6 和 P7 有为 1 者，则 A< B 即：
FA<B = P4 + P5 + P6 + P7
大于 A > B
如果高位相等，本位 Ai> Bi，则 A > B。
可以推导出 P15,P14,P13 和 P12。
FA>B = P15 + P14 + P13 + P12 注意书中推导有误
按书上的推导逻辑，当 A=B=0时，大于、小于和等
于都为真，自相矛盾。
这提醒我们分析问题考虑要全面，不能想当然。为
避免出错，设计之后要检验。
比较器
逻辑符号
五、数据选择器
前面说过的数据分配器是只有一个输入，多个输出
（一到多）。数据选择器与之相反，是多到一。
如 8 选 1 数据选择器
在数据选择器内
部可采用各种电路
（如传输门，与或逻
辑）分别建立每位输
入数据 D i与输出 Y的
连接,由选择输入
A0,A1,A2 等决定
当前哪一个输入可以
输出。
数据选择器的扩展 （由 8选 1扩展为 32选 1）
第一种扩展方法
第二种扩展方法
六、奇偶检验 /产生电路（自学）
奇偶校验电路是数字电路中容错的一种基本方法，
在内存校验，串行通讯等方面得到广泛应用。也有奇
偶检验器 /发生器专用芯片。
译码器的工作过程与编码器相反，它将二进制编码
翻译成不同的硬件输出组合。
例如：
一个 2线 — 4线译码器
电路如图：
（ 1）写出表达式 太简单，不写了
（ 2）列出真值表
（ 3）总结、归纳
通常 M 线 — N线二进制译码器，满足 N=2M关系，
M位二进制码输入,N条译码线输出。另有若干译码允
许端（高或低电平有效）。
当 任一允许端无效 时，译码器 不工作,输出线 全为高 。
当所有允许端 均有效 时，译码器 工作,对任一个二进
制码输入，有 唯一的一条输出线为低电平, 其他输出端
均为高电平 。（输出线下标号 =二进制码值）
按照这一原则,3线 — 8线二进制译码器,4线 — 16线
二进制译码器就很容易理解了。另外还有一些 BCD 译码
器，如 4线 — 10线译码器。
74XX138
3线 — 8线译码器逻辑符号
译码器应用举例：
8031单片机有 16条地址线（ A0— A15），可以寻址
64KB内存空间。现有 8 片存储芯片，每片容量 8KB，正
好 64KB。
如果 CPU-8031要使用这 8 片存储器，当然要一片一
片地按顺序访问，低 8KB、次低 8KB、、、、高 8KB。
硬件上要做一下分配 ——— 译码。
我们通常用 74LS138 3线 — 8线译码器将这 64KB
空间分为 8 份，每份对应一条译码输出，作为“片选”
信号，如图所示。
单片机地址译码电路
译码器作为数据分配器
所谓数据分配器是指输入端有一组数据，输出端有
多个，通过选择可以使输入与任一个输出端 逻辑相连 。
四、数值比较器
比较器的作用是给出两个数据的大小信息, 大于、
小于或等于 。（ 模拟比较器只有大于、小于 ）
一位数值比较器的电路如图：
（ 1）写出表达式
FA>B = A? AB = AB
FA=B = AAB + BAB = AB + AB = A ? B
FA<B = BAB = A B
（ 2）列出真值表
（ 3）归纳 A=1 B=0 大于
A=0 B=1 小于
A=1 B=1 或 A=0 B=0 等于
上述一位比较器是组成多位比较器的基础，可以用
它构成任意位比较器。
多位比较器的比较规律是从高位开始，出现不等即
可知谁大谁小，如果所有位均相等，则两数相等。
书中举例说明 4位数值并行比较器。我们对它进行简
要的分析,A=（ A3A2A1A0）,B=（ B3B2B1B0）
相等,P0 =A0 ? B0 P1= A1 ? B1
A=B P2 =A2 ? B2 P3= A3 ? B3
同或者，相同则 1。
FA=B =P0 ? P1 ? P2 ? P3 都相同者，相等！
小于 A < B
如果高位相等，本位 Ai < Bi，则 A < B。
P4=A3 ? B3
P5=（ A3 ? B3） A2 ? B2 = P3 ? A2 ? B2
同理 P6 = P3 ? P2 ? A1 ? B1
P7 = P3 ? P2 ? P1 ? A0 ? B0
如果 P4,P5,P6 和 P7 有为 1 者，则 A< B 即：
FA<B = P4 + P5 + P6 + P7
大于 A > B
如果高位相等，本位 Ai> Bi，则 A > B。
可以推导出 P15,P14,P13 和 P12。
FA>B = P15 + P14 + P13 + P12 注意书中推导有误
按书上的推导逻辑，当 A=B=0时，大于、小于和等
于都为真，自相矛盾。
这提醒我们分析问题考虑要全面，不能想当然。为
避免出错，设计之后要检验。
比较器
逻辑符号
五、数据选择器
前面说过的数据分配器是只有一个输入，多个输出
（一到多）。数据选择器与之相反，是多到一。
如 8 选 1 数据选择器
在数据选择器内
部可采用各种电路
（如传输门，与或逻
辑）分别建立每位输
入数据 D i与输出 Y的
连接,由选择输入
A0,A1,A2 等决定
当前哪一个输入可以
输出。
数据选择器的扩展 （由 8选 1扩展为 32选 1）
第一种扩展方法
第二种扩展方法
六、奇偶检验 /产生电路（自学）
奇偶校验电路是数字电路中容错的一种基本方法，
在内存校验，串行通讯等方面得到广泛应用。也有奇
偶检验器 /发生器专用芯片。
