五,CMOS 电路
（一）,CMOS反相器工作原理
CMOS 电路的结构特点是：
一个 N沟道管和一个 P沟道管配
对使用，即 N,P互补（ Comp-
lementary）。
P管作负载管,N管作输入管，
两管栅极接在一起。
注意, P沟的开启电压是 负 值
栅极电压要低于源极。
两管 导通 时的 电阻 较小为 RON
两管 截止 时的 电阻 很大为 ROFF
当输入电压 VI为低电平时,VI=0
P管导通,N管截止，输出电压 V0为：
ROFF
V0 = —————— VDD ? VDD
ROFF + RON
当输入电压 VI为高电平时,VI=VDD
P管截止,N管导通，输出电压 V0为：
RON
V0 = —————— VDD ? 0 V
ROFF + RON
与 E/E MOS 反相器相比，输出高电平 = VDD 且总
有一个管子是截止的（稳态），工作电流极小，功耗极
低。
（二）,CMOS反相器的电压、电流传输特性
电压传输特性是指输入电压与输出电压之间的关系。
首先由 CMOS反相器电路，我们先确定 VI,VO与两个管
子极电压之间的关系：
对 N管 VGSN=VI VDSN=VO
对 P管 VGSP=VI — VDD VDSP= VO — VDD
对 N沟输入管，我们关心 VI在两个转折点的情况：
? 第一点 截止或导通 标志点在于 VGS(th)N
? 第二点 饱和或非饱和 标志点在于：
VGSN — VGS(th)N = VDSN
由于 VGSN=VI 所以可改写为,VI — VGS(th)N = VO
VDSN=VO VI = VO + VGS(th)N
因此，由上述两个标志点，可将 VI变化分为三个区间：
0 VGS(th)N VO + VGS(th)N VDD
? ? ? ?
同理，对 P沟负载管，我们关心 VI在两个转折点的情况：
? 第一点 截止或导通 标志点在于 VDD+ VGS(th)P
? 第二点 饱和或非饱和 标志点在于：
VGSP — VGS(th)P = VDSP
由于 VGSP=VI — VDD VDSP= VO — VDD
可改写为,VI — VDD — VGS(th)P = VO — VDD
VI = VO + VGS(th)P
由上述两个标志点，可将 VI变化分为三个区间：
0 VO + VGS(th)P VDD+ VGS(th)P VDD
? ?
我们可将 VI从 0到 VDD的全程划分为六个刻度,序号 如图
注意,N管和 P管的开启电压分别为正值和负值。
至此，我们综合两管的转换标志点，将输入范围分
成六个刻度，五个区间，在每个区间两管有明确的工作
状态，它们对输出产生直接的影响。 见表 4-5-1
CMOS反相器电压传输特性
电流传输特性
CMOS反相器的特点：
（ 1）静态功耗极低
（ 2）抗干扰能力强
Vth = VDD / 2 阈值电压处于电源电压 1/2
（ 3）电源利用率高
VOH = VDD 且电源范围较宽。一般 3-18V
（ 4）输入阻抗高，负载能力强。
（ 5）由于输出阻抗较高，故工作速度较慢。
（三）,CMOS反相器的其他特性（自学）
主要内容,
输入特性,由于输入阻抗极高，输入特性其实是输
入保护二极管的特性。
输出特性,
输入为高电平时，输出为低, N管导通,P管截止。
输出特性其实就是 N沟道管的漏极特性曲线 。
输入为低电平时，输出为高, N管截止,P管导通。
输出特性其实就是 P沟道管的漏极特性曲线,但要注意
VSDP与输出 V0互补的，且有一个直流差 VDD。
（四）、电源特性 （自学）
（五）,CMOS传输门 （模拟开关）
传输门是一种可控制通断的门电路，理想的传输门
在开通时，可以使信号不失真地通过门电路，而且是双
向的；关闭时，门的两边是阻断的，没有通路。
CMOS传输门是由 P沟道和 N沟道增强型 MOS管并联
构成的（反相器是串联构成的）。 当然实际传输门的导
通
时有 1K左右的电阻，截止时电阻为 109 ?。
电路 如图：
衬底反偏
衬底反偏
假设 VI在 0 ~ 5V之间变化,N管 P管的开启电
压分别为 +1V和 1V。
? C=0V,C=+5V时，两管均截止。
? C=+5V C=0V 时,VI=0 ~ +4V区间,TN导通。
VI=1 ~ +5V区间,TP导通。
（六）,CMOS逻辑门电路
1,CMOS与非门、或非门
上述两种 CMOS门的缺点输出电阻不定：并联全通电
阻为 1/2RON，串联全通为 2RON,相差四倍。 可改为：
A
B
= A + B
= A + B
= AB A + B
2、三态输出 CMOS门
在普通门电路的基础上，增加使能控制电路。
3、漏极开路输出门（与 TTL的 OC门类似）
（七）,CMOS电路的锁定效应
由于 CMOS电路同时使用 N沟道和 P沟道，在制作上
产生了一个问题，就是附带地产生了许多寄生三极管：
寄生三极管们连在一起，产生锁定效应，也称可控硅
效应：当输入、输出电压高于 VDD+VD或低于 — VD时，
会形成电流自激现象，可能损坏电路。
正反馈回路
平时为 VDD
平时为 0
使用 CMOS电路的注意事项：
1、包装、焊接和测试时要防静电，烙铁要接地，触
摸电路前，身体要放电。多余输入端不要悬空。
2、有大电流输入可能时，输入端串联限流电阻。
3、防止可控硅效应
提高电源质量，加去藕电容，加钳位二极管。
4、多电源系统中,CMOS电路的电源先开后关。
作业 第 102页
4,6,7,10 (a) (b), 15
（一）,CMOS反相器工作原理
CMOS 电路的结构特点是：
一个 N沟道管和一个 P沟道管配
对使用，即 N,P互补（ Comp-
lementary）。
P管作负载管,N管作输入管，
两管栅极接在一起。
注意, P沟的开启电压是 负 值
栅极电压要低于源极。
两管 导通 时的 电阻 较小为 RON
两管 截止 时的 电阻 很大为 ROFF
当输入电压 VI为低电平时,VI=0
P管导通,N管截止，输出电压 V0为：
ROFF
V0 = —————— VDD ? VDD
ROFF + RON
当输入电压 VI为高电平时,VI=VDD
P管截止,N管导通，输出电压 V0为：
RON
V0 = —————— VDD ? 0 V
ROFF + RON
与 E/E MOS 反相器相比，输出高电平 = VDD 且总
有一个管子是截止的（稳态），工作电流极小，功耗极
低。
（二）,CMOS反相器的电压、电流传输特性
电压传输特性是指输入电压与输出电压之间的关系。
首先由 CMOS反相器电路，我们先确定 VI,VO与两个管
子极电压之间的关系：
对 N管 VGSN=VI VDSN=VO
对 P管 VGSP=VI — VDD VDSP= VO — VDD
对 N沟输入管，我们关心 VI在两个转折点的情况：
? 第一点 截止或导通 标志点在于 VGS(th)N
? 第二点 饱和或非饱和 标志点在于：
VGSN — VGS(th)N = VDSN
由于 VGSN=VI 所以可改写为,VI — VGS(th)N = VO
VDSN=VO VI = VO + VGS(th)N
因此，由上述两个标志点，可将 VI变化分为三个区间：
0 VGS(th)N VO + VGS(th)N VDD
? ? ? ?
同理，对 P沟负载管，我们关心 VI在两个转折点的情况：
? 第一点 截止或导通 标志点在于 VDD+ VGS(th)P
? 第二点 饱和或非饱和 标志点在于：
VGSP — VGS(th)P = VDSP
由于 VGSP=VI — VDD VDSP= VO — VDD
可改写为,VI — VDD — VGS(th)P = VO — VDD
VI = VO + VGS(th)P
由上述两个标志点，可将 VI变化分为三个区间：
0 VO + VGS(th)P VDD+ VGS(th)P VDD
? ?
我们可将 VI从 0到 VDD的全程划分为六个刻度,序号 如图
注意,N管和 P管的开启电压分别为正值和负值。
至此，我们综合两管的转换标志点，将输入范围分
成六个刻度，五个区间，在每个区间两管有明确的工作
状态，它们对输出产生直接的影响。 见表 4-5-1
CMOS反相器电压传输特性
电流传输特性
CMOS反相器的特点：
（ 1）静态功耗极低
（ 2）抗干扰能力强
Vth = VDD / 2 阈值电压处于电源电压 1/2
（ 3）电源利用率高
VOH = VDD 且电源范围较宽。一般 3-18V
（ 4）输入阻抗高，负载能力强。
（ 5）由于输出阻抗较高，故工作速度较慢。
（三）,CMOS反相器的其他特性（自学）
主要内容,
输入特性,由于输入阻抗极高，输入特性其实是输
入保护二极管的特性。
输出特性,
输入为高电平时，输出为低, N管导通,P管截止。
输出特性其实就是 N沟道管的漏极特性曲线 。
输入为低电平时，输出为高, N管截止,P管导通。
输出特性其实就是 P沟道管的漏极特性曲线,但要注意
VSDP与输出 V0互补的，且有一个直流差 VDD。
（四）、电源特性 （自学）
（五）,CMOS传输门 （模拟开关）
传输门是一种可控制通断的门电路，理想的传输门
在开通时，可以使信号不失真地通过门电路，而且是双
向的；关闭时，门的两边是阻断的，没有通路。
CMOS传输门是由 P沟道和 N沟道增强型 MOS管并联
构成的（反相器是串联构成的）。 当然实际传输门的导
通
时有 1K左右的电阻，截止时电阻为 109 ?。
电路 如图：
衬底反偏
衬底反偏
假设 VI在 0 ~ 5V之间变化,N管 P管的开启电
压分别为 +1V和 1V。
? C=0V,C=+5V时，两管均截止。
? C=+5V C=0V 时,VI=0 ~ +4V区间,TN导通。
VI=1 ~ +5V区间,TP导通。
（六）,CMOS逻辑门电路
1,CMOS与非门、或非门
上述两种 CMOS门的缺点输出电阻不定：并联全通电
阻为 1/2RON，串联全通为 2RON,相差四倍。 可改为：
A
B
= A + B
= A + B
= AB A + B
2、三态输出 CMOS门
在普通门电路的基础上，增加使能控制电路。
3、漏极开路输出门（与 TTL的 OC门类似）
（七）,CMOS电路的锁定效应
由于 CMOS电路同时使用 N沟道和 P沟道，在制作上
产生了一个问题，就是附带地产生了许多寄生三极管：
寄生三极管们连在一起，产生锁定效应，也称可控硅
效应：当输入、输出电压高于 VDD+VD或低于 — VD时，
会形成电流自激现象，可能损坏电路。
正反馈回路
平时为 VDD
平时为 0
使用 CMOS电路的注意事项：
1、包装、焊接和测试时要防静电，烙铁要接地，触
摸电路前，身体要放电。多余输入端不要悬空。
2、有大电流输入可能时，输入端串联限流电阻。
3、防止可控硅效应
提高电源质量，加去藕电容，加钳位二极管。
4、多电源系统中,CMOS电路的电源先开后关。
作业 第 102页
4,6,7,10 (a) (b), 15
