北京邮电大学：数字逻辑设计与VHDL描述：第三章

P2 北京邮电大学 huimin@bupt.edu.cn2009-8-21
概述
数字集成电路分类：
双极性集成电路：
TTL电路
ECL电路 速度快、功耗大
MOS集成电路
PMOS电路
NMOS电路
CMOS电路 功耗低、集成度高
P3 北京邮电大学 huimin@bupt.edu.cn2009-8-21
正逻辑和负逻辑
二极管或门电路：
当所有的输入是高电位时，输出高电位；只要有一个输入是低电位时，输出就是低电位。
P4 北京邮电大学 huimin@bupt.edu.cn2009-8-21
概正逻辑和负逻辑述
或门电路的电压关系：
或门电路的逻辑关系：
P5 北京邮电大学 huimin@bupt.edu.cn2009-8-21
正逻辑和负逻辑
以上的逻辑关系是在高电平代表逻辑 1，低电平代表逻辑 0的情况下得出的。
这样的逻辑系统称为 正逻辑系统 。
如果用低电平代表逻辑 1，高电平代表逻辑 0，这样的逻辑系统称为负逻辑系统 。
上述电路在负逻辑系统中的逻辑关系就不是逻辑或门了。
P6 北京邮电大学 huimin@bupt.edu.cn2009-8-21
正逻辑和负逻辑
上述电路的电压关系：
负逻辑系统 中该电路的逻辑关系：
P7 北京邮电大学 huimin@bupt.edu.cn2009-8-21
正逻辑和负逻辑
所以，存在着两种逻辑系统：正逻辑系统和负逻辑系统。
同样一个逻辑电路，在不同的逻辑系统中，具有不同的逻辑功能。正逻辑系统中的与门，在负逻辑系统就是或门。同样，正逻辑系统中的或门，在负逻辑系统中就是与门。
同一个电路，在正逻辑系统的的功能和负逻辑系统中的功能是 互为对偶 。
P8 北京邮电大学 huimin@bupt.edu.cn2009-8-21
正逻辑和负逻辑
目前，大多数数字系统都是正逻辑系统。
但也有少数的系统采用负逻辑，成为负逻辑系统。
以后的介绍中，一般都是正逻辑系统。
P9 北京邮电大学 huimin@bupt.edu.cn2009-8-21
MO
S
晶体管
3.2.1,MOS晶体管的分类
1.PMOS管
PMOS管的导电沟道是 P沟道，参与导电的多数载流子是空穴。
MOS管只有当栅极和衬底之间外加一定电压，且栅 源 电压 UGS大于某 一值时，才能在漏 源 之间形成沟道。我们称使漏 源 之间形成沟道的外加栅 源 电压，叫 MOS管的开 启 电压 。
PMOS管的开启电压 UTP < 0 。
当 |UGS| ＞ |UTP| 时,PMOS管才导通。
P10 北京邮电大学 huimin@bupt.edu.cn2009-8-21
MO
S
晶体管
2.NMOS管
NMOS管的导电沟道是 N沟道，参与导电的多数载流子是电子。
NMOS管的阈电压 UT = UTN＞ 0。
只有当 UGS＞ UTN 时,NMOS管才导通。
由于它是电子导电，因此,NMOS管的工作速度比 PMOS管高。
NMOS管的衬底要接电路中最低电位点，
PMOS管的衬底要接电路中最高电位点。
P11 北京邮电大学 huimin@bupt.edu.cn2009-8-21
MO
S
晶体管
PMOS管符号 NMOS管符号
P12 北京邮电大学 huimin@bupt.edu.cn2009-8-21
MO
S
晶体管
3.增强型 MOS管和耗尽型 MOS管
当 MOS管栅源之间未加任何电压时，
漏源之间的衬底表面无沟道形成，只有在栅源之间外加一定电压时，即当
UGS≥U T时，才形成沟道，这种 MOS管叫增强型 MOS管。
反之，当 MOS管栅源之间未加电压即
UGS = 0时，就已形成表面沟道的，
则称为耗尽型 MOS管。
在数字集成电路中，多采用增强型
MOS管。
P13 北京邮电大学 huimin@bupt.edu.cn2009-8-21
MO
S
晶体管
3.2.2 MOS管的三个工作区
截止区
当 |UGS|<|UT| 时,MOS管处于截止区，
ID≈ 0。
恒流区
当 |UGS|＞ |UT|,|UDS|＞ |UGS|-|UT| 时,MOS
管 工 作在恒流区。此时 ID基本上不随 UDS变化。
可调电阻区
当 |UGS|＞ |UT|,且 |UDS|<|UGS|-|UT| 时,
MOS管 工 作在 可调电阻区 。 此时 ID随 UDS的变化而变化 。
P14 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
3.3.1,CMOS反相器的结构及工作原理
标准的 CMOS反相器是由 PMOS负载管 (VTP)和
NMOS驱动管 (VTN)串联组成。
当输入 Ui=0V时,VTP管的
|UGS|=|-UDD|>|UTP|,VTN管的
UGS=0V< UTN，故 VTN管截止，
VTP管导通。输出等于高电平
UDD 。
当 Ui= UDD时,VTP管的 UGS=0V,
VTN管的 UGS= UDD> UTN，故 VTN管导通,VTP管截止。输出等于低电平 0V。
P15 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
3.3.2,CMOS反相器的电压传输特性
逻辑,0”的输入范围为,Ui = 0~UiL ;
逻辑,1”的输入范围为,Ui=UiH~UDD
UiL代表输入低电平时的最大输入电压值
UiH代表输入高电平时的最小输入电压值。
P16 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
逻辑,0”的输出电平范围为,UO= 0~UOL
逻辑,1”的输出电平范围为,UO=
UOH~UDD
低电平噪声容限：
UNL = UiL – UOL ≈
0.3UDD
高电平噪声容限：
UNH = UOH – UiH =
UDD–0.7UDD≈ 0.3U DD
P17 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
CMOS反相器的电流特性
在静态输入时，反相器的电流近似等于 0。
当 CMOS反相器输入电压信号改变状态时，无论从逻辑,0”变到逻辑
,1”，还是从逻辑,1”变到逻辑
,0”，都有一段短暂的过渡时间使
VTp管和 VTN管同时导通，在电源
UDD和地之间建立起低阻通道。
P18 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
CMOS反相器的电流特性
P19 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
3.3.3,CMOS反相器的功耗
静态功耗
PS = IDD?UDD
由于静态电流很小，静态功耗也很小。
动态功耗
PD = CPD·(UDD)2 ·fi
功耗电容 CPD ≈ 20 PF 。随着工作频率 fi的增加，动态功耗也会增加。
P20 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
反相器
3.3.4,CMOS反相器的 平均传输时间
t
ui
o
t
uo
o
50%
50%
tpd1 tpd2
)(21 21 pdpdpd ttt
P21 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS其它逻辑门电路是由 NMOS
管组成的逻辑模块和 PMOS管组成的逻辑模块连接而成的。
每个输入信号同时接一个 NMOS管和一个 PMOS管，即 NMOS管和 PMOS管永远成对出现。
NMOS逻辑块按,串与并或,的规律组成,PMOS逻辑块按,串或并与,
的规律组成。即 NMOS管串联实现
,与,逻辑,NMOS管并联实现,或,
逻辑。 PMOS管则刚好相反。
P22 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
3.4.1,CMOS与非门
NMOS管是串联，
PMOS管是并联。
只要有一个输入是低电平，相应的
PMOS管就导通，输出高电平。
只有所有的输入都是高电平,PMOS管都截止,NMOS管都导通，输出低电平。
P23 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS与非门的工作状态：
两个都输入高电平一个输入低电平，
另一个输入高电平
P24 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
3.4.2,CMOS或非门
NMOS管是并联，
PMOS管是串联。
只要有一个输入是高电平，相应的
NMOS管就导通，输出低电平。
只有所有的输入都是低电平,PMOS管都导通,NMOS管都截止，输出高电平。
P25 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS或非门的工作状态：
两个都输入低电平 一个输入低电平，另一个输入高电平
P26 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
3.4.3,门的输入端数的扩展
门的输入端数又叫门的扇入系数,用
Ni表示 。
要扩展门的输入端数，可以用两级门电路进行级连来得到。下图是将 4输入与非门扩展为 8输入与非门的连接。
P27 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
缓冲器：反相器和反相器连接而成。
P28 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
与门：与非门加反相器。
P29 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
或门：或非门加反相器
P30 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS与或非门
CDABF
P31 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS异或门
BABAABBAF
异或门是按同或门之非来实现的。这样可以少用一个反相器。
P32 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS传输门
1,CMOS传输门的电路结构传输门电路 传输门符号 国外逻辑符号
P33 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
2,CMOS传输门的工作原理
当 C＝ 1时,NMOS管和 PMOS管都导通，
在输入和输出之间形成了通道，相当于开关接通；
当 C＝ 0时,NMOS管和 PMOS管都截止，
输入和输出之间被断开。
由于 MOS管结构的对称性，在 MOS管的源极不和衬底相连时，漏极和源极是可以互换使用的。因此,CMOS传输门的漏极和源极可以互换而不固定，这样 CMOS传输门就是一个双向开关 。
P34 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
CMOS传输门输入和输出关系可以写为 F = CS。如果 PMOS的栅极和控制信号 C直接连接，则 SCF?
CMOS传输门和 CMOS反相器一样，
是最基本的 CMOS单元电路，它和其它 CMOS门电路一起可以组成各种复杂的 CMOS逻辑电路。
P35 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
以下用四个 CMOS传输门组成的电路的表达式为：
这个电路实际完成了一种多功能逻辑电路。
P36 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑电路
电路的功能可以如以下的表格所示
P37 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
在 CMOS集成电路中有三种输出结构：推挽输出、三态输出和漏极开路输出。
推挽输出
一般反相器的输出就是这种结构。
NMOS管和 PMOS管轮流工作，形成推挽结构。
P38 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
三态输出
当 EN＝ 0时，
VTP和 VTN都截止，
F为高阻抗
当 EN＝ 1时，输出 F的值由另一个输入 A来决定。
P39 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
三态门的基本用途是在数字系统中构成总线 (单向总线和双向总线 )，以实现用一根导线 分时传送多路不同数据信号。
为了使任何时刻只有一个三态门处于工作状态，三态门的控制信号在任一时刻只能是一个控制信号有效 。
P40 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
漏极开路输出
在漏极开路输出级中都没有 PMOS负载管 。
如图是漏极开路与非门的逻辑图。
必须外接负载电阻才可以工作。
漏极开路门的符号：
P41 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
外接电阻
电阻的最小值受与非门低电平输出电流的限制。要保证流入与非门的电流不超过负载电流的允许值。最坏情况：只有一个与非门输出低电平：
)I)1n(I/()UU(R OHO L Mm a xOLDDm i nL
电阻最大值主要受输出电容充电时间的限制，不能太大。
P42 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
电路的输出结构
漏极开路电路并联后，实现“线与”
逻辑：即几个并联输出的相与
“线与”逻辑也相当于“与或非”逻辑。
线与逻辑用一级门电路实现了两级门电 路
（ 与或非 ） 的逻辑功能 。
CDAB
CDABFFF 21

P43 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑系列
CMOS逻辑根据输入、输出电平的不同分为两大类：
1,输入和输出电平都是 CMOS电平 ;
2,输入电平为 TTL电平，输出电平是
CMOS电平；
通常在 CMOS系列名称中加一个,T”来表示它和 TTL电路是兼容的。
P44 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑系列
HC和 HCT系列
HC型是输入和输出都是 CMOS电平的高速 CMOS电路 ; HCT是输入电平为 TTL电平，输出为 CMOS电平的高速 CMOS电路。
HC和 HCT系列器件的功能和引脚与
LSTTL系列的同名器件相同。
电源电压范围宽,HC型为 2～ 6 V，
HCT型为 5V± 10％。
高速。典型工作频率在 25℃ 时达到
60MHZ，门的传输延时为 9ns。
P45 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑系列
VHC和 VHCT 系列
VHC和 VHCT是超高速 CMOS的简称。它们也是以 54VHC/74VHC和
54VHCT/74VHCT型号命名。
VHC的输入、输出电平都是 CMOS电平，
VHCT的输入电平是 TTL电平，而输出电平是 CMOS电平。
它们和 HC,HCT的差别主要表现在开关速度上，此外功耗和负载能力 (即驱动能力 )也不同。
P48 北京邮电大学 huimin@bupt.edu.cn2009-8-21
CMO
S
逻辑系列
FAC和 FACT
FAC和 FACT集成电路是具有更高速度和更强驱动能力的,快速先进,的
CMOS集成电路。
FAT器件具有 CMOS输入转换电平和缓冲的 CMOS输出级，输出驱动电流可以达到 ± 24 mA。
电源电压范围为 2V～ 5.5V。
平均传输延迟只有 5ns。
P49 北京邮电大学 huimin@bupt.edu.cn2009-8-21
双极型集成逻辑电路
只要输入电压低于三极管 be
结的正向导通电压，三极管就可以截止。
输出高电平。
晶体三极管非门
适当选择基极电阻和负载电阻，就可以保证在输入高电平时，三极管饱和，输出低电平。
从而实现非门的功能。
P50 北京邮电大学 huimin@bupt.edu.cn2009-8-21
双极型集成逻辑电路
非门的负载能力
非门的负载电流要分为两种情况：高电平输出负载电流和低电平输出负载电流。
又分别称为拉电流负载和灌电流负载。
当拉电流负载增大时，可能降低输出高电平的值。减少集电极电阻可以减缓这种趋势。
当灌电流负载过大时，三极管可能脱离饱和，输出低电平会增大。此时应增大集电极电阻。
P51 北京邮电大学 huimin@bupt.edu.cn2009-8-21
双极型集成逻辑电路
三极管饱和越深，带灌电流负载的能力越强，但电路的工作速度越慢。
因此，电路的负载能力和工作速度是一对矛盾，应用时应根据需要妥善解决这一对矛盾。
P52 北京邮电大学 huimin@bupt.edu.cn2009-8-21
双极型集成逻辑电路
肖特基晶体三极管
肖特基晶体三极管是三极管和接在 bc
结的肖特基二极管的总称。
肖特基二极管具有较低的正向导通电压，约为 0.25～ 0.3v左右，且没有少数载流子的存储效应。
当三极管饱和时,bc结为正向导通，
同时，肖特基二极管也导通，可以分流基极电流，减少三极管的饱和深度。
由于饱和深度受到限制，这种三极管的工作速度较快。
P53 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
多发射极管 VT1实现与门功能。
VT5是非门。
VT3和 VT4是非门的负载。
VT2给 VT5和它的负载提供反相输入信号。
VT6为 VT5基区存储电荷提供低阻泄放通路
TTL与非门电路
P54 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
1,任一输入为低电平（ 0.3V）时
1V
不足以让
T2,T5导通三个 PN结导通需 2.1V
P55 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
2.所有输入为高电平（ 3.4V）时全导通电位被嵌在 2.1V
全反偏?1V
截止
P56 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路因此，电路实现了与非门的功能。
P57 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
输入等效电路
输入全部开路,Ub1
等于 2.1V，输入端是 1.4V。
输入有一端接电阻到地。若 R的取值小于 0.12R1时,该输入相当于接低电平,若
R的取值大于 0.48R1
时,该输入相当于接高电平。
P58 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
电压传输特性
输 入 电 平 的 范 围,
UiHmin~UiHmax = 2v~5v;
UiLmin~UiLmax= 0.2v~0.8v。
通常称输入低电平的最大值 UiLmax为门的开门电平,用 UON表示,UON ≥
0.8v ;
输入高电平的最小值 UiLmin为门的关门电平,
用 UOFF表示 UOFF≤ 1.8v。
输出电平的范围,U0Hmin~UoHmax
=2.7v~3.7v ;UOLmin~UOLmax = 0.2v~0.4v。
低端噪声容限,UNL=UiLmax–UOLmax= 0.4v。
高端噪声容限,UNh=UOHmin–UiHmin = 0.7v。
P59 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
LSTTL或非门
VT2A和 VT2B构成发射极耦合电路，只要 A,B有一个高电平，一个三极管导通，集电极输出低电平，发射极输出高电平。经 VT5反相后输出低电平。输入全部低电平，输出才是高电平。
P60 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
TTL 系列
TTL系列分为标准系列和肖特基系列。
肖特基 TTL系列又分为：
肖特基 TTL，简称 STTL ;
低功耗肖特基 TTL，简称 LSTTL ;
先进肖特基 TTL，简称 ASTTL ;
先进低功耗肖特基 TTL，简称
ALSTTL
快速 TTL，简称 FTTL。
P61 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
TTL逻辑门的性能
TTL逻辑门的性能指标和 CMOS门基本相同；
主要差别在输入电流的指标。 CMOS电路的输入电流都很小。对前级电路不会形成很大的负载。 TTL电路的低电平输入电流则是比较大的，对于前级会形成较大的灌电流负载，影响前级的带负载能力。
P62 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路名称及符号 含义输入低电平电流 I
iL
输入为低电平时流出输入端的电流 - 1,4m A 。
输入高电平电流 I
iH
输入为高电平时流入输入端的电流 几十 μ
A 。
I
OL
及其极限 I
OL m ax
当 I
OL
> I
OL ( m ax )
时，输出不再是低电平。
I
OH
及其极限 I
OH m ax
当 I
OH
> I
OH ( m ax )
时，输出不再是高电平。
P63 北京邮电大学 huimin@bupt.edu.cn2009-8-21
TTL
逻辑门电路
一般的 TTL门电路的输出也是不能并联的。
TTL也有三态门和集电极开路门。
三态门的使用 CMOS三态门相同。
集电极开路门的负载电阻的计算，
要考虑低电平输入电流的影响。
在一个输出是低电平时，流入三极管的电流要比 CMOS的情况大得多（是负载电阻上的电流加上所有负载门的低电平输入电流）。使得负载电阻不能太小。
P64 北京邮电大学 huimin@bupt.edu.cn2009-8-21
ECL
逻辑电路
ECL也是一种双极型晶体三极管逻辑电路。
它和 TTL逻辑电路不同之处是,ECL
所含的三极管只工作在截止区和临界饱和区。因而三极管的基区没有多余的存储电荷，所以三极管没有存储时间 ;且电路的输入、输出逻辑振幅小，从而进一步提高了逻辑电路的开关速度。
是当前速度最快的逻辑电路。
P65 北京邮电大学 huimin@bupt.edu.cn2009-8-21
ECL
逻辑电路
基本 ECL电路
图中 VT1,VT2组成差分放大器，其中 VT1A、
VT1B并联电路完成线,或,逻辑功能 ; VT3、
R3和 VT4,R4是两个射极跟随器，完成电平转移功能，把 VT1B,VT2集电极电压降低
0.7v，使电路输出电平和输入电平一致，
同时增强电路的驱动能力。
P66 北京邮电大学 huimin@bupt.edu.cn2009-8-21
ECL
逻辑电路
基本的 ECL门电路的 F1完成了或非
(简称 NOR)逻辑功能,F2完成了或
(简称 OR)逻辑功能，整个电路实现或非互补输出逻辑功能。即：
BAF
BAF
2
1

基本的 ECL门电路的 逻辑符号：
P67 北京邮电大学 huimin@bupt.edu.cn2009-8-21
ECL
逻辑电路
ECL电压传输特性
输入低电平：
-2.0V~-1.5V
输入高电平：
-1.1V~-0.8V
输出低电平：
-2.0V~-1.65V
输出高电平：
-1.0V~-0.9V
P68 北京邮电大学 huimin@bupt.edu.cn2009-8-21
ECL
逻辑电路
ECL系列
ECL由 CE10K(2ns)系列,CE1600(1ns)
系列,CE11C00(亚纳秒 )系列、
CE100K(亚纳秒 )全补偿系列等组成。
CE100K系列电路的传输延迟可以减少为 0.75ns。 CE11C00系列的传输延迟只有 0.7ns。
空载每门功耗达 30～ 40mW。功耗也是各种集成电路中最高的。