2006-5-9 1
电子设计自动化技术
第一章
TOP_DOWN 流程
2006-5-9 2
图1
Top-
down
设
计
步
骤
Fail
第三层次
第一层次
第二层次
第四层次
行为级描述
逻辑综合
RTL级描述
TAPE OUT
自动布局布线
门级网表输出
FPGA
行为级仿真
门级仿真
RTL级仿真
Fail
Fail
Fail
Pass
Pass
Pass
Pass
逻辑综合
Post Simulation
FPGA布局布线
门级仿真
Pass
Pass
Pass
Verification
Pass
Pass
Pass
Pass
Fail
Fail
Pass
门级网表输出
2006-5-9 3
ASIC综合约束
标准单元仿真库
管级模型库
yes
数字集成电路设计流程
yes
no
yes
no
no
C语言仿真COSSAP仿真Matlab仿真
HDL代码设计
yes
HDL行为级仿真
ASIC逻辑综合
综合后仿真OK？
版图后仿真OK？
标准单元布局
布线
版图DRC&LVS
版图后管子级仿真
OK?
流片
Matlab
COSSAP
SPW
------------
VSS
-------------
DesignCompiler
Ambit
-------------
Active-HDL
Modelsim
VSS
Verilog_XL
------------
SE
-------------
Verilog_XL
VSS
-------------
Diva
Dracula
-------------
HHspice
Star_sim
-------------
