1
时序逻辑电路
-触发器数字电子电路 基础
2
时序电路的特点,具有记忆功能。
在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Y
Z
W
时序电路的基本单元,触发器。
3
§ 1 概述触发器的功能,形象地说,它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。
触发器的特点,有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分,有 R-S触发器,D型触发器、
JK触发器,T型等；
按触发方式划分,有电平触发方式、主从触发方式和边沿触发方式 。
4
两个输入端
§ 2 触发器的基本形式
&a &b
Q Q
DR DS
反馈两个输出端
——基本 RS 触发器反馈正是由于 引入反馈,才使电路具有 记忆功能 !
5
输入 RD=0,SD=1时若原状态,1Q0Q
1
1
0
0
1
0 1
0
输出仍保持,1Q0Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
1
1
1
1
0 1
0
输出变为,1Q0Q
置,0”！
&a &b
Q Q
DR DS
6
输入 RD=1,SD=0时若原状态,1Q0Q
1 0
1 01
0
0
1
输出变为,0Q1Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
0
1
1
0
1 0
1
输出保持,0Q1Q
&a &b
Q Q
DR DS
置,1” ！
7
输入 RD=1,SD=1时若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q
0Q1Q
若原状态,1Q0Q
01
1 10
1
1
0
输出保持原状态：
1Q0Q
&a &b
Q Q
DR DS
&a &b
Q Q
DR DS
保持！
8
输入 RD=0,SD=0时
0 0
1 1
输出：全是 1
注意,当 RD,SD同时由 0变为 1时，翻转快的门输出变为
0，另一个不得翻转。因此，
该状态为不定状态。
&a &b
Q Q
DR DS
基本触发器的功能表
QRD SD Q
1 1
0 1
1 0
0 0
保持原状态
0 1
1 0
不定状态复位端 置位端
Q
DR DS
Q
逻辑符号
9
1,触发器是双稳态器件，只要令 RD=SD=1，
触发器即保持原态。稳态情况下，两输出互补。一般定义 Q为触发器的状态。
2,在控制端加入负脉冲，可以使触发器状态变化。
SD端加入负脉冲，使 Q=1,SD称为“置位”或
“置 1”端。 RD端加入负脉冲，使 Q=0,RD称为“复位”或“清 0”端。
小 结
3,当满足约束条件 SD+ RD＝ 1时，改变输入信号，
就可以改变输出信号状态。
10
但 R＝ 0的信号先消失,
t>t2，
R＝ 1,S＝ 0，
Q＝ 1，
0＝Q
基本 RS触发器的 波形图
1?Q
11
§ 3 触发器按逻辑功能的分类
3.1 同步（时钟） RS触发器
Q Q
RD SD
a b
c d
R SCP
,同步,的含义：由时钟 CP决定 R,S能否对输出端起控制作用。
直接清零端 直接置位端输出端输入端
12
Q Q
RD SD
a b
c d
R SCP
平时常为 1
平时常为 1
直接清零端 直接置位端直接清零端、置位端的处理：
13
CP=0时
0
1 1
触发器保持原态
CP=1时
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
1
R S
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
14
RS触发器的功能表
CP R S Q
0 φ φ 保持
1 0 0 保持
1 0 1 1 0
1 1 0 0 1
1 1 1 不确定
Q
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定
Q
n+1 ---下一状态（ CP过后）
Qn ---原状态
RD SDR SC
QQ
逻辑符号
15
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定由它的功能表可见：
在 R,S不相等时,Q
服从于 S !
这是一个值得重视的规律
0
1
SR
QRSQ
nn
逻辑功能表达式
16
例,画出 RS触发器的输出波形 。假设 Q的初始状态为 0。
CP
R
S
Q
Q
Set 使输出全为 1
CP撤去后状态不定
Reset
17
同步 R-S 触发器的小结
1,当 CP = 0 时,无论 R,S 为何种取值组合，输出端均“保持原态”；
2.只有当 CP=1 时,将 c门和 d门打开，控制端 R,S的取值组合才会在输出端有所反映，
即有所谓“功能表”。
Q Q
RD SD
a b
c d
R SCP
18
QQ
RD SDR SC 逻辑符号 逻辑符号
QQ
RD SDR SC
高电平有效 低电平有效
19
3.2 D触发器
D
&c &d
Q Q
DR DS
&a &b
CP
输入端基本 RS 触发器导引门电路D
20
CP=0时,a,b门被堵，输出保持原态：
0
1 1
保持
D
&c &d
Q Q
DR DS
&a &b
CP
21
D
&c &d
Q Q
DR DS
&a &b
CPD
&c &d
Q Q
DR DS
&a &b
CP
CP=1时,a,b门被打开，输出由 D决定：
若 D=0
1 0
1
1
0
01
若 D=1
1 1
0
0
1
10
结论,Qn+1 = D
22
D Q n +1
0 0
1 1
功能表
CP
D
Q
Q
例,画出 D触发器的输出波形。
逻辑符号
RD SDD C
QQ
23
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1D 2D 允许
3D 4D NCVCC
1Q 2Q 3Q 4QNCGND
允许
74LS77 (4位锁存器 )
D触发器也称 D锁存器，有集成组件的产品，
如 74LS77(4位锁存器 ),74LS75(4位双稳态锁存器 )，
等等。
24
3.3 主从触发器
S’
&
&
R
S G
5
G
6
&
&
G
7
G
8
C
P
&
&
Q
Q
G
1
G
2
&
&
G
3
G
4R’
G
9
提高触发器的工作可靠性,希望它的状态在每次 CP作用期间只能变化一次 。 因为主触发器为同步 RS触发器,故仍需满足
CP＝ 1?0时,约束条件,RS＝ 0
一 主从 RS触发器
25
主,从触发器的时钟信号相位相反
CP=1时,G7,G8打开,G3，
G4被封锁,主触发器根据 R
和 S的状态翻转,从触发器保持原来的状态不变
CP＝ 1?0时,G7,G8被封锁,G3,G4打开,主触发器在 CP=0期间状态不变,从触发器按照与主触发器相同的状态翻转因此,在 CP的一个周期中触发器的输出状态只能改变一次,下降沿触发 。
主从 RS 触发器功能表
CP S R Q
0 0 不变
0 1 0
1 0 1
1 1 不允许
0 任意 不变
0
S
0
R
0
Q
0
Q
0
CP
主从 RS触发器的波形图
26
0
1
SR
QRSQ
nn
逻辑功能表达式
27
二 主从 JK触发器
&
&
K
J G
5
G
6
&
&
G
7
G
8
C
P
主触发器 从 触发器
&
&
Q
Q
G
1
G
2
&
&
G
3
G
4
G
9
Q’
Q?
28
主从 JK触发器 R=S=1时,触发器的状态也是确定的主从 JK触发器无约束条件,J＝ K＝ 1时一次翻转现象：
在输入信号的变化过程中,主触发器的输出状态仅随 J或 K的变化发生一次翻转维持不变时，再由时，由当维持原状时＝当期间，设例：
'
''
''
''
01
0,110
,,0
1,01
QJ
QQJ
QQJ
QQQQCP
29
主从 JK 触发器功能表
CP J
n
K
n
Q
n + 1
说明
1 0 1 置 1
0 1 0 置 0
0 0 Q
n
保持
1 1 n
Q 计数翻转其它 任意 Q
n
保持动作特点：
翻转分两步：在 CP＝ 1时,
主触发器接收输入信号 S,R
或 J,K,置成相应的状态,
从触发器输出端状态不变；
CP下降沿到来,从触发器按照主触发器的状态翻转 。
CP＝ 1的全部时间里,输入信号都将对主触发器起控制作用 。
缺点：
当 CP的下降沿到达时,从触发器的状态并不一定按此时刻输入信号的状态翻转 。
抗干扰能力也有待提高 。
30
触发器翻转一次冲，时，每输入一个时钟脉条件下降沿触发，没有约束
：主从触发器的特性方程得到
，＝
变换为：和将主从触发器中的逻辑功能表达式
1
:
1
KJ
QKQJQKQQJQ
JK
KQRQJS
SR
nnnnnn
31
J K Q n+ 1
0 0 Q n
0 1 0
1 0 1
1 1
nQ
功能表
JK触发器的功能小结：
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
逻辑符号
RD SDC
Q
Q
K J
32
时序图
J?Q
CP
K
J
Q
保持 T
33
例 1,画出主从 JK 触发器输出端波形图。
J K Q n+1
0 0 Qn
1 1 Qn
0 1 0
1 0 1
CP
J
K
Q
34
J
K Q
Q
CP
Q2
J
K Q
Q
CP
Q1
CP
例 2,假设初始状态 Q n = 0,画出 Q1和 Q2 的波形图。
Q1
Q2
看懂逻辑符号 ；
熟练使用功能表 。
35
三,T 触发器处于计数状态的触发器称为 T触发器 R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
QQ
CP
T
T=0时 CP不起作用，
T=1时每来一个时钟脉冲，触发器状态翻转一次
R1 = TQ
S1 = TQ
36
T
0
1
nQ
nQ
1nQ?
功能表时序图,CP
Q
T
RD SDC
QQ
T
逻辑符号,
37
一,JK触发器转换成 D触发器
C
Q
Q
K J
D CP
§ 4 触发器逻辑功能的转换
38
二,JK触发器转换成 T触发器
C
Q
Q
K J
T
CP
39
三,D触发器转换成 T触发器
C
QQ
D
CP
40
§ 5 触发器的触发方式研究翻转时刻与时钟脉冲间的关系
5.1 电位（电平）触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
41
例如,下图所示的 D触发器就是电位触发方式。
c d
CP
Q Q
RD SD
a b
D
QQ
RD SDD C
QQ
RD SDD C
“高电平触发”
“低电平触发”
优点,结构简单；动作较快。
缺点,容易空翻。
适用范围：
只能用作数据锁存器。
42
5.2 主从触发方式
1 触发器的翻转分两步动作，在 CP=1期间主触发器接收输入信号，被置成相应的状态，而从触发器不变，在 CP下降沿到来时从触发器按主触发器状态翻转；
2 对主从 RS触发器而言，在 CP=1的全部时间里输入信号都对主触发器起控制作用，主触发器可发生多次翻转，而主从 JK触发器的主触发器在 CP=1期间仅可能发生一次翻转；
3 无论那种主从触发器，使用时必须注意：只有在 CP=1的全部时间里输入状态始终未变的条件下，用 CP下降沿到达时的输入状态才肯定是对的，否则，必须考虑 CP＝ 1期间输入状态的全部变化过程，才能确定 CP下降沿到达时触发器的次态
43
主从触发方式在功能表中一般用,”表示。
CP D Q
n + 1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
QQ
D
44
5.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，而在 CP=1或
CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,
或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。
有 D边沿 触发器,JK边沿 触发器，其逻辑功能表达式与前述相应触发器相同，不同之处在于触发器仅在边沿处翻转
45
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发触发方式在逻辑符号中的表示：
C
QQ
负沿触发
C
QQ
正沿触发
46
1,在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2,边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
小结
47
§ 4.6 应用举例例,四人抢答电路。 四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。
并且，其它按钮按下时不起作用。
电路的核心是 74LS175四 D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。
48
CLR
DCP
QQ
CLR
D CP
Q Q
CLR DCP
QQ
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟清零
USC
公用清零公用时钟
74LS175管脚图
49
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
赛前先清零
0
输出为零发光管不亮
CP
& 1
& 2
& 2
清零
50
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
1
反相端都为 1
1开启
CP
& 1
& 2
& 2
清零
51
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
若有一按钮被按下，
比如第一个钮。
=1
=0
0
被封这时其它按钮被按下也没反应。0CP
& 1
& 2
& 2
清零
时序逻辑电路
-触发器数字电子电路 基础
2
时序电路的特点,具有记忆功能。
在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且 还和电路原来的状态有关 者，都叫做时序逻辑电路，简称 时序电路 。
组合逻辑电路存储功能
...,..
...,..
X
Y
Z
W
时序电路的基本单元,触发器。
3
§ 1 概述触发器的功能,形象地说,它具有“一触即发”的功能。在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。
触发器的特点,有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分,有 R-S触发器,D型触发器、
JK触发器,T型等；
按触发方式划分,有电平触发方式、主从触发方式和边沿触发方式 。
4
两个输入端
§ 2 触发器的基本形式
&a &b
Q Q
DR DS
反馈两个输出端
——基本 RS 触发器反馈正是由于 引入反馈,才使电路具有 记忆功能 !
5
输入 RD=0,SD=1时若原状态,1Q0Q
1
1
0
0
1
0 1
0
输出仍保持,1Q0Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
1
1
1
1
0 1
0
输出变为,1Q0Q
置,0”！
&a &b
Q Q
DR DS
6
输入 RD=1,SD=0时若原状态,1Q0Q
1 0
1 01
0
0
1
输出变为,0Q1Q
&a &b
Q Q
DR DS
若原状态,0Q1Q
0
0
1
1
0
1 0
1
输出保持,0Q1Q
&a &b
Q Q
DR DS
置,1” ！
7
输入 RD=1,SD=1时若原状态：
10
1 11
0
0
1
输出保持原状态：
0Q1Q
0Q1Q
若原状态,1Q0Q
01
1 10
1
1
0
输出保持原状态：
1Q0Q
&a &b
Q Q
DR DS
&a &b
Q Q
DR DS
保持！
8
输入 RD=0,SD=0时
0 0
1 1
输出：全是 1
注意,当 RD,SD同时由 0变为 1时，翻转快的门输出变为
0，另一个不得翻转。因此，
该状态为不定状态。
&a &b
Q Q
DR DS
基本触发器的功能表
QRD SD Q
1 1
0 1
1 0
0 0
保持原状态
0 1
1 0
不定状态复位端 置位端
Q
DR DS
Q
逻辑符号
9
1,触发器是双稳态器件，只要令 RD=SD=1，
触发器即保持原态。稳态情况下，两输出互补。一般定义 Q为触发器的状态。
2,在控制端加入负脉冲，可以使触发器状态变化。
SD端加入负脉冲，使 Q=1,SD称为“置位”或
“置 1”端。 RD端加入负脉冲，使 Q=0,RD称为“复位”或“清 0”端。
小 结
3,当满足约束条件 SD+ RD＝ 1时，改变输入信号，
就可以改变输出信号状态。
10
但 R＝ 0的信号先消失,
t>t2，
R＝ 1,S＝ 0，
Q＝ 1，
0＝Q
基本 RS触发器的 波形图
1?Q
11
§ 3 触发器按逻辑功能的分类
3.1 同步（时钟） RS触发器
Q Q
RD SD
a b
c d
R SCP
,同步,的含义：由时钟 CP决定 R,S能否对输出端起控制作用。
直接清零端 直接置位端输出端输入端
12
Q Q
RD SD
a b
c d
R SCP
平时常为 1
平时常为 1
直接清零端 直接置位端直接清零端、置位端的处理：
13
CP=0时
0
1 1
触发器保持原态
CP=1时
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
1
R S
&a &b
Q Q
DR
DS
&c &d
R SCP
1 1
14
RS触发器的功能表
CP R S Q
0 φ φ 保持
1 0 0 保持
1 0 1 1 0
1 1 0 0 1
1 1 1 不确定
Q
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定
Q
n+1 ---下一状态（ CP过后）
Qn ---原状态
RD SDR SC
逻辑符号
15
简化的功能表
R S Q n + 1
0 0 Q n
0 1 1
1 0 0
1 1 不确定由它的功能表可见：
在 R,S不相等时,Q
服从于 S !
这是一个值得重视的规律
0
1
SR
QRSQ
nn
逻辑功能表达式
16
例,画出 RS触发器的输出波形 。假设 Q的初始状态为 0。
CP
R
S
Q
Q
Set 使输出全为 1
CP撤去后状态不定
Reset
17
同步 R-S 触发器的小结
1,当 CP = 0 时,无论 R,S 为何种取值组合，输出端均“保持原态”；
2.只有当 CP=1 时,将 c门和 d门打开，控制端 R,S的取值组合才会在输出端有所反映，
即有所谓“功能表”。
Q Q
RD SD
a b
c d
R SCP
18
RD SDR SC 逻辑符号 逻辑符号
RD SDR SC
高电平有效 低电平有效
19
3.2 D触发器
D
&c &d
Q Q
DR DS
&a &b
CP
输入端基本 RS 触发器导引门电路D
20
CP=0时,a,b门被堵，输出保持原态：
0
1 1
保持
D
&c &d
Q Q
DR DS
&a &b
CP
21
D
&c &d
Q Q
DR DS
&a &b
CPD
&c &d
Q Q
DR DS
&a &b
CP
CP=1时,a,b门被打开，输出由 D决定：
若 D=0
1 0
1
1
0
01
若 D=1
1 1
0
0
1
10
结论,Qn+1 = D
22
D Q n +1
0 0
1 1
功能表
CP
D
Q
Q
例,画出 D触发器的输出波形。
逻辑符号
RD SDD C
23
1 2 3 4 5 6 7
14 13 12 11 10 9 8
1D 2D 允许
3D 4D NCVCC
1Q 2Q 3Q 4QNCGND
允许
74LS77 (4位锁存器 )
D触发器也称 D锁存器，有集成组件的产品，
如 74LS77(4位锁存器 ),74LS75(4位双稳态锁存器 )，
等等。
24
3.3 主从触发器
S’
&
&
R
S G
5
G
6
&
&
G
7
G
8
C
P
&
&
Q
Q
G
1
G
2
&
&
G
3
G
4R’
G
9
提高触发器的工作可靠性,希望它的状态在每次 CP作用期间只能变化一次 。 因为主触发器为同步 RS触发器,故仍需满足
CP＝ 1?0时,约束条件,RS＝ 0
一 主从 RS触发器
25
主,从触发器的时钟信号相位相反
CP=1时,G7,G8打开,G3，
G4被封锁,主触发器根据 R
和 S的状态翻转,从触发器保持原来的状态不变
CP＝ 1?0时,G7,G8被封锁,G3,G4打开,主触发器在 CP=0期间状态不变,从触发器按照与主触发器相同的状态翻转因此,在 CP的一个周期中触发器的输出状态只能改变一次,下降沿触发 。
主从 RS 触发器功能表
CP S R Q
0 0 不变
0 1 0
1 0 1
1 1 不允许
0 任意 不变
0
S
0
R
0
Q
0
Q
0
CP
主从 RS触发器的波形图
26
0
1
SR
QRSQ
nn
逻辑功能表达式
27
二 主从 JK触发器
&
&
K
J G
5
G
6
&
&
G
7
G
8
C
P
主触发器 从 触发器
&
&
Q
Q
G
1
G
2
&
&
G
3
G
4
G
9
Q’
Q?
28
主从 JK触发器 R=S=1时,触发器的状态也是确定的主从 JK触发器无约束条件,J＝ K＝ 1时一次翻转现象：
在输入信号的变化过程中,主触发器的输出状态仅随 J或 K的变化发生一次翻转维持不变时，再由时，由当维持原状时＝当期间，设例：
'
''
''
''
01
0,110
,,0
1,01
QJ
QQJ
QQJ
QQQQCP
29
主从 JK 触发器功能表
CP J
n
K
n
Q
n + 1
说明
1 0 1 置 1
0 1 0 置 0
0 0 Q
n
保持
1 1 n
Q 计数翻转其它 任意 Q
n
保持动作特点：
翻转分两步：在 CP＝ 1时,
主触发器接收输入信号 S,R
或 J,K,置成相应的状态,
从触发器输出端状态不变；
CP下降沿到来,从触发器按照主触发器的状态翻转 。
CP＝ 1的全部时间里,输入信号都将对主触发器起控制作用 。
缺点：
当 CP的下降沿到达时,从触发器的状态并不一定按此时刻输入信号的状态翻转 。
抗干扰能力也有待提高 。
30
触发器翻转一次冲，时，每输入一个时钟脉条件下降沿触发，没有约束
：主从触发器的特性方程得到
，＝
变换为：和将主从触发器中的逻辑功能表达式
1
:
1
KJ
QKQJQKQQJQ
JK
KQRQJS
SR
nnnnnn
31
J K Q n+ 1
0 0 Q n
0 1 0
1 0 1
1 1
nQ
功能表
JK触发器的功能小结：
1,当 J=0,K=0时，具有保持功能；
2,当 J=1,K=1时，具有翻转功能；
3,当 J=0,K=1时，具有复位功能；
4,当 J=1,K=0时，具有置位功能。
逻辑符号
RD SDC
Q
Q
K J
32
时序图
J?Q
CP
K
J
Q
保持 T
33
例 1,画出主从 JK 触发器输出端波形图。
J K Q n+1
0 0 Qn
1 1 Qn
0 1 0
1 0 1
CP
J
K
Q
34
J
K Q
Q
CP
Q2
J
K Q
Q
CP
Q1
CP
例 2,假设初始状态 Q n = 0,画出 Q1和 Q2 的波形图。
Q1
Q2
看懂逻辑符号 ；
熟练使用功能表 。
35
三,T 触发器处于计数状态的触发器称为 T触发器 R2 S2C
F从Q Q
R1 S1C
F主Q Q
CP
CP
T
T=0时 CP不起作用，
T=1时每来一个时钟脉冲，触发器状态翻转一次
R1 = TQ
S1 = TQ
36
T
0
1
nQ
nQ
1nQ?
功能表时序图,CP
Q
T
RD SDC
T
逻辑符号,
37
一,JK触发器转换成 D触发器
C
Q
Q
K J
D CP
§ 4 触发器逻辑功能的转换
38
二,JK触发器转换成 T触发器
C
Q
Q
K J
T
CP
39
三,D触发器转换成 T触发器
C
D
CP
40
§ 5 触发器的触发方式研究翻转时刻与时钟脉冲间的关系
5.1 电位（电平）触发方式电位触发正电位触发负电位触发
CP=1 期间翻转
CP=0 期间翻转
41
例如,下图所示的 D触发器就是电位触发方式。
c d
CP
Q Q
RD SD
a b
D
RD SDD C
RD SDD C
“高电平触发”
“低电平触发”
优点,结构简单；动作较快。
缺点,容易空翻。
适用范围：
只能用作数据锁存器。
42
5.2 主从触发方式
1 触发器的翻转分两步动作，在 CP=1期间主触发器接收输入信号，被置成相应的状态，而从触发器不变，在 CP下降沿到来时从触发器按主触发器状态翻转；
2 对主从 RS触发器而言，在 CP=1的全部时间里输入信号都对主触发器起控制作用，主触发器可发生多次翻转，而主从 JK触发器的主触发器在 CP=1期间仅可能发生一次翻转；
3 无论那种主从触发器，使用时必须注意：只有在 CP=1的全部时间里输入状态始终未变的条件下，用 CP下降沿到达时的输入状态才肯定是对的，否则，必须考虑 CP＝ 1期间输入状态的全部变化过程，才能确定 CP下降沿到达时触发器的次态
43
主从触发方式在功能表中一般用,”表示。
CP D Q
n + 1
0 0
1 1
主从型 D触发器功能表 逻辑符号
C
D
44
5.3 边沿触发方式为了免除 CP=1期间输入控制电平不许改变的限制，可采用 边沿触发 方式。其特点是：触发器只在时钟跳转时发生翻转，而在 CP=1或
CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫,上升沿触发,
或,正边沿触发,。如果翻转发生在下降沿就叫,下降沿触发,或,负边缘触发,。
有 D边沿 触发器,JK边沿 触发器，其逻辑功能表达式与前述相应触发器相同，不同之处在于触发器仅在边沿处翻转
45
CP D Q n+ 1
0? Q n
1? Q n
0 0
1 1
边沿触发的 D触发器功能表正沿触发触发方式在逻辑符号中的表示：
C
负沿触发
C
正沿触发
46
1,在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2,边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
小结
47
§ 4.6 应用举例例,四人抢答电路。 四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。
并且，其它按钮按下时不起作用。
电路的核心是 74LS175四 D触发器。它的内部包含了四个 D触发器，各输入、输出以字头相区别，管脚图见下页。
48
CLR
DCP
CLR
D CP
Q Q
CLR DCP
CLRD
CP
Q Q
1Q Q1 1D 2QQ22D GND
4Q Q4 4D 3QQ33D 时钟清零
USC
公用清零公用时钟
74LS175管脚图
49
+5V
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
赛前先清零
0
输出为零发光管不亮
CP
& 1
& 2
& 2
清零
50
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
1
反相端都为 1
1开启
CP
& 1
& 2
& 2
清零
51
1Q
1Q
2Q
2Q
3Q
3Q
4Q
4Q
D1
D2
D3
D4
CLR CP
+5V
若有一按钮被按下，
比如第一个钮。
=1
=0
0
被封这时其它按钮被按下也没反应。0CP
& 1
& 2
& 2
清零
