11
第 17讲
第 14章 时序逻辑电路
14.3 计数器
14.1 触发器
14.1.3 J-K触发器
22
1,维持 — 阻塞型 J-K触发器 （边沿触发） — 类型及符号
Q Q
R S
J KCP
Q Q
R S
J KCP
有 2种类型,
CP上升沿触发 CP下降沿触发
14.1.3 J-K触发器
33
维持 — 阻塞型 J-K触发器 (续 )
Q Q
R S
J KCP
R复位端 S置位端
R=0,S=1时 Q=0
R=1,S=0时 Q=1
正常工作时
R=1,S=1
R,S端功能
CP下降沿触发的 J-K触
发器的 R,S功能相同
44
J,K控制端的功能
Q Q
R S
J KCP
CP上升沿触发
维持 — 阻塞型 J-K触发器 (续 )
J K CP Q n+1 说明
0 0 Q n 保持
0 1 0 清 0
1 0 1 置 1
1 1 Q n 翻转
0,1 Q n
CP 下降沿触发的 J-K触发器 J,K
功能相同，只是在 CP下降沿触发
55
用 J-K触发器构成 2分频器
Q Q
R S
J KCP
CP
1
0
CP
Q
Q
当 JK=11时，在 CP上升沿翻转
FQ = FCP/2
RS,JK甩空或通过
4.7k?的 电阻接高电平CP Q?2
66
Q Q
R S
J KCP
Q Q
R S
J KCP
CP
2个 2分频器级联组成 4分频器
F2Q = FCP/4
2Q1Q
CP 2Q?4
77
Q Q
R S
J KCP
1
0
CP
Q
Q
当 JK=11时，在 CP下降沿翻转
用 CP下降沿触发的 J-K触发器构成 2分频器
CP
88
2,主从型 J-K触发器
符号
Q Q
R S
J KCP
在 CP上升沿时,接收 J,K
信息,Q不变化
在 CP下降沿时,根据接收
到的 J,K信息,Q变化
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
CP
99
主从型 J－ K触发器工作波形图举例
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Qn
0
CP
J
K
Q
置 1 清 0 翻转 翻转
CP
接收 JK
信号
Q状态
转变
1010
有多个 J,K控制端的 J-K触发器
Q Q
R S
J1 K1
CP
J2 K2
& &
J K
J=J1?J2 K=K1?K2
1111
触发器课堂练习
题目,时钟 CP及输入信号 D 的波形如图所示,试画
出各触发器输出端 Q的波形,设各输出端 Q的
初始状态 =0,J
K
Q
1
D
CP
Q2
J
K
Q
1
D
CP
Q3
1212
触发器课堂练习 (续 )
J
K
Q
1
D
CP
Q2CP
D
Q2
(J)
K
Q3
J
K
Q
1
D
CP
Q3
维 -阻型 J-K触发器
主从型 J-K触发器
J=0,K=1时,CP Q=0
J=1,K=0时,CP Q=1
1313
14,3计数器
14.3.1 二进制计数器
二进制数, 用 0和 1两个数字表示,加 1计数,逢 2进 1
0 0 0 0
+) 1
0 0 0 1
+) 1
0 0 1 0
第 0位的 1相当于十进制的 1
第 1位的 1相当于十进制的 2
1414
二进制数
4位二进制数, Q3 Q2 Q1 Q0
位数, 3 2 1 0
权重, 2232 12 02
8 4 2 1 8421码
相当于十进制数, 8Q3+4Q2+2Q1+1Q0
例, Q3Q2Q1Q0=1010B
=8?1+4 ? 0+2 ? 1+1 ? 0
=10D
B代表二进制数
(Binary)
D代表十进制数
(Decimal)
1515
4位二进制表示的最大数为,
1111B=8+4+2+1=15D= 124 ?
8位二进制表示的最大数为,
11111111B= D25512 8 ??
16位二进制表示的最大数为,
D655 3512 16 ??
二进制数所表示数的范围,
1616
4位二进制加法计数器状态转换表
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0 要求, 每来一个 CP,计数器加 1
CP Q3 Q2 Q1 Q0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
1717
1,异步二进制加法计数器
用触发器组成计数器
QQ
R S
J K
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Q n
CP上升沿触发
例, 用维 — 阻型 J-K触发器组成 异步 二进制加法计数器
由 JK=11控制触发器
翻转计数
1818
用 4个维 — 阻型 J-K触发器组成
4位 异步 二进制加法计数器
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
R
清 0脉冲
进位脉冲
Q0Q1Q2Q3
CP
计数脉冲
1919
4位 异步 二进制加法
计数器时序图
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CP
Q0
Q1
Q2
Q3
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
1
1
1
0
0
0
0
异步, 各触发器不同时翻转,从低位到高位依次翻转
CP的上升沿
Q0翻转
Q0的上升沿
Q1翻转
Q1的上升沿
Q2翻转
Q2的上升沿
Q3翻转
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J KR
Q
0
Q1Q2Q3
CP
2020
4位异步二进制加法计数器 状态转换表
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
CP Q3 Q2 Q1 Q0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
每
16
个CP
循
环
一
周
2121
2,同步二进制加法计数器
同步, 每个触发器都用同一个 CP触发，要翻转时同时
翻转
设计方法,
用低位的 Q控制高位的 J,K，
决定其翻转还是不翻转。
JK＝ 00时，不翻转 (保持原状 )
JK＝ 11时，翻转
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Q n
J-K触发器真值表
2222
分析状态转换表，找出控制规律：
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
(1) Q0的翻转：
每来一个 CP,Q0翻转
一次
(2) Q1的翻转,
Q0=1时,再来一个 CP,
Q1翻转一次
(3) Q2的翻转,
Q1Q0=11时,再来一个
CP,Q2翻转一次
(4) Q3的翻转,
Q2Q1Q0=111时,再来一个 CP,Q3翻转一次
CP Q3 Q2 Q1 Q0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
2323
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
同步二进制加法计数器设计 用维 — 阻型 J-K触发器
(1) Q0的翻转：
每来一个 CP,Q0翻转
一次
R
清 0脉冲
CP
(2) Q1的翻转,
Q0=1时,再来一个 CP,
Q1翻转一次
(3) Q2的翻转,
Q1Q0=11时,再来一个
CP,Q2翻转一次
&Q1Q0
Q0Q1Q2Q3
JK=11J,K=Q0J,K=(Q1?Q0)
(4) Q3的翻转,
Q2Q1Q0=111时,再来一个 CP,Q3翻转一次
J,K=(Q2?Q1?Q0)
&Q2Q1Q0
2424
同步二进制加法计数器
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
R
清 0脉冲
CP
&Q1Q0
Q0Q1Q2Q3
&Q2Q1Q0
同步二进制加法计数器的 波形图
与异步二进制加法计数器的画法
相同,状态转换表 也相同，但是,..
波形图
2525
4位同步二进制加法计数器 时序图
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CP
Q0
Q1
Q2
Q3
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
1
1
1
0
0
0
0
同步计数器各触发器在同一时刻翻转
而异步计数器各触发器
翻转时刻不同,低位的领先,
高位的迟后,延迟时间为
纳秒 (ns)级
2626
十进制数用 0~9十个数字表示,而
数字电路中使用二进制,所以须用
二进制数给十进制数编码
14.3.2 十进制计数器
编码方法, 用 4位二进制数表示 1位十进制数,
称为二 — 十进制编码,又称 BCD码
( BCD— Binary Coded Decimal )
二进制数用 8421码
十进制数, 用 0 ~ 9 共十个数字表示
所以,用十个 4位二进制数表示 0~9
2727
CP Q3 Q2 Q1 Q0
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
十进制数的编码方法
例, 3位十进制数, 100,
用 BCD码表示
1 0 0
0001 0000 0000 BCD码
十进制数
2828
异步十进制加法计数器设计
(用下降沿触发的维 — 阻型 J-K触发器 )
J K Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 Q n
QQ
R S
J KCP
在 CP 时,根据 JK状态 Q变化
2929
异步十进制加法计数器设计
(用下降沿触发的维 — 阻型 J-K触发器 )
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
分析状态转换表,找出 JK控制规律,
(1) CP 时,Q0翻转,JK=11
(2) Q0 时,Q1翻转
(3) Q1 时,Q2翻转,JK=11
10 1 0 1 0
0 0
00 (5)当 Q3=1(Q3=0)且 Q0 时,将 Q1清 0
(4) Q0 时,Q3翻转,且
Q2Q1=11时,Q3由 0翻转成 1
Q2Q1=00时,Q3被清成 0
3030
R
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
(1) CP 时,Q0翻转,JK=11
异步十进制加法计数器设计
(用下降沿触发的维 — 阻型 J-K触发器 )
CP
Q0Q1Q2Q3
(2) Q0 时,Q1翻转(3) Q1 时,Q2翻转,JK=11
&
(4) Q0 时,Q3翻转,且
Q2Q1=11时,Q3由 0翻转成 1
Q2Q1=00时,Q3被清成 0
(5)当 Q3=1(Q3=0)且 Q0 时,将 Q1清 0
3131
异步十进制加法计数器
(用下降沿触发的维 — 阻型 J-K触发器 )
时序图
1 2 3 4 5 6 7 8 9 10 CP
Q0
Q1
Q2
Q3
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
3232
十进制加法计数器
状态转换表
CP Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
每 10个 CP循环一周
3333
R
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
QQ
R S
J K
CP
Q0Q1Q2Q3
&
异步十进制加法计数器
2个十进制计数器组成 1个 100进制计数器
Q3 Q2 Q1 Q0
CPR
异步十进制加法计数器
Q3 Q2 Q1 Q0
CPR
异步十进制加法计数器
Q3 Q2 Q1 Q0
CPR
异步十进制加法计数器
CP
进位脉冲 个位数十位数
R Q
3由 1变成 0时，向十位数送一个进位脉冲，
使十位数计一个数，同时个位数全变成 0000
3434
14.3.4 数字集成电路计数器
常用数字集成电路计数器芯片举例,
74LS160 4位同步十进制加法计数器，直接清除
74LS161 4位同步二进制加法计数器，直接清除
74LS162 4位同步十进制加法计数器，同步清除
74LS163 4位同步二进制加法计数器，同步清除
74LS190 4位同步十进制加 /减法计数器
74LS191 4位同步二进制加 /减法计数器
74LS192 4位同步十进制加 /减法计数器，带清除
74LS193 4位同步二进制加 /减法计数器，带清除
3535
1,集成计数器 74LS90 (国产 T4290)的逻辑结构及功能
74LS90－ 2分频和 5分频的十进制计数器
? 5 ?2
&
&
CPACPB
S9(1)
S9(2)
R0(2)
R0(1)
QD QAQC QB
时钟
输出
控制信号 (下降沿触发 )
一位二进制
计数器
三位五进制
计数器
3636
74LS90的功能（计数功能）
2分频器
(二进制计数器 )
(五进制计数器 )
5分频器
CPA QA n+1
QA n
CPB QD QC QB
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 0 0 0
?5 ?2
&
&
CPACPB
S9(1)
R0(2)
R0(1)
QD QAQC QB
S9(2)
3737
S9(2) ?5 ?2
&
&
CPACPB
S9(1)
R0(2)
R0(1)
QD QAQC QB
74LS90的功能 (置 9端、清 0端的功能）
R0(1) R0(2) S9(1) S9(2) 功能
1 1 任一为 0 清 0(QDQCQBQA=0000)
任意 1 1 置 9(QDQCQBQA=1001)
任一为 0 任一为 0 计数
3838
2,由 74LS90构成任意进制计数器
S9(2) ?5 ?2
&
&
CPACPB
S9(1)
R0(2)
R0(1)
QD QAQC QB
(1)用一片 74LS90组成 BCD码异步十进制计数器
计数转换状态表如下,
清 0
R0(1)=1
R0(2)=1
计数
R0(1)=0
R0(2)=0
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
74LS90
3939
CPA QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
用 74LS90组成的异步十进制计数器 转换状态表
每一个 CPA的下降沿,QA翻
转一次
每一个 QA的下降沿
(1→0),Q B翻转一次
CPA QD QC QB QA
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
五进制
4040
(2) 用一片 74LS90组成六进制计数器
CPA QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP进位脉冲
计数脉冲
当 QCQB=11时,
将输出清 0
0 0 0
先接成十进
制计数器
4141
(2) 用一片 74LS90组成六进制计数器（续）
波形图
CPA QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
CP
QA
QB
QC
1 2 3 4 5 6
0
0
0
1
0
0
1
0
0
1
1
0
0
0
1
1
0
1
0
0
0
4242
总结, 用一片 74LS90设计 N进制计数器的一般方法
第 N个 CP脉冲后,由输出端的,1”去控制清 0端
R0(1),R0(2),将输出端全部清 0
练习 1,下图是几进制计数器?
答, 8进制
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
74LS90
输出端状态
的变化范围,
0000~0111
4343
练习 2,下图是几进制计数器? 答, 7进制
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
&
74LS90
4444
练习 3,九进制计数器如何设计?
第 9个 CP脉冲后,QDQCQBQA=1001时,
用 QD 和 QA的 1去 R0(1),R0(2)将输出清 0
即,
CP 9 1 0 0 1
0 0 0 0
4545
用一片 74LS90设计九进制计数器
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
74LS90
4646
(3) 用 2片 74LS90组成 100进制计数器
方法, 用 2个十进制计数器级联,框图如下,
CP
计数脉冲
个位向十位
的进位脉冲
个位十位
详细电路图如下,
十进制计数器
(74LS90)
十进制计数器
(74LS90)
QD
4747
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
74LS90
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
CP
74LS90
十进制计数器十进制计数器
用 2片 74LS90组成 100进制计数器
100进制计数器,计数范围, 00~99
十位 个位
4848
(4) 用 2片 74LS90组成 24进制计数器
方法, 先将每片 74LS90构成十进制计数器,然后级
联,组成 100进制计数器，当输出出现：
0010 0100 时，将输出同时清 0。
十位 =2 个位 =4
即用十位的 QB 和个位的 QC送 R0(1) 和 R0(2)，
这样，计数范围变为 00～ 23，即 24进制
计数器
4949
用 2片 74LS90组成 24进制计数器
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
74LS90
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
74LS90
CP
计数范围为 00～
23
R0（ 1）,R0（ 2）同时为 1，
输出 清 0
先接成 100进制计数器
5050
(5) 用 2片 74LS90组成 37进制计数器
方法, 先将每片 74LS90构成十进制计数器,然后级联,
组成 100进制计数器。当输出出现：
0011 0111 时，将输出同时清 0。
十位 =3 个位 =7
5151
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
74LS90
QD QC QB QA
S9(1)
S9(2)
R0(1)
R0(2)CP
B CPA
74LS90
CP
用 2片 74LS90组成 37进制计数器
&&
计数范围为 00～ 36，即 37进制计数器
5252
问题,
1.如何用 2片 74LS90组成 10~99任
意进制的计数器?
2.如何用 3片 74LS90组成 100~999
任意进制的计数器?
5353
1.电子表电路
CPCP为秒脉冲 (周期为 1秒 )
24进制计数器 60进制计数器 60进制计数器
a~g7
7448 7448 7448 7448 7448 7448
QD~QA
秒显示
00~59秒
分显示
00~59分
小时显示
00~23小时
显
示
译
码
器
数
码
管
74LS90计数器
14.3.5计数器应用举例
5454
CP秒脉冲的产生
晶体振荡器
32.768kHz
共 32768分频
由 D触发器构成的 2分频器
CP
1秒
?2 ?2 ?2?
5555
2,数字频率计 －可测量一个数字信号 ux的频率
74LS90 74LS90
100进制计数器
7448 7448
QD~QA
a~g7
1秒
门控信号
被测信号 ux 闸门
CP
显示译码器
数码管
&
1秒内计数的个
数即为信号频率
问题
二片 74LS90
级联能测的
最高信号频
率是多少？
若信号频率
在 10000Hz
以内，那么
需要几片
74LS90？
5656
本课重点
1,J-K触发器的符号及功能 J K Q
n+1
0 0 Qn
0 1 0
1 0 1
1 1 Q n
Q Q
R S
J KCP
Q Q
R S
J KCP
维-
阻
型 CP上升沿触发 CP下降沿触发
2,会分析用 J-K触发器组成的加法计数器的计数状态
3,会设计用 2片 74LS90（ T4290）构成 100以内的任意
进制计数器