1重大通信学院 ?何伟
第四章 组合逻辑电路
数字电路, 组合逻辑电路时序逻辑电路
组合电路特点：
任意时刻的输出仅仅取决于该时刻的输入, 与电路原来的状态
无关 。
逻辑图描述
逻辑函数式描述
直值表描述
逻辑功能的描述：
2重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
3重大通信学院 ?何伟
4.1 组合逻辑电路分析
分析目的：
找出给定逻辑电路输出和输入之间的逻辑关系, 了解其逻
辑功能 。
分析步骤：
① 电路 → 逻辑函数式
②化简
③逻辑函数式 → 真值表
④逻辑函数式、真值表 逻辑功能概括出 ??? ??
4重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】
② 真值表
③ 逻辑功能,显然逻辑功能是, 异或, 功能
A B F
0 0 0
0 1 1
1 0 1
1 1 0
① 逻辑函数式
5重大通信学院 ?何伟
4.1 组合逻辑电路分析
4.1.1 全加器
A B F CO
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
真值表
A
B
=1 F
& CO
逻辑图
A
B
Σ F
CO CO
符号
BABABAF ????
ABCO ?
1,半加,不考虑进位的两个二进制数相加；
半加器,实现半加运算的电路 。
6重大通信学院 ?何伟
4.1 组合逻辑电路分析
2.全加,考虑了低位进位的两个二进制数相加 （ 实际上是 3个二
进制数相加 ）
A
B
Σ F
CO CO CI
符号
C I A BBACIBACIBACICIBAF ???????
ABCIACIB
ABCIBACIBAABCIBAABCIBACO
?????
????????????? ）（)(
全加器,实现全加器运算的电路 。
MSI,74LS183(双全加器 )
7重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,串行进位加法器
组成,低位的进位输出接高位的进位输入 。 如图 4-1-4（ P108）
缺点,速度慢 （ 最大时延 =4个全加器的传输延迟 ） 。
MSI,T692
8重大通信学院 ?何伟
4.1 组合逻辑电路分析
4.超前进位加法器
原理,通过逻辑电路事先得出每一位全加器的进位输入信号, 而
无需再从最低位开始向高位逐位传递进位信号 。
注意,电路复杂程度 ↑ ??? ?? 运算时间换取
优点,运算结果只需三级门的延迟, 进位输出只需二级门的延迟 。
缺点,电路复杂
MSI, 74LS283,CC4008
电路,如图 4-1-5(P109)
0 1 1
+ 0 1 1
1 1 0
9重大通信学院 ?何伟
10重大通信学院 ?何伟
4.1 组合逻辑电路分析
1.普通编码器 （ 不允许两个或两个以上的输入有效 ）
编码,在选定的一系列二进制数码中, 赋予代码特定含义的过程 。
编码器, 执行编码功能的电路 。
4.1.2 编码器
11重大通信学院 ?何伟
4.1 组合逻辑电路分析
由真值表可得：
Y2=I4+I5+I6+I7
Y1=I2+I3+I6+I7
Y0=I1+I3+I5+I7
如果任何时刻只允许一个取值为１, 则利用任意项化简为：
A B C D Y1 Y0
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1
CD
AB
0 0
0 1
11
1 0
00 × 1 × 1
01 0 × × ×
11 × × × ×
10 0 × × ×
Y 1 = C + D
同理,Y 0 = B+ D
12重大通信学院 ?何伟
4.1 组合逻辑电路分析
13重大通信学院 ?何伟
4.1 组合逻辑电路分析
2.优先编码器 （ 允许多个输入有效 ）
原理,对输入信号按优先顺序排队, 当几个输入信号同时出现时,
只对其中优先权最高的一个进行编码 。
74LS148 8线－ 3线优先编码器介绍：
14重大通信学院 ?何伟
4.1 组合逻辑电路分析
功能分析：
① /ST── 片选端 （ 选通端 ）
/ST=1时, 所有输出为高 （ 包括 Ys,/YEX）
/ST=0时, 正常工作 。
② Ys── 无编码指示端
Ys =0时, 表示电路工作, 但无编码
Ys =1时, 且 /ST=0,表示电路工作且有编码 。
③ /YEX── 扩展端
/YEX=0时, 表示电路工作且有编码
/YEX=1时, 且 /ST=0,表示电路工作但无编码 。
④ /IN0~/IN7── 输入端
低有效, 且优先顺序是 /IN7…… /IN0
⑤ /Y0~/Y2── 输出端
低有效, 即用 /Y2/Y1/Y0表示 /IN7有效
15重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,用两片 74LS148接成 16线 — ４线优先编码器 。 015 ?? AA ?优先顺序：
16重大通信学院 ?何伟
4.1 组合逻辑电路分析
工作原理：
① 无输入时 ?
② 有输入时 ?
815 ~ AA
（低段）输出：工作片第
，门打开、、
0121
3
11 4 87420
1
1
YYYLSY
cba
Y
S ???
?
?
815 ~ AA
（高段）输出：，门打开、、片不工作第 0121
3
0121
0
YYYcbaY
Y
S ???????
?
尽管此时 可能有
输入, 但被 YS1屏蔽了
07 ~ AA
MSI,74LS148,CC4532 8— 3优先编码器
74LS147,CC40147 10— 4优先编码器
17重大通信学院 ?何伟
4.1 组合逻辑电路分析
1.二进制译码器
输入 （ 二进制代码 ） 输出 （ 与输入代码一一对应的高低电平信号 。 ）
译码,编码的逆过程, 即将二进制代码译成对应的输出信号 。
译码器,完成译码功能的电路
§ 4.1.3 译码器
??? ?? 译码器
，译码器工作。，时，输出全为选通端，— 0ST11STST ??
2012 mAAY ??
1011 mAAY ??
0010 mAAY ??
3013 mAAY ??
结论,每一个输出端都是一个最小项的反, 且输出包含了全部最小项, 也
叫 全译码器
18重大通信学院 ?何伟
4.1 组合逻辑电路分析
19重大通信学院 ?何伟
4.1 组合逻辑电路分析
?输出低有效；
?利用使能端可将多片 138级连使用, 如 4-16译码 。
74LS138 三 — 八译码器；时，所有，当不满足 101 221 ????? YGGG BA
时，，且，当叫使能端，也叫片选端和 01 221221 ???? BABA GGGGGG；对应输入译码器工作，输出 C B AY
A
B
C
G 2A
Y 7
G 1
Y 6
Y 1
Y 2
Y 3
Y 4
Y 5
G N D
Y 0
V CC
2
1
4
3
6
5
8
7
15
16
13
14
11
12
9
10
B I N / O C T
74LS 138
G 2B
20重大通信学院 ?何伟
4.1 组合逻辑电路分析
21重大通信学院 ?何伟
4.1 组合逻辑电路分析
+5V
21 4 &
74LS138(1)
10 2 43 5 6 7
Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9 Z10 Z11 Z12 Z13 Z14 Z15
21 4 &
74LS138(2)
10 2 43 5 6 7
D3
D0
D1
D2
G2A
G1
G2B
【 例 】,用两片 74LS138接成 4— 16线译码器 。
22重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
输入 （ BCD码 ） ?输出 （ 十个对应的高低电平 ）
伪码
23重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
输入 （ BCD码 ） ?输出 （ 十个对应的高低电平 ）
24重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
MSI,74LS42（ 常用二 — 十进制译码器 ）
特点,① 无任何控制端； ② 具有拒绝伪码的功能 。
注意,变量译码器可作为数据分配器使用 。
A1A0── 地址分配
D=1时 → 选定 1?Y
0?Y
DY?
【 例 】,
D=0时 → 选定
25重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,
26重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,显示译码器
（ 1） 七段字符显示器：
? LED（ Light Emitting Diode）
? LCD（ Liguid Crystae Display）
?与普通二极管不同, 正向导通的发光；
?半导体材料不是硅, 锗, 是磷砷化镓, 磷化镓, 砷化镓等；
?杂质浓度很高, 复合过程放的多余能量 → 发光；
?正向压降 1.6V,1.8V,2.0V,2.2V等；
?有红色, 绿色, 近来也有兰色, 有普通, 高光, 超高光的区分；
?有八段 LED,小：每段 1个 LED
中：每段 2个 LED
大：每段 4个 LED
?分共阳与共阴 （ 如下图 ）
LED特点：
27重大通信学院 ?何伟
4.1 组合逻辑电路分析
28重大通信学院 ?何伟
4.1 组合逻辑电路分析
LED优点：
?工作电压低；
?体积小；
?寿命长 ；
?可靠性高；
?速度快 （ 0.1μs） ；
?亮度高
LED缺点：
?电流大 （ 10mA）
29重大通信学院 ?何伟
4.1 组合逻辑电路分析
?为保证连续黑色 → 加交变电压 （ 几十 ~几百 Hz） ；
?通过异或门实现交变电压, 如图 ；
?不自发光, 亮度差 ；
?响应速度慢 （ 10~200ms）, 不宜用于高速系统 ；
LCD特点：
在没有外加电场的情况下, 液晶分子按一定取向整齐地排列着, 液晶为透
明状态, 射人的光线大部分由反射电极反射回来, 显示器呈白色
加电压后出 现
动态散射效应 。
30重大通信学院 ?何伟
4.1 组合逻辑电路分析
LCD优点：
?省电 (功耗极小 )！ 适用于便携式仪表, 如手机
LCD缺点：
?不自发光, 亮度差 ；
?响应速度慢 （ 10~200ms）, 不宜用于高速系统 ；
31重大通信学院 ?何伟
4.1 组合逻辑电路分析
（ 2） BCD— 七段显示译码器
十进制数 BCD码 译码输出 显示
0 → 0000 → 1111110 →
abcdefg
1 → 0001 → 0110000 →
表 4-1-8
由表 4-1-8可写出 Ya~Yg的表达式,
32重大通信学院 ?何伟
33重大通信学院 ?何伟
4.1 组合逻辑电路分析
LSI,7446 BCD-七段显示译码器 (共阳, OC,耐压 30V)
7448 功能介绍：
①
②
③
④
⑤
⑥
，全亮；时且当—灯测试） 1BI0LT(LT ??；时，灭灯，此时叫灭零，且当—（灭零输入） 00 023 1 ?? AAAAR B IR B I
时，无条件灭灯；当—（灭灯输入） 0?BIBI
无效零的目的。如图配合使用，达到不显示可与 R B OR B I
7447 BCD-七段显示译码器 (共阳, OC,耐压 15V)
7448 BCD-七段显示译码器 (共阴, 有上拉电阻 2K)
7449 BCD-七段显示译码器 (共阴, OC,无 /LT和 /RBI)DIP14
74246,247 BCD-七段显示译码器 (共阳, OC,(30V,15V))
74248,249 BCD-七段显示译码器 (共阴, (有上拉电阻 2K,OC))
a~g（ 输出 ） — 有内部上拉电阻 （ 2K） → 2mA
为增大输出电流 → 可外接上拉电阻；；时，输出，且当—（灭零输出） 0R B O0R B I0AAAAR B O 023 1 ???
34重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,将, 005.600”显示为, 5.6,
35重大通信学院 ?何伟
4.1 组合逻辑电路分析
功能,比较两个数的大小或是否相等 。
1,1位数值比较器
§ 4.1.4 数值比较器
BAABAF BA ???
BAABBF BA ???
BABABAABBABAF BA ???????
A B FA>B FA=B FA<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
36重大通信学院 ?何伟
2,多位数值比较器
图 4-1-24是带级连输入的
4位数值比较器；
37重大通信学院 ?何伟
4.1 组合逻辑电路分析
① 若 A3=B3,A2=B2,A1=B1,A0=B0
③ 若 A3<B3
或 A3=B3,A2<B2
或 A3=B3,A2=B2,A1<B1
或 A3=B3,A2=B2,A1=B1,A0<B0
则 FA>B=1，即 A>B
则 FA<B1，即 A<B
则 FA=B=1 即 A=B
② 若 A3>B3
或 A3=B3,A2>B2
或 A3=B3,A2=B2,A1>B1
或 A3=B3,A2=B2,A1=B1,A0>B0
工作原理：
38重大通信学院 ?何伟
4.1 组合逻辑电路分析
39重大通信学院 ?何伟
4.1 组合逻辑电路分析
① 利用级连端可方便地将 4位数值比较器级连成 8位数值比较器, 如
图 4-1-26,只要对应位相连就可；
② 低位片的扩展端 A>Ｂ, A<B置０, A=B置１ 。
MSI,74LS85,CC4063,CC14585
【 实例 】 8位数值比较器
注意：
40重大通信学院 ?何伟
4.1 组合逻辑电路分析
1,工作原理：
Do~Dn 选一 ? Ｙ
§ 4.1.5 数据选择器
A1 A0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
D 0
D 1
D 2
D 3
Y
输入 输出
由地址决定iDY i,?
41重大通信学院 ?何伟
4.1 组合逻辑电路分析
iDYS 111 0 ?? 时，当
01 11 ?? YS 时，当
2,4选１数据选择器 74LS153
101130112011101101 )]()()()([ SAADAADAADAADY ?????
42重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,4选１数据选择器 CC14539 (由 CMOS传输门构成的数据选择器 )
C=1时 VI/VO←→ VO/VI
C=0时 VI/VO←→ VD/VI
43重大通信学院 ?何伟
4.1 组合逻辑电路分析
101130112011101101 )]()()()( STAADAADAADAADY ?????
① 当 A1A0=00时 TG5,TG1和
TG3导通, Y1=D10
② 当 A1A0=01时 TG5,TG2和
TG4导通, Y1=D11
③ 当 A1A0=10时 TG6,TG1和
TG3导通, Y1=D12
④ 当 A1A0=11时 TG6,TG2、
TG4导通, Y1=D13
同样有：
MSI,74LS151（ 8选 1,互补输出 ）, 74152,CC4512,CC14539（ 双 4
选 1）, 74LS153（ 双 4选 1）
原理：
44重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】 利用 /ST扩展数据选择器
45重大通信学院 ?何伟
4.1 组合逻辑电路分析
奇偶 /校验码,就是在信息码之后, 加一位校验码位, 使码组中的 1的
码元个数为奇数或偶数 。
检错码,能检测出差错码组的码型 。 奇偶校验码是常用的检错码,
但只有检测一位差错的能力 。
奇偶产生校验电路,有奇偶校验能力及能产生偶校验码的电路 。
§ 4.1.6奇偶产生 /校验电路
46重大通信学院 ?何伟
4.1 组合逻辑电路分析
FEV── 偶输出
FOD── 奇输出
A~H──8个数据输入
EVEN──偶控制端, 此时用 FOD与数据一起输出, 以保持偶输出
ODD──奇控制端, 此时用 FOD与数据一起输出, 以保持奇输出 。
74180 9位奇偶产生器 /校验器
47重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 实例 】 奇偶校验系统
常用 MSI,74180,74LS280
48重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
49重大通信学院 ?何伟
4.2 组合逻辑电路设计
设计：根据逻辑功能的要求及器件资源情况, 设计出实现该功能的最佳
电路 。
§ 4.2.1采用 SSI的组合逻辑电路设计
SSI门电路
器件资源,MSI器件
可编程逻辑器件（第八章）
最简原则,?所用器件数最少
?器件的种类最少
?器件间的连线最少 。
50重大通信学院 ?何伟
4.2 组合逻辑电路设计
具体步骤：
一, 进行逻辑抽象 （ 将因果关系 ?逻辑函数 ）
1,分析事件因果关系, 确定输入变量和输出变量 （ 原因 ── 输入, 结果
── 输出 ）
2,定义逻辑状态的含意 （ 0──？ 1──？, 也叫逻辑状态赋值 ）
3,根据因果关系, 列出真值表
二, 写出逻辑函数式
三, 选定器件类型 （ SSI？ MSI？ 与非门？ 或非门 ）
四, 化简或变换形式 （ 根据所用门的类型 ）
五, 画出逻辑图
注意,并不是每个设计都需要所有的步骤, 如
① 设计要求本身就是真值表形式, 不必逻辑抽象
② 逻辑关系非常简单, 不需要真值表
③ 实际设计项目还必须包括所选器件的管脚连接, PCB设计等 。
51重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-1 】 有一火灾 … 的电路 。 （ P130）
解：
① 逻辑抽象
原因,A,B,C为输入 （ 1── 有火灾, 0── 无火灾 ）
结果,F为输出 1── 报警
0── 不报警
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
② 写出逻辑函数式
A B CCABCBABCAF ????
③ 选定器件,SSI TTL电路, 如用, 与非门,,, 与或非门,,, 或与,
式
52重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-1 】 有一火灾 … 的电路 。 （ P130） A B C F0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
④ 化简 （ 用卡诺图 ）
)( 与或式BCACABF ???
)( 与非式BCACABF ???
F=(A+B)(A+C)(B+C) （ 或与式 ）
)( 与或非式CBCABAF ???
)( 或非式CBCABAF ??????
⑤ 画出逻辑图 （ P131~132）
【 例 4-2】 【 例 4-3 】 【 例 4-4 】 自看
B C
A
0 0
0 1
11
1 0
0 0 0 1 0
1 0 1 1 1
F
注,为求或与式, 可圈卡诺图中的 0,写最大项的, 与, 。
53重大通信学院 ?何伟
4.2 组合逻辑电路设计
§ 4.2.2 采用 MSI实现组合逻辑函数
为什么用 MSI实现 F？ 因为：
① 性能好, 因为 MSI是经典设计电路；
② 如果 F与某 MSI功能接近, 则可简化设计, 减少错误, 只需少量连线；
③ 数据选择器可方便实现单输出函数；
④ 译码器及附加逻辑可方便实现多输出函数；
⑤ 代码变换通常可用加法器实现 。
1,用具有 n个地址输入端的数据选择器实现 n变量逻辑函数
原理,根据 )]()()()([ 01130112011101101 AADAADAADAADY ????
若定义,A1A0─→ 两个输入变量
D0~D3─→ 根据 F 中 mi 的有无分别赋值 （ 1或 0）
54重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-5 】 用 8选 1数选器实现
D0=0 D4=1
D1=1 D5=1
D2=1 D6=1
D3=1 D7=0
连接电路如图
结论,① n个地址的数选器可实现任一 n变量的 F；
② n个地址的数选器可实现任一小于 n变量的 F；
实现方法,（ a） 将多余地址端接地；
（ b） 将 相应 的 Di接地 。
解：根据卡诺图, 有 B C A 0 0 0 1 11 1 0
0 0 1 1 1
1 1 1 0 1
F
CBCABAF ???
55重大通信学院 ?何伟
4.2 组合逻辑电路设计
2,用具有 n个地址端的数选器实现 m变量逻辑函数 （ m>n）
(1) 扩展法
利用扩展端将数选器扩展成 m个地址端的数选器实现 F。
【 例 4-6】 用两片 8选 1数选器实现 )14,13,12,11,9,7,6,5,1(),,,( ??
mDCBAF
56重大通信学院 ?何伟
4.2 组合逻辑电路设计
（ 2） 降维图法
降维图,将卡诺图的某些变量也作为小方格内的值而得到的新的卡图
记图变量,降维图小方格中的变量
降维方法：
① 若 F(A,B,C,0)=F(A,B,C,1)=0,则合并的小方格为 0;
② 若 F(A,B,C,0)=F(A,B,C,1)=1,则合并的小方格为 1;
③ 若 F(A,B,C,0)=0,F(A,B,C,1)=1,则合并的小方格为 D;
④ 若 F(A,B,C,0)=1,F(A,B,C,1)=0,则合并的小方格为 /D;
57重大通信学院 ?何伟
4.2 组合逻辑电路设计
（ 2） 降维图法
CDCD ???
DCDCCCCD ???????? 1
58重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-7】 用一片 8选 1数选器实现如下函数,（ P140）
)14,13,12,11,9,7,6,5,1(),,,( ?? mDCBAF
59重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-8】 用 8选 1数选器实现如下函数,（ P140~142）
)31,26,23,22,21,20,14,13,12,11,9,3,1,0(),,,,( ?? mEDCBAF
60重大通信学院 ?何伟
4.2 组合逻辑电路设计
注意：
① 选用不同的变量作记图变量其结果和复杂程度是不一样的 （ 即一题
多解 ） ；
② 如果只降维一次, 则外围元件只需一个反向器, 降维太多, 外围电
路将较复杂；
③ 该法只适用于单输出函数 。
3,用译码器实现 F
原理,应用外部逻辑将全译码器输出的 mi进行组合输出 。
A,B,C… → 译码器 → 全部 mi→ 外部逻辑 (F1, F2,… Fm)多输出函数
61重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-9】 P143
76210
762102
YYYYY
mmmmmA B CCBBAF
?????
????????
76210
764313
YYYYY
mmmmmCABCCAF
?????
????????
75417541
75411
YYYYmmmm
mmmmACCBBAF
????????
???????
62重大通信学院 ?何伟
4.2 组合逻辑电路设计
4,采用全加器实现 F
主要用于实现代码转换逻辑
【 例 4-10】 设计将 8421 BCD码转换成余 3 BCD码的电路 。
【 例 4-11】 用加法器实现两个 1位 8421BCD码加法运算 。
63重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
?4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
64重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.1静态逻辑冒险
前面的分析与设计都是在稳态下进行的, 变化瞬间的情况怎样？
65重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
竞争 ── 门电路两个输入信号同时向相反的逻辑电平跳变的现象；
冒险 ── 由于竞争而在电路输出端 （ 可能 ） 产生尖峰脉冲的现象 。
冒险有可能竞争 ??? ??
∵ 如果有竞争, 必须,
① 两个输入信号到达的时间不同 (如图 4-3-3)
② 门的传输延迟不同 (对两级门电路, 如图 4-3-3 ) ?冒险
注意：
有时即使满足如上条件也不一定会产生冒险 。 如对上电路 A,B信号延迟的
时间对调 就不会有冒险 。
66重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
静态冒险,输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；
输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；
（ 1-0-1） ──静态 0冒险
（ 0-1-0） ── 静态 1冒险 。
动态冒险：
输入信号变化前后稳定输出不同, 而在转换瞬间出现的冒险 。
（ 0-1-0-1）
（ 1-0-1-0）
冒险的危害：
如果负载是对尖峰脉冲敏感的电路 （ 如触发器 ）, 则会有误动作 。
67重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.2 如何判断冒险
静态逻辑冒险的两种情况：
1.当 A和 /A通过不同的途径到达门电路时, 当 A变化时, 门电路输出有可
能产生冒险；
有可能产生冒险，如,???? ???? ?? bbcbbaF ca 1
2,当有两个及以上变量变化时, 输出有可能有冒险
若 P（ P≥ 2） 个 … 冒险 。 (P147)
AAFAAF ???? 或此时有：
注意,当输入变量很多时, 分析是否有冒险十分困难, 此时可采用计算机
辅助分析的方法查找, 如 PSPICE,MAX+PIusⅡ 等 。
【 例 4-13】 P147 自看 ！
68重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.3 消除冒险的方法
1,修改逻辑设计
∵ A── 一级门延迟, /A── 两级门
延迟；
则,1?0 (有 ) 0?1(无 )
CAABY ??
，有冒险时，当 AAYCB ???? 1
BCCAABCAABY ?????由于：
，无冒险时，当则,11 ????? AAYCB
BABAABYC ?????? 时，当但是,1
当 AB=11 ? 00时 ；
则,Y=0+1?1+0 (有冒险 )
∵ B ── 一级门延迟,/A── 两级门延
迟；
69重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
优点,效果较好 。
缺点,① 增加了电路复杂性；
② 有局限性 。
2,引入取样脉冲
方法,引入取样脉冲, 避开输入信号发生转变的瞬间 。
引入方法,如图 4-3-7（ P149）
70重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
优点,简单 。
缺点,① 输出不再是电位信号, 而是脉冲信号了；
② 脉冲的宽度和产生的时间需严格控制 。
3,滤波法
尖峰窄 ─ → 输出并接 Cf─ → 降低尖峰幅度
优点,最简单 。
缺点,增加了输出电压的上升和下降时间, 使波形变坏, 最高使用频率
降低 。
71重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
?4.2 组合逻辑电路设计
?4.3 组合逻辑电路的冒险现象
72重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
【 第四章习题 】
P150：
1,2,3,4(2)(4),5(1)(3)，
8,14,20
第四章 组合逻辑电路
数字电路, 组合逻辑电路时序逻辑电路
组合电路特点：
任意时刻的输出仅仅取决于该时刻的输入, 与电路原来的状态
无关 。
逻辑图描述
逻辑函数式描述
直值表描述
逻辑功能的描述：
2重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
3重大通信学院 ?何伟
4.1 组合逻辑电路分析
分析目的：
找出给定逻辑电路输出和输入之间的逻辑关系, 了解其逻
辑功能 。
分析步骤：
① 电路 → 逻辑函数式
②化简
③逻辑函数式 → 真值表
④逻辑函数式、真值表 逻辑功能概括出 ??? ??
4重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】
② 真值表
③ 逻辑功能,显然逻辑功能是, 异或, 功能
A B F
0 0 0
0 1 1
1 0 1
1 1 0
① 逻辑函数式
5重大通信学院 ?何伟
4.1 组合逻辑电路分析
4.1.1 全加器
A B F CO
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
真值表
A
B
=1 F
& CO
逻辑图
A
B
Σ F
CO CO
符号
BABABAF ????
ABCO ?
1,半加,不考虑进位的两个二进制数相加；
半加器,实现半加运算的电路 。
6重大通信学院 ?何伟
4.1 组合逻辑电路分析
2.全加,考虑了低位进位的两个二进制数相加 （ 实际上是 3个二
进制数相加 ）
A
B
Σ F
CO CO CI
符号
C I A BBACIBACIBACICIBAF ???????
ABCIACIB
ABCIBACIBAABCIBAABCIBACO
?????
????????????? ）（)(
全加器,实现全加器运算的电路 。
MSI,74LS183(双全加器 )
7重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,串行进位加法器
组成,低位的进位输出接高位的进位输入 。 如图 4-1-4（ P108）
缺点,速度慢 （ 最大时延 =4个全加器的传输延迟 ） 。
MSI,T692
8重大通信学院 ?何伟
4.1 组合逻辑电路分析
4.超前进位加法器
原理,通过逻辑电路事先得出每一位全加器的进位输入信号, 而
无需再从最低位开始向高位逐位传递进位信号 。
注意,电路复杂程度 ↑ ??? ?? 运算时间换取
优点,运算结果只需三级门的延迟, 进位输出只需二级门的延迟 。
缺点,电路复杂
MSI, 74LS283,CC4008
电路,如图 4-1-5(P109)
0 1 1
+ 0 1 1
1 1 0
9重大通信学院 ?何伟
10重大通信学院 ?何伟
4.1 组合逻辑电路分析
1.普通编码器 （ 不允许两个或两个以上的输入有效 ）
编码,在选定的一系列二进制数码中, 赋予代码特定含义的过程 。
编码器, 执行编码功能的电路 。
4.1.2 编码器
11重大通信学院 ?何伟
4.1 组合逻辑电路分析
由真值表可得：
Y2=I4+I5+I6+I7
Y1=I2+I3+I6+I7
Y0=I1+I3+I5+I7
如果任何时刻只允许一个取值为１, 则利用任意项化简为：
A B C D Y1 Y0
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1
CD
AB
0 0
0 1
11
1 0
00 × 1 × 1
01 0 × × ×
11 × × × ×
10 0 × × ×
Y 1 = C + D
同理,Y 0 = B+ D
12重大通信学院 ?何伟
4.1 组合逻辑电路分析
13重大通信学院 ?何伟
4.1 组合逻辑电路分析
2.优先编码器 （ 允许多个输入有效 ）
原理,对输入信号按优先顺序排队, 当几个输入信号同时出现时,
只对其中优先权最高的一个进行编码 。
74LS148 8线－ 3线优先编码器介绍：
14重大通信学院 ?何伟
4.1 组合逻辑电路分析
功能分析：
① /ST── 片选端 （ 选通端 ）
/ST=1时, 所有输出为高 （ 包括 Ys,/YEX）
/ST=0时, 正常工作 。
② Ys── 无编码指示端
Ys =0时, 表示电路工作, 但无编码
Ys =1时, 且 /ST=0,表示电路工作且有编码 。
③ /YEX── 扩展端
/YEX=0时, 表示电路工作且有编码
/YEX=1时, 且 /ST=0,表示电路工作但无编码 。
④ /IN0~/IN7── 输入端
低有效, 且优先顺序是 /IN7…… /IN0
⑤ /Y0~/Y2── 输出端
低有效, 即用 /Y2/Y1/Y0表示 /IN7有效
15重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,用两片 74LS148接成 16线 — ４线优先编码器 。 015 ?? AA ?优先顺序：
16重大通信学院 ?何伟
4.1 组合逻辑电路分析
工作原理：
① 无输入时 ?
② 有输入时 ?
815 ~ AA
（低段）输出：工作片第
，门打开、、
0121
3
11 4 87420
1
1
YYYLSY
cba
Y
S ???
?
?
815 ~ AA
（高段）输出：，门打开、、片不工作第 0121
3
0121
0
YYYcbaY
Y
S ???????
?
尽管此时 可能有
输入, 但被 YS1屏蔽了
07 ~ AA
MSI,74LS148,CC4532 8— 3优先编码器
74LS147,CC40147 10— 4优先编码器
17重大通信学院 ?何伟
4.1 组合逻辑电路分析
1.二进制译码器
输入 （ 二进制代码 ） 输出 （ 与输入代码一一对应的高低电平信号 。 ）
译码,编码的逆过程, 即将二进制代码译成对应的输出信号 。
译码器,完成译码功能的电路
§ 4.1.3 译码器
??? ?? 译码器
，译码器工作。，时，输出全为选通端，— 0ST11STST ??
2012 mAAY ??
1011 mAAY ??
0010 mAAY ??
3013 mAAY ??
结论,每一个输出端都是一个最小项的反, 且输出包含了全部最小项, 也
叫 全译码器
18重大通信学院 ?何伟
4.1 组合逻辑电路分析
19重大通信学院 ?何伟
4.1 组合逻辑电路分析
?输出低有效；
?利用使能端可将多片 138级连使用, 如 4-16译码 。
74LS138 三 — 八译码器；时，所有，当不满足 101 221 ????? YGGG BA
时，，且，当叫使能端，也叫片选端和 01 221221 ???? BABA GGGGGG；对应输入译码器工作，输出 C B AY
A
B
C
G 2A
Y 7
G 1
Y 6
Y 1
Y 2
Y 3
Y 4
Y 5
G N D
Y 0
V CC
2
1
4
3
6
5
8
7
15
16
13
14
11
12
9
10
B I N / O C T
74LS 138
G 2B
20重大通信学院 ?何伟
4.1 组合逻辑电路分析
21重大通信学院 ?何伟
4.1 组合逻辑电路分析
+5V
21 4 &
74LS138(1)
10 2 43 5 6 7
Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9 Z10 Z11 Z12 Z13 Z14 Z15
21 4 &
74LS138(2)
10 2 43 5 6 7
D3
D0
D1
D2
G2A
G1
G2B
【 例 】,用两片 74LS138接成 4— 16线译码器 。
22重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
输入 （ BCD码 ） ?输出 （ 十个对应的高低电平 ）
伪码
23重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
输入 （ BCD码 ） ?输出 （ 十个对应的高低电平 ）
24重大通信学院 ?何伟
4.1 组合逻辑电路分析
2,二一十进制译码器
MSI,74LS42（ 常用二 — 十进制译码器 ）
特点,① 无任何控制端； ② 具有拒绝伪码的功能 。
注意,变量译码器可作为数据分配器使用 。
A1A0── 地址分配
D=1时 → 选定 1?Y
0?Y
DY?
【 例 】,
D=0时 → 选定
25重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,
26重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,显示译码器
（ 1） 七段字符显示器：
? LED（ Light Emitting Diode）
? LCD（ Liguid Crystae Display）
?与普通二极管不同, 正向导通的发光；
?半导体材料不是硅, 锗, 是磷砷化镓, 磷化镓, 砷化镓等；
?杂质浓度很高, 复合过程放的多余能量 → 发光；
?正向压降 1.6V,1.8V,2.0V,2.2V等；
?有红色, 绿色, 近来也有兰色, 有普通, 高光, 超高光的区分；
?有八段 LED,小：每段 1个 LED
中：每段 2个 LED
大：每段 4个 LED
?分共阳与共阴 （ 如下图 ）
LED特点：
27重大通信学院 ?何伟
4.1 组合逻辑电路分析
28重大通信学院 ?何伟
4.1 组合逻辑电路分析
LED优点：
?工作电压低；
?体积小；
?寿命长 ；
?可靠性高；
?速度快 （ 0.1μs） ；
?亮度高
LED缺点：
?电流大 （ 10mA）
29重大通信学院 ?何伟
4.1 组合逻辑电路分析
?为保证连续黑色 → 加交变电压 （ 几十 ~几百 Hz） ；
?通过异或门实现交变电压, 如图 ；
?不自发光, 亮度差 ；
?响应速度慢 （ 10~200ms）, 不宜用于高速系统 ；
LCD特点：
在没有外加电场的情况下, 液晶分子按一定取向整齐地排列着, 液晶为透
明状态, 射人的光线大部分由反射电极反射回来, 显示器呈白色
加电压后出 现
动态散射效应 。
30重大通信学院 ?何伟
4.1 组合逻辑电路分析
LCD优点：
?省电 (功耗极小 )！ 适用于便携式仪表, 如手机
LCD缺点：
?不自发光, 亮度差 ；
?响应速度慢 （ 10~200ms）, 不宜用于高速系统 ；
31重大通信学院 ?何伟
4.1 组合逻辑电路分析
（ 2） BCD— 七段显示译码器
十进制数 BCD码 译码输出 显示
0 → 0000 → 1111110 →
abcdefg
1 → 0001 → 0110000 →
表 4-1-8
由表 4-1-8可写出 Ya~Yg的表达式,
32重大通信学院 ?何伟
33重大通信学院 ?何伟
4.1 组合逻辑电路分析
LSI,7446 BCD-七段显示译码器 (共阳, OC,耐压 30V)
7448 功能介绍：
①
②
③
④
⑤
⑥
，全亮；时且当—灯测试） 1BI0LT(LT ??；时，灭灯，此时叫灭零，且当—（灭零输入） 00 023 1 ?? AAAAR B IR B I
时，无条件灭灯；当—（灭灯输入） 0?BIBI
无效零的目的。如图配合使用，达到不显示可与 R B OR B I
7447 BCD-七段显示译码器 (共阳, OC,耐压 15V)
7448 BCD-七段显示译码器 (共阴, 有上拉电阻 2K)
7449 BCD-七段显示译码器 (共阴, OC,无 /LT和 /RBI)DIP14
74246,247 BCD-七段显示译码器 (共阳, OC,(30V,15V))
74248,249 BCD-七段显示译码器 (共阴, (有上拉电阻 2K,OC))
a~g（ 输出 ） — 有内部上拉电阻 （ 2K） → 2mA
为增大输出电流 → 可外接上拉电阻；；时，输出，且当—（灭零输出） 0R B O0R B I0AAAAR B O 023 1 ???
34重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】,将, 005.600”显示为, 5.6,
35重大通信学院 ?何伟
4.1 组合逻辑电路分析
功能,比较两个数的大小或是否相等 。
1,1位数值比较器
§ 4.1.4 数值比较器
BAABAF BA ???
BAABBF BA ???
BABABAABBABAF BA ???????
A B FA>B FA=B FA<B
0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0
36重大通信学院 ?何伟
2,多位数值比较器
图 4-1-24是带级连输入的
4位数值比较器；
37重大通信学院 ?何伟
4.1 组合逻辑电路分析
① 若 A3=B3,A2=B2,A1=B1,A0=B0
③ 若 A3<B3
或 A3=B3,A2<B2
或 A3=B3,A2=B2,A1<B1
或 A3=B3,A2=B2,A1=B1,A0<B0
则 FA>B=1，即 A>B
则 FA<B1，即 A<B
则 FA=B=1 即 A=B
② 若 A3>B3
或 A3=B3,A2>B2
或 A3=B3,A2=B2,A1>B1
或 A3=B3,A2=B2,A1=B1,A0>B0
工作原理：
38重大通信学院 ?何伟
4.1 组合逻辑电路分析
39重大通信学院 ?何伟
4.1 组合逻辑电路分析
① 利用级连端可方便地将 4位数值比较器级连成 8位数值比较器, 如
图 4-1-26,只要对应位相连就可；
② 低位片的扩展端 A>Ｂ, A<B置０, A=B置１ 。
MSI,74LS85,CC4063,CC14585
【 实例 】 8位数值比较器
注意：
40重大通信学院 ?何伟
4.1 组合逻辑电路分析
1,工作原理：
Do~Dn 选一 ? Ｙ
§ 4.1.5 数据选择器
A1 A0 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3
D 0
D 1
D 2
D 3
Y
输入 输出
由地址决定iDY i,?
41重大通信学院 ?何伟
4.1 组合逻辑电路分析
iDYS 111 0 ?? 时，当
01 11 ?? YS 时，当
2,4选１数据选择器 74LS153
101130112011101101 )]()()()([ SAADAADAADAADY ?????
42重大通信学院 ?何伟
4.1 组合逻辑电路分析
3,4选１数据选择器 CC14539 (由 CMOS传输门构成的数据选择器 )
C=1时 VI/VO←→ VO/VI
C=0时 VI/VO←→ VD/VI
43重大通信学院 ?何伟
4.1 组合逻辑电路分析
101130112011101101 )]()()()( STAADAADAADAADY ?????
① 当 A1A0=00时 TG5,TG1和
TG3导通, Y1=D10
② 当 A1A0=01时 TG5,TG2和
TG4导通, Y1=D11
③ 当 A1A0=10时 TG6,TG1和
TG3导通, Y1=D12
④ 当 A1A0=11时 TG6,TG2、
TG4导通, Y1=D13
同样有：
MSI,74LS151（ 8选 1,互补输出 ）, 74152,CC4512,CC14539（ 双 4
选 1）, 74LS153（ 双 4选 1）
原理：
44重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 例 】 利用 /ST扩展数据选择器
45重大通信学院 ?何伟
4.1 组合逻辑电路分析
奇偶 /校验码,就是在信息码之后, 加一位校验码位, 使码组中的 1的
码元个数为奇数或偶数 。
检错码,能检测出差错码组的码型 。 奇偶校验码是常用的检错码,
但只有检测一位差错的能力 。
奇偶产生校验电路,有奇偶校验能力及能产生偶校验码的电路 。
§ 4.1.6奇偶产生 /校验电路
46重大通信学院 ?何伟
4.1 组合逻辑电路分析
FEV── 偶输出
FOD── 奇输出
A~H──8个数据输入
EVEN──偶控制端, 此时用 FOD与数据一起输出, 以保持偶输出
ODD──奇控制端, 此时用 FOD与数据一起输出, 以保持奇输出 。
74180 9位奇偶产生器 /校验器
47重大通信学院 ?何伟
4.1 组合逻辑电路分析
【 实例 】 奇偶校验系统
常用 MSI,74180,74LS280
48重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
49重大通信学院 ?何伟
4.2 组合逻辑电路设计
设计：根据逻辑功能的要求及器件资源情况, 设计出实现该功能的最佳
电路 。
§ 4.2.1采用 SSI的组合逻辑电路设计
SSI门电路
器件资源,MSI器件
可编程逻辑器件（第八章）
最简原则,?所用器件数最少
?器件的种类最少
?器件间的连线最少 。
50重大通信学院 ?何伟
4.2 组合逻辑电路设计
具体步骤：
一, 进行逻辑抽象 （ 将因果关系 ?逻辑函数 ）
1,分析事件因果关系, 确定输入变量和输出变量 （ 原因 ── 输入, 结果
── 输出 ）
2,定义逻辑状态的含意 （ 0──？ 1──？, 也叫逻辑状态赋值 ）
3,根据因果关系, 列出真值表
二, 写出逻辑函数式
三, 选定器件类型 （ SSI？ MSI？ 与非门？ 或非门 ）
四, 化简或变换形式 （ 根据所用门的类型 ）
五, 画出逻辑图
注意,并不是每个设计都需要所有的步骤, 如
① 设计要求本身就是真值表形式, 不必逻辑抽象
② 逻辑关系非常简单, 不需要真值表
③ 实际设计项目还必须包括所选器件的管脚连接, PCB设计等 。
51重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-1 】 有一火灾 … 的电路 。 （ P130）
解：
① 逻辑抽象
原因,A,B,C为输入 （ 1── 有火灾, 0── 无火灾 ）
结果,F为输出 1── 报警
0── 不报警
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
② 写出逻辑函数式
A B CCABCBABCAF ????
③ 选定器件,SSI TTL电路, 如用, 与非门,,, 与或非门,,, 或与,
式
52重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-1 】 有一火灾 … 的电路 。 （ P130） A B C F0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
④ 化简 （ 用卡诺图 ）
)( 与或式BCACABF ???
)( 与非式BCACABF ???
F=(A+B)(A+C)(B+C) （ 或与式 ）
)( 与或非式CBCABAF ???
)( 或非式CBCABAF ??????
⑤ 画出逻辑图 （ P131~132）
【 例 4-2】 【 例 4-3 】 【 例 4-4 】 自看
B C
A
0 0
0 1
11
1 0
0 0 0 1 0
1 0 1 1 1
F
注,为求或与式, 可圈卡诺图中的 0,写最大项的, 与, 。
53重大通信学院 ?何伟
4.2 组合逻辑电路设计
§ 4.2.2 采用 MSI实现组合逻辑函数
为什么用 MSI实现 F？ 因为：
① 性能好, 因为 MSI是经典设计电路；
② 如果 F与某 MSI功能接近, 则可简化设计, 减少错误, 只需少量连线；
③ 数据选择器可方便实现单输出函数；
④ 译码器及附加逻辑可方便实现多输出函数；
⑤ 代码变换通常可用加法器实现 。
1,用具有 n个地址输入端的数据选择器实现 n变量逻辑函数
原理,根据 )]()()()([ 01130112011101101 AADAADAADAADY ????
若定义,A1A0─→ 两个输入变量
D0~D3─→ 根据 F 中 mi 的有无分别赋值 （ 1或 0）
54重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-5 】 用 8选 1数选器实现
D0=0 D4=1
D1=1 D5=1
D2=1 D6=1
D3=1 D7=0
连接电路如图
结论,① n个地址的数选器可实现任一 n变量的 F；
② n个地址的数选器可实现任一小于 n变量的 F；
实现方法,（ a） 将多余地址端接地；
（ b） 将 相应 的 Di接地 。
解：根据卡诺图, 有 B C A 0 0 0 1 11 1 0
0 0 1 1 1
1 1 1 0 1
F
CBCABAF ???
55重大通信学院 ?何伟
4.2 组合逻辑电路设计
2,用具有 n个地址端的数选器实现 m变量逻辑函数 （ m>n）
(1) 扩展法
利用扩展端将数选器扩展成 m个地址端的数选器实现 F。
【 例 4-6】 用两片 8选 1数选器实现 )14,13,12,11,9,7,6,5,1(),,,( ??
mDCBAF
56重大通信学院 ?何伟
4.2 组合逻辑电路设计
（ 2） 降维图法
降维图,将卡诺图的某些变量也作为小方格内的值而得到的新的卡图
记图变量,降维图小方格中的变量
降维方法：
① 若 F(A,B,C,0)=F(A,B,C,1)=0,则合并的小方格为 0;
② 若 F(A,B,C,0)=F(A,B,C,1)=1,则合并的小方格为 1;
③ 若 F(A,B,C,0)=0,F(A,B,C,1)=1,则合并的小方格为 D;
④ 若 F(A,B,C,0)=1,F(A,B,C,1)=0,则合并的小方格为 /D;
57重大通信学院 ?何伟
4.2 组合逻辑电路设计
（ 2） 降维图法
CDCD ???
DCDCCCCD ???????? 1
58重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-7】 用一片 8选 1数选器实现如下函数,（ P140）
)14,13,12,11,9,7,6,5,1(),,,( ?? mDCBAF
59重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-8】 用 8选 1数选器实现如下函数,（ P140~142）
)31,26,23,22,21,20,14,13,12,11,9,3,1,0(),,,,( ?? mEDCBAF
60重大通信学院 ?何伟
4.2 组合逻辑电路设计
注意：
① 选用不同的变量作记图变量其结果和复杂程度是不一样的 （ 即一题
多解 ） ；
② 如果只降维一次, 则外围元件只需一个反向器, 降维太多, 外围电
路将较复杂；
③ 该法只适用于单输出函数 。
3,用译码器实现 F
原理,应用外部逻辑将全译码器输出的 mi进行组合输出 。
A,B,C… → 译码器 → 全部 mi→ 外部逻辑 (F1, F2,… Fm)多输出函数
61重大通信学院 ?何伟
4.2 组合逻辑电路设计
【 例 4-9】 P143
76210
762102
YYYYY
mmmmmA B CCBBAF
?????
????????
76210
764313
YYYYY
mmmmmCABCCAF
?????
????????
75417541
75411
YYYYmmmm
mmmmACCBBAF
????????
???????
62重大通信学院 ?何伟
4.2 组合逻辑电路设计
4,采用全加器实现 F
主要用于实现代码转换逻辑
【 例 4-10】 设计将 8421 BCD码转换成余 3 BCD码的电路 。
【 例 4-11】 用加法器实现两个 1位 8421BCD码加法运算 。
63重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
?4.2 组合逻辑电路设计
4.3 组合逻辑电路的冒险现象
64重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.1静态逻辑冒险
前面的分析与设计都是在稳态下进行的, 变化瞬间的情况怎样？
65重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
竞争 ── 门电路两个输入信号同时向相反的逻辑电平跳变的现象；
冒险 ── 由于竞争而在电路输出端 （ 可能 ） 产生尖峰脉冲的现象 。
冒险有可能竞争 ??? ??
∵ 如果有竞争, 必须,
① 两个输入信号到达的时间不同 (如图 4-3-3)
② 门的传输延迟不同 (对两级门电路, 如图 4-3-3 ) ?冒险
注意：
有时即使满足如上条件也不一定会产生冒险 。 如对上电路 A,B信号延迟的
时间对调 就不会有冒险 。
66重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
静态冒险,输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；
输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；
（ 1-0-1） ──静态 0冒险
（ 0-1-0） ── 静态 1冒险 。
动态冒险：
输入信号变化前后稳定输出不同, 而在转换瞬间出现的冒险 。
（ 0-1-0-1）
（ 1-0-1-0）
冒险的危害：
如果负载是对尖峰脉冲敏感的电路 （ 如触发器 ）, 则会有误动作 。
67重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.2 如何判断冒险
静态逻辑冒险的两种情况：
1.当 A和 /A通过不同的途径到达门电路时, 当 A变化时, 门电路输出有可
能产生冒险；
有可能产生冒险，如,???? ???? ?? bbcbbaF ca 1
2,当有两个及以上变量变化时, 输出有可能有冒险
若 P（ P≥ 2） 个 … 冒险 。 (P147)
AAFAAF ???? 或此时有：
注意,当输入变量很多时, 分析是否有冒险十分困难, 此时可采用计算机
辅助分析的方法查找, 如 PSPICE,MAX+PIusⅡ 等 。
【 例 4-13】 P147 自看 ！
68重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
§ 4.3.3 消除冒险的方法
1,修改逻辑设计
∵ A── 一级门延迟, /A── 两级门
延迟；
则,1?0 (有 ) 0?1(无 )
CAABY ??
，有冒险时，当 AAYCB ???? 1
BCCAABCAABY ?????由于：
，无冒险时，当则,11 ????? AAYCB
BABAABYC ?????? 时，当但是,1
当 AB=11 ? 00时 ；
则,Y=0+1?1+0 (有冒险 )
∵ B ── 一级门延迟,/A── 两级门延
迟；
69重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
优点,效果较好 。
缺点,① 增加了电路复杂性；
② 有局限性 。
2,引入取样脉冲
方法,引入取样脉冲, 避开输入信号发生转变的瞬间 。
引入方法,如图 4-3-7（ P149）
70重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
优点,简单 。
缺点,① 输出不再是电位信号, 而是脉冲信号了；
② 脉冲的宽度和产生的时间需严格控制 。
3,滤波法
尖峰窄 ─ → 输出并接 Cf─ → 降低尖峰幅度
优点,最简单 。
缺点,增加了输出电压的上升和下降时间, 使波形变坏, 最高使用频率
降低 。
71重大通信学院 ?何伟
第四章 组合逻辑电路
主要内容
?4.1 组合逻辑电路分析
?4.2 组合逻辑电路设计
?4.3 组合逻辑电路的冒险现象
72重大通信学院 ?何伟
4.3 组合逻辑电路的冒险现象
【 第四章习题 】
P150：
1,2,3,4(2)(4),5(1)(3)，
8,14,20
