② 置数法 (利用置数控制端,并行输入数据 )
1) 置最小数法 (非 8421BCD码 )
用预置数法构成 M的计数器时,通常采用置最小数法,利用 MSI计数器的进位输出端 QCC作为预置控制信号接置数端上。
其最小数的算法为:
例 6.5.2 试用 74161用最小数预置法实现 M=12
的计数器。
解:最小数的求法:
最小数 =N – M=16 – 12 = 4=(0100)2
2)置,0”法 (重点) ( 8421BCD)
预置数为全,0”的置数法称为置‘ 0“法。
当要构成模值为 M的计数器时,其反馈状态的计算为:
同步:反馈状态 M–1; (起跳状态)
异步:反馈状态 M。 (过渡状态)
例 6.5.3 试用 74161,用预置,0”法设计 M=6的计数器。
解,74161为同步置数方式,反馈状态为:
M – 1=6 –1= 5 =(0101)2;
0 1 0 1
LD=Q2 Q0
3) 置最大数 (非 8421BCD码)
预置数为计数器的工作循环中的最大值的预置法称为置最大数法。其反馈状态的计算为:
同步:反馈状态 M–2;
异步:反馈状态 M–1。
例 6.5.4 试用 74161用置最大数法设计 M=12的计数器。
解,74161为同步置数方式,起跳状态为:
M–2=12–2=10=(1010)2 ;
时,可使 LD成为死循环的原因是:
LD为什么要这样写的 目的 在于,如 LD写成
Q3 Q2 Q1 Q0=1111,LD= 0,成为死循环。
为避免这种死循环,人们求 LD时,采用全变量来书写:
这样就避免了死循环。
习题 6.17 写出图 P6.17电路的状态转移表及模长 M=?。
Q3 Q2 Q1 Q0
0 0 0 0
解:
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1M = 8
( 2) M > N
当所要求设计的计数器的模值 M超过原 MSI计数器的模值 N时,应首先把多个计数器级联,然后将级联后的计数器采用 整体清零 或 置数 的方式构成 M进制的计数器。计数器级联的基本方法有两种:
同步级联 和 异步级联
① 异步级联
1) N=N1 ·N 2
2)两片 74160的 P?T恒为 1,都处于计数状态。
0000 0000
74160(2) 74160(1)
0000 0001
0000 1001

0001 0000
1001 1001

74160(2) 74160(1)
0001 0001
举例,用两片 74161设计一个 M=56的计数器。
解:用预置,0”法,M=N1·N 2=8× 7=56
即,N1 = 8,N2= 7
② 同步级联
1) M=100,CP1= CP2=CP,P=T=1;( 1片)
2) QCC( 1) =P( 2) =T( 2);当第十个 CP↑
到达后,1片为 Q3 Q2 Q1 Q0=0000,
2片为 Q3 Q2 Q1 Q0=0001。
例 6.5.5 试用两片 74160接成 M=29的计数器。
解法 1:采用整体预置 0法,如图 6.5.22所示。
举例,用两片 74161设计一个 M=56的计数器。
解:用预置,0”法,M=N1·N 2=8× 7=56
即,N1 = 8,N2= 7
3,MSI任意进制计数器
CT:功能控制端; CR:异步清 0端。
QCC
CP
一个计数周期表 6.5.13 T213 功能表
CR CT CP 功能
1 异步清,0”
0 0 ↓ 计数
0 1? 保持表 6.5.14 T213 接线表模长
2,4,
8,16 3 5 6 7 9 10 11 12 13 14 15
R1 0 Q0 Q0 Q1 Q0 Q0 Q1 Q0 Q2 Q0 Q1 Q0
R2? Q1 Q2 Q2 Q1 Q3 Q3 Q1 Q3 Q2 Q2 Q1
R3? Q2 Q3 Q3 Q3 Q2
R4? Q3
使用该计数器时,不需外加逻辑门,只要按接线表把相关的 Q端与 R端连接,通过内部反馈门便可实现 2~16之间任何一种模值的 8421码加法计数。
六?移存型计数器
1.概述移存型计数器是用移存器构成的计数器,
它是同步计数器的一种。它的一般结构为,
(1)F1 ~Fn,串入并出的移存器,其并行输出有选择地作为组合逻辑的输入。
(2)组合逻辑,组合逻辑的输入来自于各级 FF的状态,输出则作为第一级 FF F1的激励函数。
(3)工作特点,除 F1之外,各级 FF的状态更新符合移存规律。
2,分析与设计移存型计数器的分析和设计方法与其它同步计数器相同,但可以简化。
( 1)分析分析方法,只需写出 F1的 Qn+1,以后各级 FF的
Qin+1= Qi-1n表示。
( 2)设计设计方法,只需设计 F1的激励函数,以后的各级 FF的激励函数均为 Di=Qi-1或
Ji=Qi-1,Ki=Qi-1 。
总体设计思想,
是从 2n个状态中按移存规律找出 M个独立状态,构成一个循环。
例 6.5.6 试用 DFF设计 M=6的移存型计数器。
解,(1)由题意可知,M=6,则需要 选用 3个 D触发器。 (M < N=23=8)
(2)作状态流程图。
(3)列综合表。
关键:
从 2n个状态中按移存规律找出所需的 M个状态。
(4)求激励函数
010 → 101 → 010 ×
不可以自启动
010 → 101 → 011 √,具有自启动。
(5)作电路图
3,典型电路有两种,环形计数器 和 扭环计数器 。
( 1)环形计数器
1)电路的结构特点原码反馈,即:
结论,n位触发器可实现模 M=n的环形计数器。
预置 Q4Q3Q2Q1=1000状态电路不具备有自启动性。
为使电路具有自启动性,需要对 激励函数进行修改。其示意图如下:
110
11
001
0?0?00
10110100Q4Q3
Q2Q1
Q 1n+1
强调环形计数器设计中有一个 特点,
下面检查电路是否具有自启动性:
110
11
001
0?0?00
10110100Q4Q3
Q2Q1 0011→0110 →1100 →1000√0101→1010 →0100 √
0111→1110→1100→1000 √
1001→0010 √
1101→1010 →0100 √
1011→0110→1100→1000 √
0000 →0001√
1111→1110 → 1100→1000 √电路具有自启动
0000状态一定 要圈画,使其为 0001状态; 1111状态一定 不能圈画,使其为 1110状态。这样电路才会具有自启动能力。
2)优点,电路结构极为简单,不需要另加译码器电路。
3)缺点,为了实现模值 M=n的计数器,就要使用 n
个 FF,FF的利用率不高。
(2)扭 环形计数器
1) 电路结构特点反码反馈,即:
结论,n位触发器可实现模 M=2n的扭环形计数器 。
预置 Q4Q3Q2Q1=0000状态
0010→0101→1010→0100→1000√
0110→1101→1010→0100→1000 √
1001 →0010 →0101 →1010 →0100 →1000 √
1011→0110 →1101 →1010 →0100 →1000 √
修改激励函数,考虑自启动。
( 3)用 MSI移存器构成环形或扭环形计数器。
注意,启动正脉冲中必须包含 CP↑,以便在 M1M2=11时,能使 1110存入 Q0?Q1?Q2?
Q3中。
修改激励函数,使电路具有自启动性。
0000→0001→0011→0111√,
0010→0101→ 1011 √,1010 →0101→ 1011 √
0100→1001→0011→0111√,0110 →1101 √
1000→0001→0011→0111√
1100 →1001→0011→0111√,
1111 →1110→1101 √,
状态流程图作业,6.19,6.22(b),6.23,
6.27,6.30,6.31