1
第五章 触发器（ Flip Flop）
第一节 概述一、触发器概念有一个或多个输入，两个互反的输出（ Q和 Q）
，具有两个稳态，能存储一个 0或 1的基本单元电路。通常用 Q端的状态代表触发器的状态。
2
图 5.1.1触发器的框图
F一个或多个输入
Q
Q
3
二、触发器的分类
1.按是否受控于 时钟脉冲 (CP Clock Pulse )
(1) 异步（基本）触发器
(2) 同步（时钟）触发器
（不用 CP，异步工作）
（用 CP，同步工作）
① 钟控电位触发器 （电位触发）
② 主从触发器 （主从触发或脉冲触发）
③ 边沿触发器 （边沿触发）
4
2,按实现的逻辑功能
(3) JKFF
(1) SRFF
(2) DFF
(4) TFF
(5) T′FF
5
1.电路构成一、与非门构成的基本 SRFF
第二节 基本 SRFF(SDRDFF)
(a) 逻辑电路
Q
SD
&G1 & G2
Q
RD
SD,RD,输入端。
直接置 1(或 0)端；
直接置位 (或复位 )端；
数据输入端；
激励输入端；
触发输入端；
控制输入端。
6
图 5.2.1与非门构成的基本 SRFF
Q Q
SD RD
(b) 曾用符号 (c) 国标符号
Q Q
SD RD
RS
7
2.逻辑功能
(1)现态 (当前状态 )：接收信号时的状态，用 Qn
表示。
(2)次态 (下一状态 )：接收信号后状态，用 Qn+1
表示。
(3)逻辑功能分析
8
Qn+1
1
1
SD RD
0 0
0 1
1 1
0 0
Qn
Qn+1 = Qn+1 = 1
置 0
置 1
保持不允许结论,SD,RD 低电平有效。
9
(4)脉冲工作特性触发脉冲的持续时间 tw > 2tpd
3.逻辑功能的表示方法
(1)状态转移表（特性表）
(2)功能表,状态转移表简化形式
(3)次态方程
Qn+1 = SD + RDQn
SD + RD = 1 (约束条件 )
10
S D R D
n
Q
1?n
Q 逻辑功能
0 0 0 ×（ ф ） 不允许
0 0 1 ×（ ф ） （不定）
0 1 0 1
0 1 1 1
置,1,
1 0 0 0
1 0 1 0
置,0,
1 1 0 0
1 1 1 1
保 持表 5.2.1 与非门基本触发器的 状态转移表
11
表 5.2.2 与非门基本触发器的功能 表图 5.2.2 求次态方程的卡诺图
01001
11××0
10110100S
D
RDQn
S D R D
1?n
Q
0 0 × ( ф )
0 1 1
1 0 0
1 1
n
Q
12
(4)状态转移图
(5)激励表（驱动表）
(6)波形图（时序图）
图 5.2.3 与非门基本触发器的状态转移图
0SD=1 R
D=?
1
SD=?
RD=1
SD=0 RD=1
SD=1 RD=0
13
表 5.2.3 与非门基本触发器的激励表状 态 转 移 输 入 条 件
n
Q
1?n
Q S D R D
0 0 1 ф
0 1 0 1
1 0 1 0
1 1 ф 1
14
Q
Q
SD × × ×
RD × × ×
图 5.2.4 与非门基本触发器的波形图
15
二、或非门构成的基本 SRFF
(a) 逻辑图
Q
RD
≥1G1 ≥1 G2
Q
SD
图 5.2.5 或非门基本 SRFF
Q Q
SD RD
(b) 曾用符号 (c) 国标符号
Q Q
SD RD
RS
1.电路构成
16
2.逻辑功能的表示方法
(1)状态转移表（特性表）
表 5.2.4 或非门基本触发器的状态转移表
S
D
R
D
n
Q
1?n
Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 ×
1 1 1 ×
17
(2)次态方程
Qn+1 = SD + RDQn
SD·RD = 0 (约束条件 )
18
激励输入（数据输入）；
第三节 钟控电位触发器
（钟控触发器）
时钟脉冲 (CP Clock Pulse)输入、触发输入
、控制输入；
一、钟控 SRFF(SR锁存器 )
1.电路构成
19
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F i l e,C,\ P ro g ra m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b ra ry \ Y a n g H e n g X i n \ 第五章,d dbD r a w n B y:
& &
& &
Q Q
G G
RS
G G
S CP R
( a ) 逻辑图
D
D
1
2
3
4
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R ev i s io nS iz e
B
D at e,1 4- M ar -2 0 02 S he e t o f
F ile,C,\P ro g ram F i le s \D es ig n E x pl or er 9 9 S E \L ib ra ry \Y an g H en g X in \ 第五章,d dbD ra w n B y:
S CP R
Q Q
( b ) 曾用符号
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \ 第五章,d dbD ra w n B y:
Q Q
S CP R
1S C1 1R
( c ) 国际符号图 5.3.1 钟控 SRFF
20
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \ 第五章,d dbD r a w n B y:
T
3.逻辑功能
(1)次态方程
CP=0时,Qn+1=Qn
Qn+1=S+RQn
SR=0CP=1时，
2.钟控原理图 5.3.2 时钟脉冲 CP的波形
21
(2)功能表和激励表表 5.3.1 钟控 SRFF功能表
CP S R
1?n
Q
0 ф ф
n
Q
1 0 0
n
Q
1 0 1 0
1 1 0 1
1 1 1 ×
22
表 5.3.2 钟控 SRFF激励表
n
Q
1?n
Q
S R
0 0 0 ф
0 1 1 0
1 0 0 1
1 1 ф 0
23
(3)波形图
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \第五章,d dbD r a w n B y:
CP
S
R
Q
Q
×
×
24
二、钟控 DEF(D锁存器 )
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \第五章,d dbD r a w n B y:
& &
& &
Q Q
G2G1
S R
G4G3
( S )
D
CP
D
D
( R )
( a ) 逻辑图
1
1.电路构成
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \第五章,d dbD ra w n B y:
D CP
D CP
Q Q
( b ) 曾用符号
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \第五章,d dbD ra w n B y:
Q Q
1D C1
D CP
( c ) 国标符号
25
CP=0时,Qn+1=Qn
CP=1时,Qn+1=D
2.逻辑功能
(1)次态方程
(2)功能表和激励表
CP D
1?n
Q
0 ф
n
Q
1 0 0
1 1 1
表 5.3.3 钟控 DFF功能表
26
表 5.3.4 钟控 DFF激励表
n
Q
1?n
Q D
0 0 0
0 1 1
1 0 0
1 1 1
27
(1)电位触发：
三、钟控触发器的触发方式与空翻
1.触发方式（工作方式）
高电平触发,低电平触发
(2)边沿触发,上升沿触发,下降沿触发
(3)脉冲触发：
2.空翻
(1)定义
(2)钟控电位触发器如何避免空翻
28
CP
S
R
Q
在 CP一个周期内,Q只发生一次变化示意图
29
例：因干扰而引起的误动作，波形图如下
CP
S 0
R 0
Q 0
30
作业题
5.1
5.2
5.3
第五章 触发器（ Flip Flop）
第一节 概述一、触发器概念有一个或多个输入，两个互反的输出（ Q和 Q）
，具有两个稳态，能存储一个 0或 1的基本单元电路。通常用 Q端的状态代表触发器的状态。
2
图 5.1.1触发器的框图
F一个或多个输入
Q
Q
3
二、触发器的分类
1.按是否受控于 时钟脉冲 (CP Clock Pulse )
(1) 异步（基本）触发器
(2) 同步（时钟）触发器
（不用 CP，异步工作）
（用 CP，同步工作）
① 钟控电位触发器 （电位触发）
② 主从触发器 （主从触发或脉冲触发）
③ 边沿触发器 （边沿触发）
4
2,按实现的逻辑功能
(3) JKFF
(1) SRFF
(2) DFF
(4) TFF
(5) T′FF
5
1.电路构成一、与非门构成的基本 SRFF
第二节 基本 SRFF(SDRDFF)
(a) 逻辑电路
Q
SD
&G1 & G2
Q
RD
SD,RD,输入端。
直接置 1(或 0)端；
直接置位 (或复位 )端；
数据输入端；
激励输入端；
触发输入端；
控制输入端。
6
图 5.2.1与非门构成的基本 SRFF
Q Q
SD RD
(b) 曾用符号 (c) 国标符号
Q Q
SD RD
RS
7
2.逻辑功能
(1)现态 (当前状态 )：接收信号时的状态，用 Qn
表示。
(2)次态 (下一状态 )：接收信号后状态，用 Qn+1
表示。
(3)逻辑功能分析
8
Qn+1
1
1
SD RD
0 0
0 1
1 1
0 0
Qn
Qn+1 = Qn+1 = 1
置 0
置 1
保持不允许结论,SD,RD 低电平有效。
9
(4)脉冲工作特性触发脉冲的持续时间 tw > 2tpd
3.逻辑功能的表示方法
(1)状态转移表（特性表）
(2)功能表,状态转移表简化形式
(3)次态方程
Qn+1 = SD + RDQn
SD + RD = 1 (约束条件 )
10
S D R D
n
Q
1?n
Q 逻辑功能
0 0 0 ×（ ф ） 不允许
0 0 1 ×（ ф ） （不定）
0 1 0 1
0 1 1 1
置,1,
1 0 0 0
1 0 1 0
置,0,
1 1 0 0
1 1 1 1
保 持表 5.2.1 与非门基本触发器的 状态转移表
11
表 5.2.2 与非门基本触发器的功能 表图 5.2.2 求次态方程的卡诺图
01001
11××0
10110100S
D
RDQn
S D R D
1?n
Q
0 0 × ( ф )
0 1 1
1 0 0
1 1
n
Q
12
(4)状态转移图
(5)激励表（驱动表）
(6)波形图（时序图）
图 5.2.3 与非门基本触发器的状态转移图
0SD=1 R
D=?
1
SD=?
RD=1
SD=0 RD=1
SD=1 RD=0
13
表 5.2.3 与非门基本触发器的激励表状 态 转 移 输 入 条 件
n
Q
1?n
Q S D R D
0 0 1 ф
0 1 0 1
1 0 1 0
1 1 ф 1
14
Q
Q
SD × × ×
RD × × ×
图 5.2.4 与非门基本触发器的波形图
15
二、或非门构成的基本 SRFF
(a) 逻辑图
Q
RD
≥1G1 ≥1 G2
Q
SD
图 5.2.5 或非门基本 SRFF
Q Q
SD RD
(b) 曾用符号 (c) 国标符号
Q Q
SD RD
RS
1.电路构成
16
2.逻辑功能的表示方法
(1)状态转移表（特性表）
表 5.2.4 或非门基本触发器的状态转移表
S
D
R
D
n
Q
1?n
Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 ×
1 1 1 ×
17
(2)次态方程
Qn+1 = SD + RDQn
SD·RD = 0 (约束条件 )
18
激励输入（数据输入）；
第三节 钟控电位触发器
（钟控触发器）
时钟脉冲 (CP Clock Pulse)输入、触发输入
、控制输入；
一、钟控 SRFF(SR锁存器 )
1.电路构成
19
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F i l e,C,\ P ro g ra m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b ra ry \ Y a n g H e n g X i n \ 第五章,d dbD r a w n B y:
& &
& &
Q Q
G G
RS
G G
S CP R
( a ) 逻辑图
D
D
1
2
3
4
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R ev i s io nS iz e
B
D at e,1 4- M ar -2 0 02 S he e t o f
F ile,C,\P ro g ram F i le s \D es ig n E x pl or er 9 9 S E \L ib ra ry \Y an g H en g X in \ 第五章,d dbD ra w n B y:
S CP R
Q Q
( b ) 曾用符号
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \ 第五章,d dbD ra w n B y:
Q Q
S CP R
1S C1 1R
( c ) 国际符号图 5.3.1 钟控 SRFF
20
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \ 第五章,d dbD r a w n B y:
T
3.逻辑功能
(1)次态方程
CP=0时,Qn+1=Qn
Qn+1=S+RQn
SR=0CP=1时，
2.钟控原理图 5.3.2 时钟脉冲 CP的波形
21
(2)功能表和激励表表 5.3.1 钟控 SRFF功能表
CP S R
1?n
Q
0 ф ф
n
Q
1 0 0
n
Q
1 0 1 0
1 1 0 1
1 1 1 ×
22
表 5.3.2 钟控 SRFF激励表
n
Q
1?n
Q
S R
0 0 0 ф
0 1 1 0
1 0 0 1
1 1 ф 0
23
(3)波形图
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \第五章,d dbD r a w n B y:
CP
S
R
Q
Q
×
×
24
二、钟控 DEF(D锁存器 )
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T i t l e
N u m be r R e v i s i o nS i z e
B
D a t e,1 4- M a r - 2 0 02 S he e t o f
F i l e,C,\ P r o g r a m F i l e s \ D e s i g n E x pl or e r 9 9 S E \ L i b r a r y \ Y a n g H e n g X i n \第五章,d dbD r a w n B y:
& &
& &
Q Q
G2G1
S R
G4G3
( S )
D
CP
D
D
( R )
( a ) 逻辑图
1
1.电路构成
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \第五章,d dbD ra w n B y:
D CP
D CP
Q Q
( b ) 曾用符号
1 2 3 4 5 6
A
B
C
D
654321
D
C
B
A
T itl e
N u m be r R e v i s io nS iz e
B
D a t e,1 4- M a r -2 0 02 S he e t o f
F ile,C,\P ro g ra m F i le s \D e s ig n E x pl or e r 9 9 S E \L ib ra ry \Y a n g H e n g X in \第五章,d dbD ra w n B y:
Q Q
1D C1
D CP
( c ) 国标符号
25
CP=0时,Qn+1=Qn
CP=1时,Qn+1=D
2.逻辑功能
(1)次态方程
(2)功能表和激励表
CP D
1?n
Q
0 ф
n
Q
1 0 0
1 1 1
表 5.3.3 钟控 DFF功能表
26
表 5.3.4 钟控 DFF激励表
n
Q
1?n
Q D
0 0 0
0 1 1
1 0 0
1 1 1
27
(1)电位触发：
三、钟控触发器的触发方式与空翻
1.触发方式（工作方式）
高电平触发,低电平触发
(2)边沿触发,上升沿触发,下降沿触发
(3)脉冲触发：
2.空翻
(1)定义
(2)钟控电位触发器如何避免空翻
28
CP
S
R
Q
在 CP一个周期内,Q只发生一次变化示意图
29
例：因干扰而引起的误动作，波形图如下
CP
S 0
R 0
Q 0
30
作业题
5.1
5.2
5.3
