第五章 触发器 (Flip — Flop)
5.1 概述在各种复杂的数字电路中,不但需要对二值信号进行算术运算和逻辑运算,还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本单元。能够存储一位二值信号的单元电路，
被称为 触发器 。用,FF”表示。
为了实现记忆一位二值信号的功能，触发器必须具备以下两个基本特点。
1?基本特点
1?基本特点
（ 1）具有两个能自行保持的稳定状态，用来表示逻辑状态的 0和 1，或二进制数的 0和 1。
（ 2）根据不同的输入信号可以把 FF置成 1和 0
状态。
2?功能可记忆一位二进制数。
3?分类
FF的分类按电路结构?采用器件和逻辑功能进行分类。
（ 2）采用器件分类
（ 3）逻辑功能分类
RSFF?DFF?TFF?JKFF?T’FF。
5.2 基本 RSFF
基本 RSFF是各种触发器电路中结构形式最简单的一种。
TTL（双极型指晶体管）?
CMOS（单极型指场效应管） 。
（ 1）电路结构基本 FF?主从 FF?维持阻塞 FF?边沿 FF
一?电路结构如果将二输入与非门的输出反馈到一个输入端,电路将产生振荡,也不能形成记忆功能。
即：
产生振荡，不能形成记忆功能对于一个单纯的二输入与非门来说，它是没有任何记忆功能。
但是，如果用二个二输入与非门交叉耦合而成；
即：就形成了一个 基本 RSFF。
二?工作原理在这里我们通常把 FF的原状态 ——接受信号时的状态称为 现态,用 Qn表示。把 FF接受信号后变化成新的状态称为 次态,用 Qn+1表示。
即,现态 次态
Qn Qn+1
下面根据与非门的 工作特点 分别进行讨论如下：
在,0”态中，起决定的信号是 RD端。因此,RD
端被称为 清零端 。
在,1”态中，起决定的信号是 SD端。因此,SD
端被称为 置数端 。
由以上分析可知,RD和 SD都是 低电平有效 。
根据与非门的工作特点，它违反了 FF的 Q
和 Q端为 互反的定义 。
分析一,如 tpd1=tpd2时，当 RD=SD由同时为
,0”变为同时,1”时,FF将产生振荡，
这是违反 FF的稳定状态。
分析二,如 tpd1≠tpd2时，无法判断 Q和 Q所处的状态。
分析二,如 tpd1≠tpd2时，无法判断 Q和 Q所处的状态。
强调,当 RD?SD同时由,00”→,11”时，将产生不稳定状态。
解释,这是由于生产中 工艺的离散性,tpd1和 tpd2
的微小差异是一个无法预知的未知数。所以,触发器的次态是不确定的，故用?来表示。 在实际应用中，
R=S=0是不允许出现的输入。
5?tw（触发脉冲的持续时间或脉冲工作特性）
为使 FF能够可靠地工作，触发器脉冲的持续时间为,
tw>2tpd
∴ tw>2tpd
三?逻辑功能的表示方法基本 FF的逻辑功能可以用 图?表 或 方程 来表示。它们之间可以互相进行转换。
1?状态转移表
2?特征方程 (重点 )
强调,
① SD 和 RD 为外部输入信号,Qn为内部反馈信号。
② SD 和 RD 是低电平有效,SD =RD =0时，
输出不定。
3?功能表 4?状态转移图解释,圆圈表示 FF所处的状态，箭头表示 FF转移的方向。
5?激励表
6?工作波形四?或非门构成的基本 RSFF
1?电路的构成用两个二输入或非门交叉耦合构成一个基本的 RSFF。
2?状态转移表
3?特征方程
4?功能表
5?波形图
SDRD = 11 → 00
时,Q 和 Q 产生竞争 （不定） 。
小结,基本 RS FF
5.3 钟控电位触发器优点,电路简单。
缺点,输入信号的取值有限制，使用不方便。
在数字系统中,为 协调 各部分的动作,常常要求某些触发器在同一时刻动作。为此,必须引入同步信号,使这些 FF只有在同步信号到达时，
才按输入信号改变状态。通常把这个同步信号叫做 时钟脉冲,或称为 时钟信号,简称为 时钟 。
用 CP (Clock Pulse 的缩写 )表示。
一?RS钟控电位触发器
1?电路结构而这种受时钟信号控制的触发器统称为 钟控触发器,以区别于像基本 RSFF那样的直接置位?复位 FF。
① G1? G2构成基本 RSFF；
② G3? G4构成触发控制电路；
③ S?R是触发器输入端；
④ CP是时钟脉冲输入端，
简称钟控端；
⑤ Q?Q是钟控 RSFF的输出端；
2?钟控原理作用,
在 CP的作用下控制 R?S端,以达到影响基本 FF的触发输入端 SD?RD的逻辑电平。
讨论,（ 1） CP=0,G3? G4门被封锁,S?R
不能通过控制电路，使 SD=RD=1，从而使 FF
的状态不变，即,Qn+1= Qn
(2) CP=1
即,S?R=0 (约束条件 )
由以上分析可以看出,
在钟控 FF中,S?R决定 FF转移到 什么状态,而 CP决定状态 转移的时刻 。从而实现对触发器状态转移时刻的控制。
3?逻辑功能
（ 1）特征方程
1） CP=1，
——特征方程
S 和 R为高电平有效。
2） CP = 0,Qn+1 = Qn
(2) 功能表和激励表
(3) 波形图 设初始状态 Q=0
小结,
优点,解决了基本 FF的直接触发问题。
缺点,1）对触发信号的取值仍有限制，使用不方便。
当 S=R=1时，会出现逻辑功能混乱。
2）钟控 RSFF需要二根数据输入线，不便于锁存一位二进制信号。
由此，引入钟控 DFF。
二?钟控 DFF
钟控 DFF称为 延迟 FF。
优点,1）没有输出不定的情况；
2）输入信号不受限制；
3）数据输入端只有一个，可以方便地锁存一位二进制数。
1?DFF的组成 2?特征方程
R? S = D? D = 0
3?功能表和激励表
4?状态转移图三?钟控 JKFF
1?JKFF的组成将 Q和 Q分别反馈到输入端，而派生出了 JKFF。
2?特征方程
3?功能表四?钟控 TFF
1?TFF的组成
2?特征方程
3?功能表五?钟控 T’FF
1?T’FF的组成钟控 T’FF就是把 TFF
的输入信号 T始终连接为
,1”，则电路变为 T’FF。
即,T=1时，
T’FF? Qn+1 = Qn （计数） （只有翻转功能）
六?钟控 FF的触发方式与空翻
FF的触发方式称为 FF的工作方式,它是用触发器输出状态的变化在时钟脉冲 CP中的 所在阶段来命名的。
1?触发方式电位触发：高电平触发，低电平触发。
边沿触发：上升沿触发，下降沿触发。
（后面详细介绍）
脉冲触发：主从触发。 （后面详细介绍）
2?空翻空翻,在 CP=1期间,R?S发生变化，引起 Q值发生两次或两次以上翻转的现象，称为 空翻现象 。
在实际应用中，要求 CP=1期间，不允许输入信号 R?S发生变化，以免产生空翻。
七?触发器与锁存器
1?触发器（ FF）
触发方式,边沿触发 或 脉冲触发。
没有空翻,
它可以用于设计计数器和移位寄存器。
2?锁存器触发方式,电平触发具有空翻,不能用于设计计数器和移位寄存器。
作业,5.1,5.2 提示,去抖动电路
5.3
5.1 概述在各种复杂的数字电路中,不但需要对二值信号进行算术运算和逻辑运算,还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本单元。能够存储一位二值信号的单元电路，
被称为 触发器 。用,FF”表示。
为了实现记忆一位二值信号的功能，触发器必须具备以下两个基本特点。
1?基本特点
1?基本特点
（ 1）具有两个能自行保持的稳定状态，用来表示逻辑状态的 0和 1，或二进制数的 0和 1。
（ 2）根据不同的输入信号可以把 FF置成 1和 0
状态。
2?功能可记忆一位二进制数。
3?分类
FF的分类按电路结构?采用器件和逻辑功能进行分类。
（ 2）采用器件分类
（ 3）逻辑功能分类
RSFF?DFF?TFF?JKFF?T’FF。
5.2 基本 RSFF
基本 RSFF是各种触发器电路中结构形式最简单的一种。
TTL（双极型指晶体管）?
CMOS（单极型指场效应管） 。
（ 1）电路结构基本 FF?主从 FF?维持阻塞 FF?边沿 FF
一?电路结构如果将二输入与非门的输出反馈到一个输入端,电路将产生振荡,也不能形成记忆功能。
即：
产生振荡，不能形成记忆功能对于一个单纯的二输入与非门来说，它是没有任何记忆功能。
但是，如果用二个二输入与非门交叉耦合而成；
即：就形成了一个 基本 RSFF。
二?工作原理在这里我们通常把 FF的原状态 ——接受信号时的状态称为 现态,用 Qn表示。把 FF接受信号后变化成新的状态称为 次态,用 Qn+1表示。
即,现态 次态
Qn Qn+1
下面根据与非门的 工作特点 分别进行讨论如下：
在,0”态中，起决定的信号是 RD端。因此,RD
端被称为 清零端 。
在,1”态中，起决定的信号是 SD端。因此,SD
端被称为 置数端 。
由以上分析可知,RD和 SD都是 低电平有效 。
根据与非门的工作特点，它违反了 FF的 Q
和 Q端为 互反的定义 。
分析一,如 tpd1=tpd2时，当 RD=SD由同时为
,0”变为同时,1”时,FF将产生振荡，
这是违反 FF的稳定状态。
分析二,如 tpd1≠tpd2时，无法判断 Q和 Q所处的状态。
分析二,如 tpd1≠tpd2时，无法判断 Q和 Q所处的状态。
强调,当 RD?SD同时由,00”→,11”时，将产生不稳定状态。
解释,这是由于生产中 工艺的离散性,tpd1和 tpd2
的微小差异是一个无法预知的未知数。所以,触发器的次态是不确定的，故用?来表示。 在实际应用中，
R=S=0是不允许出现的输入。
5?tw（触发脉冲的持续时间或脉冲工作特性）
为使 FF能够可靠地工作，触发器脉冲的持续时间为,
tw>2tpd
∴ tw>2tpd
三?逻辑功能的表示方法基本 FF的逻辑功能可以用 图?表 或 方程 来表示。它们之间可以互相进行转换。
1?状态转移表
2?特征方程 (重点 )
强调,
① SD 和 RD 为外部输入信号,Qn为内部反馈信号。
② SD 和 RD 是低电平有效,SD =RD =0时，
输出不定。
3?功能表 4?状态转移图解释,圆圈表示 FF所处的状态，箭头表示 FF转移的方向。
5?激励表
6?工作波形四?或非门构成的基本 RSFF
1?电路的构成用两个二输入或非门交叉耦合构成一个基本的 RSFF。
2?状态转移表
3?特征方程
4?功能表
5?波形图
SDRD = 11 → 00
时,Q 和 Q 产生竞争 （不定） 。
小结,基本 RS FF
5.3 钟控电位触发器优点,电路简单。
缺点,输入信号的取值有限制，使用不方便。
在数字系统中,为 协调 各部分的动作,常常要求某些触发器在同一时刻动作。为此,必须引入同步信号,使这些 FF只有在同步信号到达时，
才按输入信号改变状态。通常把这个同步信号叫做 时钟脉冲,或称为 时钟信号,简称为 时钟 。
用 CP (Clock Pulse 的缩写 )表示。
一?RS钟控电位触发器
1?电路结构而这种受时钟信号控制的触发器统称为 钟控触发器,以区别于像基本 RSFF那样的直接置位?复位 FF。
① G1? G2构成基本 RSFF；
② G3? G4构成触发控制电路；
③ S?R是触发器输入端；
④ CP是时钟脉冲输入端，
简称钟控端；
⑤ Q?Q是钟控 RSFF的输出端；
2?钟控原理作用,
在 CP的作用下控制 R?S端,以达到影响基本 FF的触发输入端 SD?RD的逻辑电平。
讨论,（ 1） CP=0,G3? G4门被封锁,S?R
不能通过控制电路，使 SD=RD=1，从而使 FF
的状态不变，即,Qn+1= Qn
(2) CP=1
即,S?R=0 (约束条件 )
由以上分析可以看出,
在钟控 FF中,S?R决定 FF转移到 什么状态,而 CP决定状态 转移的时刻 。从而实现对触发器状态转移时刻的控制。
3?逻辑功能
（ 1）特征方程
1） CP=1，
——特征方程
S 和 R为高电平有效。
2） CP = 0,Qn+1 = Qn
(2) 功能表和激励表
(3) 波形图 设初始状态 Q=0
小结,
优点,解决了基本 FF的直接触发问题。
缺点,1）对触发信号的取值仍有限制，使用不方便。
当 S=R=1时，会出现逻辑功能混乱。
2）钟控 RSFF需要二根数据输入线，不便于锁存一位二进制信号。
由此，引入钟控 DFF。
二?钟控 DFF
钟控 DFF称为 延迟 FF。
优点,1）没有输出不定的情况；
2）输入信号不受限制；
3）数据输入端只有一个，可以方便地锁存一位二进制数。
1?DFF的组成 2?特征方程
R? S = D? D = 0
3?功能表和激励表
4?状态转移图三?钟控 JKFF
1?JKFF的组成将 Q和 Q分别反馈到输入端，而派生出了 JKFF。
2?特征方程
3?功能表四?钟控 TFF
1?TFF的组成
2?特征方程
3?功能表五?钟控 T’FF
1?T’FF的组成钟控 T’FF就是把 TFF
的输入信号 T始终连接为
,1”，则电路变为 T’FF。
即,T=1时，
T’FF? Qn+1 = Qn （计数） （只有翻转功能）
六?钟控 FF的触发方式与空翻
FF的触发方式称为 FF的工作方式,它是用触发器输出状态的变化在时钟脉冲 CP中的 所在阶段来命名的。
1?触发方式电位触发：高电平触发，低电平触发。
边沿触发：上升沿触发，下降沿触发。
（后面详细介绍）
脉冲触发：主从触发。 （后面详细介绍）
2?空翻空翻,在 CP=1期间,R?S发生变化，引起 Q值发生两次或两次以上翻转的现象，称为 空翻现象 。
在实际应用中，要求 CP=1期间，不允许输入信号 R?S发生变化，以免产生空翻。
七?触发器与锁存器
1?触发器（ FF）
触发方式,边沿触发 或 脉冲触发。
没有空翻,
它可以用于设计计数器和移位寄存器。
2?锁存器触发方式,电平触发具有空翻,不能用于设计计数器和移位寄存器。
作业,5.1,5.2 提示,去抖动电路
5.3
