1
(a)电路
A F&
B
（ b）逻辑符号图 3.2.1典型
TTL与非门
2
(3)输入负载特性
① 当 uI <1.3V时,T5截止
T2截止或
T2导通，但忽略其分流作用，因其处于放大状态。
② 当 uI =1.4V时,T5导通，箝位于 1.4V
③ 稳定输出高电平，则 RI 0.91K
I
I
BECC
I RRR
uVu,
1
1
①
K④ 稳定输出低电平，则 RI 2.5 （此时 uI =1.4V ）
3
⑤ &“1”
直流 5V档内阻 20K 5?
⑥ 多余输入端的处理与信号端并接；经一个电阻（大于 1 ）接电源正极；接地。
K
悬空引脚为 1.4V左右
4
5
图 3.2.6 输入负载特性
uI
RI
(c) 等效电路
6
7
(4)输出特性
① 拉电流负载
② 灌电流负载驱动门 负载门
&
UOH iL
&
G1 G2
&
UOL
&
IG
驱动门 负载门
8
③ 扇入系数,NI
④ 扇出系数,NO
从输出特性曲线能看出允许的最大拉电流和灌电流。
（如高电平 ≥2.4V ; 低电平 ≤0.4 V ）
通常 NO≥8。
IS
(max)G
I
I
IH
(max)L
I
I
和,中较小的一个。
9
图 3.2.8 uO=UOH时 TTL与非门输出特性
(a) uO=UOH时输出特性 (b)拉电流负载示意
10
图 3.2.9 uO=UOL时 TTL与非门输出特性
(a) uO=UOL时输出特性 (b)灌电流负载示意
11
图 3.2.10 TTL与非门的扇出
12
(5)动态特性
① 传输延迟
tPHL
tPLH
uI
uO
图 3.2.11 TTL与非门的传输延迟
&u
I
uO
13
2
ttt P L HP H L
pd
54/74系列,10ns左右
1
u0uI
已知 tpd=10ns
uI/V
t
3.4
0.2
0.1ns
u0/V
t
3.4
0.2
14
Vcc与地间接 退耦电容 以消除尖峰电流带来的电路间的串扰。
② 动态尖峰电流
uI
O t t
icc
O
ICCH
ICCL
图 3.2.12 动态尖峰电流
15
二,改进型 TTL与非门
1,54H/74H系列图 3.2.13 54H/74H系列与非门（ 54H/74H00)的电路结构
16
(1)输出级采用 达林顿结构三极管；
(2)降低电阻的阻值
tpd ≈6ns,但加大了电路的静态功耗。
减小了门电路输出高电平时的输出电阻。
提高了三极管的开关速度使 tpd ↓。
17
2,54S/74S系列
18
3.0
2.0
1.0
O 0.4 0.8 1.2 1.6 uI/V
u0/V
（ b）电压传输特性图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
19
(1)引入抗饱和三极管。
(2)引入有源泄放电路。
tpd =3~5ns，电路的静态功耗仍比较大。
减轻三极管的饱和深度，使 tpd ↓。
加速 T5 的导通或截止，使 tpd ↓。
20
图 3.2.15 抗饱和三极管
21
3.54LS/74LS 系列图 3.2.16 54LS/74LS系列与非门（ 54LS/74LS00)的电路结构
22
tpd =10ns。
(1)提高电阻值。
(2)引入抗饱和三极管和有源泄放回路。
(3)引入 SBD（无电荷存储效应）代替 多发射极三极管。
(4)引入 D3,D4 加速关态 → 开态过程。
23
表 3.2.1 不同系列 TTL门电路的性能比较参数名称 TTL门电路系列名称54/74 54H/74H 54S/74S 54LS/74LS
tpd(ns) 10 6 4 10
功耗 /每门
(mW) 10 22.5 20 2
pd(ns·mW) 100 135 80 20
24
三,其它类型的 TTL门电路典型 TTL与非门的输入、输出特性仍适用
1.TTL或非门
2.TTL异或门
3.集电极开路的门电路（ OC门）
(1)引入 OC门的原因
① 由于是推拉式输出，输出端不能直接并联，
不能实现线与功能。
25
(a)电路
B
A
Vcc
R1 R2
R3
R4
T4
T1
T2
T5
Y
1R?
1T?
2T?
（ b）逻辑符号
≥1
B
A Y
图 3.2.17 TTL或非门电路
26
(a)电路
27
1?BA
（ b）国标符号
Y?BA
（ b）曾用符号
Y
图 3.2.18 TTL异或门电路
28
例 1 试分析下图所示电路的逻辑功能，列出真值表，写出 P的逻辑表达式。
P
A
B
VCC 解：列真值表如下：
A B P
0 0 1
0 1 1
1 0 1
1 1 0
P = AB由真值表知：
29
Y
&BA
图 3.2.19 推拉式输出级并联的情况
Y1
&DC Y
2
Y
G1
G2
（ a）
30
③ 不能直接驱动大电流、高电压的负载。
② 输出高电平是固定的，缺乏灵活性。
(2)OC门
① 概念
② 逻辑符号
③ 使用时，需外接电源和电阻 )R,V( LCC?
31
（ a）电路
&
B
A
(b)国标符号
Y
B
A
(c)曾用符号
Y
图 3.2.20 集电极开路与非门的电路和图形符号
32
图 3.2.21 OC门输出并联的接法及逻辑图
33
(3)外接电阻 RL 的确定设 n个门并接，驱动 m个负载门的输入端。
① 所有 OC门输出高电平 )( ( m i n )OHO Uu?
IIH:负载门输入漏电流。
IOH:OC门输出漏电流；
IHOH
OHCC
mInI
UV
( m in )?
IHOH
OCC
L mInI
uVR
)( IHOHLOCC mInIRuV
34
② 只有一个 OC门输出低电平,)( ( m a x )OLO Uu?
)( ( m a x ) ILGLOCC ImIRuV
I IL：负载门低电平输入电流
ILG
OLCC
ImI
UV
( m a x )
( m a x )?
ILG
OCC
L ImI
uVR
( m a x )
I G（ max）,OC门最大灌电流
35
图 3.2.22 RL(max)的确定
36
图 3.2.23 RL(min)的确定
37
③ 作驱动器
(4)OC门的应用
① 线与
② 用于接口电路，实现 TTL CMOS 电平转换
38
作业题
3.4
3.5
3.6
(a)电路
A F&
B
（ b）逻辑符号图 3.2.1典型
TTL与非门
2
(3)输入负载特性
① 当 uI <1.3V时,T5截止
T2截止或
T2导通，但忽略其分流作用，因其处于放大状态。
② 当 uI =1.4V时,T5导通，箝位于 1.4V
③ 稳定输出高电平，则 RI 0.91K
I
I
BECC
I RRR
uVu,
1
1
①
K④ 稳定输出低电平，则 RI 2.5 （此时 uI =1.4V ）
3
⑤ &“1”
直流 5V档内阻 20K 5?
⑥ 多余输入端的处理与信号端并接；经一个电阻（大于 1 ）接电源正极；接地。
K
悬空引脚为 1.4V左右
4
5
图 3.2.6 输入负载特性
uI
RI
(c) 等效电路
6
7
(4)输出特性
① 拉电流负载
② 灌电流负载驱动门 负载门
&
UOH iL
&
G1 G2
&
UOL
&
IG
驱动门 负载门
8
③ 扇入系数,NI
④ 扇出系数,NO
从输出特性曲线能看出允许的最大拉电流和灌电流。
（如高电平 ≥2.4V ; 低电平 ≤0.4 V ）
通常 NO≥8。
IS
(max)G
I
I
IH
(max)L
I
I
和,中较小的一个。
9
图 3.2.8 uO=UOH时 TTL与非门输出特性
(a) uO=UOH时输出特性 (b)拉电流负载示意
10
图 3.2.9 uO=UOL时 TTL与非门输出特性
(a) uO=UOL时输出特性 (b)灌电流负载示意
11
图 3.2.10 TTL与非门的扇出
12
(5)动态特性
① 传输延迟
tPHL
tPLH
uI
uO
图 3.2.11 TTL与非门的传输延迟
&u
I
uO
13
2
ttt P L HP H L
pd
54/74系列,10ns左右
1
u0uI
已知 tpd=10ns
uI/V
t
3.4
0.2
0.1ns
u0/V
t
3.4
0.2
14
Vcc与地间接 退耦电容 以消除尖峰电流带来的电路间的串扰。
② 动态尖峰电流
uI
O t t
icc
O
ICCH
ICCL
图 3.2.12 动态尖峰电流
15
二,改进型 TTL与非门
1,54H/74H系列图 3.2.13 54H/74H系列与非门（ 54H/74H00)的电路结构
16
(1)输出级采用 达林顿结构三极管；
(2)降低电阻的阻值
tpd ≈6ns,但加大了电路的静态功耗。
减小了门电路输出高电平时的输出电阻。
提高了三极管的开关速度使 tpd ↓。
17
2,54S/74S系列
18
3.0
2.0
1.0
O 0.4 0.8 1.2 1.6 uI/V
u0/V
（ b）电压传输特性图 3.2.14 54S/74S系列与非门（ 54S/74S00)的电路结构
19
(1)引入抗饱和三极管。
(2)引入有源泄放电路。
tpd =3~5ns，电路的静态功耗仍比较大。
减轻三极管的饱和深度，使 tpd ↓。
加速 T5 的导通或截止，使 tpd ↓。
20
图 3.2.15 抗饱和三极管
21
3.54LS/74LS 系列图 3.2.16 54LS/74LS系列与非门（ 54LS/74LS00)的电路结构
22
tpd =10ns。
(1)提高电阻值。
(2)引入抗饱和三极管和有源泄放回路。
(3)引入 SBD（无电荷存储效应）代替 多发射极三极管。
(4)引入 D3,D4 加速关态 → 开态过程。
23
表 3.2.1 不同系列 TTL门电路的性能比较参数名称 TTL门电路系列名称54/74 54H/74H 54S/74S 54LS/74LS
tpd(ns) 10 6 4 10
功耗 /每门
(mW) 10 22.5 20 2
pd(ns·mW) 100 135 80 20
24
三,其它类型的 TTL门电路典型 TTL与非门的输入、输出特性仍适用
1.TTL或非门
2.TTL异或门
3.集电极开路的门电路（ OC门）
(1)引入 OC门的原因
① 由于是推拉式输出，输出端不能直接并联，
不能实现线与功能。
25
(a)电路
B
A
Vcc
R1 R2
R3
R4
T4
T1
T2
T5
Y
1R?
1T?
2T?
（ b）逻辑符号
≥1
B
A Y
图 3.2.17 TTL或非门电路
26
(a)电路
27
1?BA
（ b）国标符号
Y?BA
（ b）曾用符号
Y
图 3.2.18 TTL异或门电路
28
例 1 试分析下图所示电路的逻辑功能，列出真值表，写出 P的逻辑表达式。
P
A
B
VCC 解：列真值表如下：
A B P
0 0 1
0 1 1
1 0 1
1 1 0
P = AB由真值表知：
29
Y
&BA
图 3.2.19 推拉式输出级并联的情况
Y1
&DC Y
2
Y
G1
G2
（ a）
30
③ 不能直接驱动大电流、高电压的负载。
② 输出高电平是固定的，缺乏灵活性。
(2)OC门
① 概念
② 逻辑符号
③ 使用时，需外接电源和电阻 )R,V( LCC?
31
（ a）电路
&
B
A
(b)国标符号
Y
B
A
(c)曾用符号
Y
图 3.2.20 集电极开路与非门的电路和图形符号
32
图 3.2.21 OC门输出并联的接法及逻辑图
33
(3)外接电阻 RL 的确定设 n个门并接，驱动 m个负载门的输入端。
① 所有 OC门输出高电平 )( ( m i n )OHO Uu?
IIH:负载门输入漏电流。
IOH:OC门输出漏电流；
IHOH
OHCC
mInI
UV
( m in )?
IHOH
OCC
L mInI
uVR
)( IHOHLOCC mInIRuV
34
② 只有一个 OC门输出低电平,)( ( m a x )OLO Uu?
)( ( m a x ) ILGLOCC ImIRuV
I IL：负载门低电平输入电流
ILG
OLCC
ImI
UV
( m a x )
( m a x )?
ILG
OCC
L ImI
uVR
( m a x )
I G（ max）,OC门最大灌电流
35
图 3.2.22 RL(max)的确定
36
图 3.2.23 RL(min)的确定
37
③ 作驱动器
(4)OC门的应用
① 线与
② 用于接口电路，实现 TTL CMOS 电平转换
38
作业题
3.4
3.5
3.6
