1
4.三态输出 TTL门（ TS门）
(1)三态输出与非门组成及工作原理
（ a）控制端高电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
11EN
EN?
&BA
国标符号
YEN
B
A
曾用符号
Y
EN
2
B
A
曾用符号
Y
EN
（ b）控制端低电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
1EN
EN?
&BA
国标符号
YEN
图 3.2.24 三态与非门
3
(2)典型用途
① 构成总线结构图 3.2.25 用三态门构成总线结构
EN?
1A1 G1
EN1
EN?
1A2 G2
EN2
EN?
1An Gn
ENn
…
4
② 双向数据传输图 3.2.26 用三态门实现数据的双向传输
EN?
1D0
EN
EN?
1D
1
总线
D0/D1
5
例 1 写出下图电路的输出表达式。
EN?
1A
B
EN?
1
F1 &
解：当 B=0时，
当 B=1时，
F=A；
F=A 。
所以,F=AB+AB
A1
A0
B
F的卡诺图
6
例 2 如下图所示电路、及其输入信号的波形，试画出输出信号 P和 G的电压波形并写出 P的逻辑表达式。
EN
&A
B
P&C
D
G A
B
C
D
G
P
解：当 C=0时，
当 C=1时,P=AB+D 。
所以,P=ABC+D
P=D；
7
第三节 ECL和 I2L门电路简介进一步提高速度而研制的。是 TTL,CMOS、
I2L,ECL电路中工作速度最快的一种。
一,ECL门电路原因：
① ECL门电路中三极管工作在 非饱和 和 浅截止 状态；
② ECL门电路中电阻阻值小，且逻辑摆幅（高、
低电平之差）低。
8
2.工作原理
3.参数
② tpd一般为 3~5ns 目前已能减小至 0.1ns以内。
① 高电平 -0.8V、低电平 -1.6V、阀值电压、
噪声容限在 0.2V左右；VV T 2.1
1.组成电流开关、基准电压源、射极输出器。
9
－ VEE(－ 5.2V)
(a) 电路
10
B
A 1?
Q
P
+BA QP
(b)国标符号
(c)曾用 符号图 3.3.1 典型 ECL或 /或非门电路
11
② 由于是射极输出，可实现“线或”功能。
4.应用
① ECL电路的产品限于中、小规模集 成电路
（由于功耗大），主要用于高速，超高速的数字系统和设备当中。（国产 ECL电路分为
CE10K,CE100K两个系列 )
Y1=A+B+C+D
Y2=A+B+C+D
B
A
1?
D
C
1?
Y2
Y1
12
0V
-0.8V -1.6V
-0.8V
P=P1+P2+P3
P1
P2
P3
注：
13
例 3 写出下图所示 ECL电路的输出表达式 F1,
F2 和 F3 。
≥1
≥1
≥1
F1
F2
F3
A
B
C
D
E
F
G
解,ECL电路的输出端可以并联，实现“线或”功能。
F1=A+B
F2=C+D+E+F+G
F3=A+B+C+D+E+F+G
14
二,I2L门电路
VEE
T1
T2B
E
C1
C2
C3
进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单，且功耗低。
1,I2L基本逻辑单元的工作原理图 3.3.2 I2L基本逻辑单元
15
(a)或门
16
图 3.3.3 I2L基本门电路
(b)或门
17
2.参数
① 高电平 0.7V，低电平 0.1V；
② 一般 tpd >10ns。
3.应用目前 I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与
TTL电平兼容），很少用来制作中、小规模集成电路。
18
第四节 CMOS门电路
CMOS门电路的特点,
CMOS反相器 （串联互补）,CMOS传输门 （并联互补）是 CMOS集成电路的基本组件。
① 制作工艺简单，集成度高；
② 工作电源允许的变化范围大，功耗低；
③ 输入阻抗高，扇出系数大；
④ 抗干扰能力强。
19
一,CMOS反相器
1.电路结构：
NMOS,PMOS管串联互补。 开启电压 分别为
UTN,UTP,为正常工作，要求：
VDD> UTP + UTN
2.工作原理设 UTP= -3V,UTN=3V,VDD=10V。
(1)UIL=0V
20
（ b）逻辑符号
1A P
图 3.4.1 CMOS反相器
21
310ONR 129 10~10O F FR
DDDD
ONO FF
O FF
OH VVRR
RU
(2)UIH=VDD
0?OLU
T1,T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。
22
3.电压传输特性和电流转移特性图 3.4.2 电压传输特性和 电流转移特性
uI
iD
A B
C D
E F
（ b）电流转移特性
OuI
VD
D
uO
UTN
A B C
D E F
UT
UTP
VDDO
(a)电压传输特性
23
静态参数：
② DDT VU 21?
③ 噪声容限：
① UOL=0V,UOH=VDD （电压利用率高）
在 CC4000系列 CMOS电路的性能指标中规定：
在输出高、低电平的变化不大于 10%VDD的条件下，输入信号低，高电平允许的最大变化量。
24
DDO FFON VUU 2
1
DD
DDDD
OLO F FNL
V
VV
UUU
4.0
1.05.0
( m a x )
DD
DDDD
ONOHNH
V
VV
UUU
4.0
5.09.0
( m i n )
UNH
UNL
1
0
1
0
uIuO
UOH(min)
1 1
uO uI
G1 G2
输入端 噪声容限示意图
UOL(max)
UON
UOFF
25
4.加电后,CMOS器件输入端 不能悬空
① 输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；
② 由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；
③ 极易使栅极感应静电，造成栅击穿。
26
二、其它类型的 CMOS电路两个反相器的 负载管并联，驱动管串联 。
1.CMOS与非门
(1)电路结构
27
&BA P
（ b）逻辑符号图 3.4.3 CMOS与非门
28
① 输出阻抗变化大；
A B P RO
0 0 1 RON /2
0 1 1 RON
1 0 1 RON
1 1 0 2RON
P=A+B
存在的缺点：
② 输入端数目 ↑,UOL ↑，
UNL↓。
(2)工作原理
29
B
A
1
P≥1
1
1
图 3.4.4 带缓冲级的 CMOS与非门
30
2.CMOS 或非门
(1)电路结构两个反相器的 负载管串联，驱动管并联。
(2)工作原理
① 输出阻抗变化大；
存在的缺点：
② 输入端数目 ↑,UOH↓,UNH↓。
31
≥1BA P
（ b）逻辑符号图 3.4.5 CMOS或非门
32
B
A
1
P&
1
1
图 3.4.6 带缓冲级的 CMOS或非门
33
例 4 写出下图 CMOS电路的逻辑表达式。
≥1A
B
P2
VDD
EN?
1
B
A
逻辑符号
P2
解：当 B=0时，
当 B=1时，
P2 = A；
P2 为高阻态。
34
3.CMOS双向传输门
(1)电路结构
NMOS,PMOS管并联互补。
(2)工作原理
c=1时传输,c=0时关断。
c=1时
； N管导通； P管导通
TNDDI UVu0
DDITP VuU
TPU TNDD UV?0 VDD
35
TG
C
C
OI uu / IO uu /
C
C
OI uu / IO uu /
(b)国标符号
(c)曾用 符号图 3.4.7 CMOS双向传输门
36
例 5 写出下图 CMOS电路的逻辑表达式。
解：当 B=0时，
当 B=1时，
P4 为高阻态。
1
A
B
VDD
TG P4
P4 = A；
EN?
1
B
A
逻辑符号
P4
37
作业题
3.9
3.11
3.16
4.三态输出 TTL门（ TS门）
(1)三态输出与非门组成及工作原理
（ a）控制端高电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
11EN
EN?
&BA
国标符号
YEN
B
A
曾用符号
Y
EN
2
B
A
曾用符号
Y
EN
（ b）控制端低电平有效
B
A
Vcc
T4
T1 T2
T5
Y
D
P
1EN
EN?
&BA
国标符号
YEN
图 3.2.24 三态与非门
3
(2)典型用途
① 构成总线结构图 3.2.25 用三态门构成总线结构
EN?
1A1 G1
EN1
EN?
1A2 G2
EN2
EN?
1An Gn
ENn
…
4
② 双向数据传输图 3.2.26 用三态门实现数据的双向传输
EN?
1D0
EN
EN?
1D
1
总线
D0/D1
5
例 1 写出下图电路的输出表达式。
EN?
1A
B
EN?
1
F1 &
解：当 B=0时，
当 B=1时，
F=A；
F=A 。
所以,F=AB+AB
A1
A0
B
F的卡诺图
6
例 2 如下图所示电路、及其输入信号的波形，试画出输出信号 P和 G的电压波形并写出 P的逻辑表达式。
EN
&A
B
P&C
D
G A
B
C
D
G
P
解：当 C=0时，
当 C=1时,P=AB+D 。
所以,P=ABC+D
P=D；
7
第三节 ECL和 I2L门电路简介进一步提高速度而研制的。是 TTL,CMOS、
I2L,ECL电路中工作速度最快的一种。
一,ECL门电路原因：
① ECL门电路中三极管工作在 非饱和 和 浅截止 状态；
② ECL门电路中电阻阻值小，且逻辑摆幅（高、
低电平之差）低。
8
2.工作原理
3.参数
② tpd一般为 3~5ns 目前已能减小至 0.1ns以内。
① 高电平 -0.8V、低电平 -1.6V、阀值电压、
噪声容限在 0.2V左右；VV T 2.1
1.组成电流开关、基准电压源、射极输出器。
9
－ VEE(－ 5.2V)
(a) 电路
10
B
A 1?
Q
P
+BA QP
(b)国标符号
(c)曾用 符号图 3.3.1 典型 ECL或 /或非门电路
11
② 由于是射极输出，可实现“线或”功能。
4.应用
① ECL电路的产品限于中、小规模集 成电路
（由于功耗大），主要用于高速，超高速的数字系统和设备当中。（国产 ECL电路分为
CE10K,CE100K两个系列 )
Y1=A+B+C+D
Y2=A+B+C+D
B
A
1?
D
C
1?
Y2
Y1
12
0V
-0.8V -1.6V
-0.8V
P=P1+P2+P3
P1
P2
P3
注：
13
例 3 写出下图所示 ECL电路的输出表达式 F1,
F2 和 F3 。
≥1
≥1
≥1
F1
F2
F3
A
B
C
D
E
F
G
解,ECL电路的输出端可以并联，实现“线或”功能。
F1=A+B
F2=C+D+E+F+G
F3=A+B+C+D+E+F+G
14
二,I2L门电路
VEE
T1
T2B
E
C1
C2
C3
进一步提高集成度而研制的。每个逻辑单元的电路结构非常简单，且功耗低。
1,I2L基本逻辑单元的工作原理图 3.3.2 I2L基本逻辑单元
15
(a)或门
16
图 3.3.3 I2L基本门电路
(b)或门
17
2.参数
① 高电平 0.7V，低电平 0.1V；
② 一般 tpd >10ns。
3.应用目前 I2L电路主要用于制作大规模集成电路的内部逻辑电路（为提高抗干扰能力，接口电路与
TTL电平兼容），很少用来制作中、小规模集成电路。
18
第四节 CMOS门电路
CMOS门电路的特点,
CMOS反相器 （串联互补）,CMOS传输门 （并联互补）是 CMOS集成电路的基本组件。
① 制作工艺简单，集成度高；
② 工作电源允许的变化范围大，功耗低；
③ 输入阻抗高，扇出系数大；
④ 抗干扰能力强。
19
一,CMOS反相器
1.电路结构：
NMOS,PMOS管串联互补。 开启电压 分别为
UTN,UTP,为正常工作，要求：
VDD> UTP + UTN
2.工作原理设 UTP= -3V,UTN=3V,VDD=10V。
(1)UIL=0V
20
（ b）逻辑符号
1A P
图 3.4.1 CMOS反相器
21
310ONR 129 10~10O F FR
DDDD
ONO FF
O FF
OH VVRR
RU
(2)UIH=VDD
0?OLU
T1,T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。
22
3.电压传输特性和电流转移特性图 3.4.2 电压传输特性和 电流转移特性
uI
iD
A B
C D
E F
（ b）电流转移特性
OuI
VD
D
uO
UTN
A B C
D E F
UT
UTP
VDDO
(a)电压传输特性
23
静态参数：
② DDT VU 21?
③ 噪声容限：
① UOL=0V,UOH=VDD （电压利用率高）
在 CC4000系列 CMOS电路的性能指标中规定：
在输出高、低电平的变化不大于 10%VDD的条件下，输入信号低，高电平允许的最大变化量。
24
DDO FFON VUU 2
1
DD
DDDD
OLO F FNL
V
VV
UUU
4.0
1.05.0
( m a x )
DD
DDDD
ONOHNH
V
VV
UUU
4.0
5.09.0
( m i n )
UNH
UNL
1
0
1
0
uIuO
UOH(min)
1 1
uO uI
G1 G2
输入端 噪声容限示意图
UOL(max)
UON
UOFF
25
4.加电后,CMOS器件输入端 不能悬空
① 输入电位不定（此时输入电位由保护二极管的反向电阻比来决定），从而破坏了电路的正常逻辑关系；
② 由于输入阻抗高，易接受外界噪声干扰，使电路产生误动作；
③ 极易使栅极感应静电，造成栅击穿。
26
二、其它类型的 CMOS电路两个反相器的 负载管并联，驱动管串联 。
1.CMOS与非门
(1)电路结构
27
&BA P
（ b）逻辑符号图 3.4.3 CMOS与非门
28
① 输出阻抗变化大；
A B P RO
0 0 1 RON /2
0 1 1 RON
1 0 1 RON
1 1 0 2RON
P=A+B
存在的缺点：
② 输入端数目 ↑,UOL ↑，
UNL↓。
(2)工作原理
29
B
A
1
P≥1
1
1
图 3.4.4 带缓冲级的 CMOS与非门
30
2.CMOS 或非门
(1)电路结构两个反相器的 负载管串联，驱动管并联。
(2)工作原理
① 输出阻抗变化大；
存在的缺点：
② 输入端数目 ↑,UOH↓,UNH↓。
31
≥1BA P
（ b）逻辑符号图 3.4.5 CMOS或非门
32
B
A
1
P&
1
1
图 3.4.6 带缓冲级的 CMOS或非门
33
例 4 写出下图 CMOS电路的逻辑表达式。
≥1A
B
P2
VDD
EN?
1
B
A
逻辑符号
P2
解：当 B=0时，
当 B=1时，
P2 = A；
P2 为高阻态。
34
3.CMOS双向传输门
(1)电路结构
NMOS,PMOS管并联互补。
(2)工作原理
c=1时传输,c=0时关断。
c=1时
； N管导通； P管导通
TNDDI UVu0
DDITP VuU
TPU TNDD UV?0 VDD
35
TG
C
C
OI uu / IO uu /
C
C
OI uu / IO uu /
(b)国标符号
(c)曾用 符号图 3.4.7 CMOS双向传输门
36
例 5 写出下图 CMOS电路的逻辑表达式。
解：当 B=0时，
当 B=1时，
P4 为高阻态。
1
A
B
VDD
TG P4
P4 = A；
EN?
1
B
A
逻辑符号
P4
37
作业题
3.9
3.11
3.16
